CN101692437A - 一种选择性淀积铜互连扩散阻挡层的方法 - Google Patents
一种选择性淀积铜互连扩散阻挡层的方法 Download PDFInfo
- Publication number
- CN101692437A CN101692437A CN200910197204A CN200910197204A CN101692437A CN 101692437 A CN101692437 A CN 101692437A CN 200910197204 A CN200910197204 A CN 200910197204A CN 200910197204 A CN200910197204 A CN 200910197204A CN 101692437 A CN101692437 A CN 101692437A
- Authority
- CN
- China
- Prior art keywords
- copper
- layer
- diffusion barrier
- deck
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于集成电路技术领域，具体公开了一种选择性淀积铜互连扩散阻挡层的方法，包括：在淀积扩散阻挡层前，先在暴露的铜表面上附着一层有机基团，防止原子层在淀积过程中，前驱体在铜表面的吸附，达到有选择性地淀积扩散阻挡层的目的。本发明可以实现扩散阻挡层在铜互连通孔底部以外的地方淀积扩散阻挡层，去除铜通孔中不必要的扩散阻挡层，降低通孔中的接触电阻从而降低这个系统的电阻，从而减小整个电路的RC延迟。
Description
技术领域
本发明属于大规模集成电路技术领域，涉及一种淀积扩散阻挡层技术，尤其涉及一种选择性淀积铜互连扩散阻挡层的方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸越来越小，集成度越来越高，超大规模集成电路中设计的金属导线变细使得金属电阻增大，产生的热量增多，从而产生了严重的电迁移现象，同时由于线间电容和金属电阻增大引起的延迟(RCDelay)也不断恶化，这些都大大影响了半导体芯片的性能。
与传统的铝相比，铜有以下优点：第一，铜的电阻率更小(Cu：1.7μΩ/cm，Al：3μΩ/cm)。第二，铜互连线的寄生电容比铝互连线小。第三，铜互连线的电阻小，使得铜互连线上功耗比铝互连小。第四，铜的抗电迁移率比铝好(Cu＜107A/cm2，Al＜106A/cm2)，不会因为电迁移产生连线空洞，从而提高了器件可靠性。因此，采用铜互连的器件能满足高频、高集成度、大功率、大容量、使用寿命长的要求，传统的铝互连工艺也逐渐被铜互连工艺所取代。
但是铜是一种重金属，在高温和加电场的情况下，可以在半导体硅片和二氧化硅中快速扩散，引起器件可靠性方面的问题，所以，在铜布线层和介质隔离层之间须加上防止铜扩散的扩散阻挡层材料，如Ta、TaN等来实现防止铜扩散的目的。
目前比较成熟的工艺是采用物理气相淀积(PVD)或者原子层淀积(ALD)的方法来制备扩散阻挡层。可是传统的PVD或者ALD技术淀积扩散阻挡层的时候，在衬底表面上的生长都是无选择性的，即在衬底所有暴露的表面上都生长一层扩散阻挡层薄膜。随着集成电路技术节点走向45nm以下工艺时，后端互连技术中通孔的尺寸变的越来越小，在通孔底部生长的扩散阻挡层跟铜导线和铜通孔的两个界面，以及扩散阻挡层本身在整个通孔的电阻中占了很大的比例，因此接触电阻和互连电阻会因此上升，提高了电路的RC互连延迟。若在铜互连结构中没有扩散阻挡层或者有选择性的淀积扩散阻挡层，就可以有效控制器件中的互连电阻，大大提高半导体芯片性能。
发明内容
本发明的目的在于提供一种半导体芯片的集成方法，以改善扩散阻挡层造成的互连电阻大的缺点，提升半导体芯片的性能，有利于超大规模集成电路的发展。
本发明提出的半导体芯片的集成方法，是一种选择性淀积铜互连扩散阻挡层的方法，具体步骤如下：
提供一个互连结构的某一层布线已经完成的集成电路衬底；
在所述衬底上依次淀积一层低介电常数介质层和一层刻蚀阻挡层；
在低介电常数介质层和刻蚀阻挡层中开出一个开口，该开口的位置需与所提供衬底的互连线沟槽的位置相符；
在暴露的铜表面吸附一层有机基团，用于防止原子层淀积前驱体在其上面吸附；
淀积扩散阻挡层；
去除有机基团并淀积籽晶铜；
电化学镀铜；
化学机械抛光。
上述方法中，所述的刻蚀阻挡层材料可以是氮化硅或其他刻蚀阻挡层材料。所述的有机基团可以是ODTS Octadecyltrichlorosilane C18H37Cl3Si或PMMA poly(methyl2-methylpropenoate)C5O2H8。
通过本发明中的步骤可以实现扩散阻挡层在铜互连通孔底部以外的地方淀积扩散阻挡层，这就去除了铜通孔中不必要的扩散阻挡层，降低通孔中的接触电阻并降低这个系统的电阻，从而改善整个电路的RC延迟。
附图说明
图1为提供的一个集成电路衬底。
图2为在提供的衬底上依次形成低介电常数界面层、刻蚀阻挡层和光阻层。
图3为光刻后刻蚀部分光阻层、刻蚀阻挡层和低介电常数界面层。
图4为去除上述光阻层后淀积形成新的光阻层。
图5为光刻后刻蚀部分新的光阻层和低介电常数界面层。
图6为去除新的光阻层并在暴露的铜表面吸附一层有机基团。
图7为淀积扩散阻挡层。
图8为去除有机基团并淀积籽晶铜和电化学镀铜。
图9为将铜进行化学机械抛光。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明：
步骤1：请参照图1，提供一个互连结构的某一层布线已经完成的集成电路衬底，材料100为铜，材料101a和101b为低介电常数介质，材料102a和102b为氮化硅或其它刻蚀阻挡层材料。
步骤2：请参照图2，在提供的衬底上依次形成一层薄膜201、薄膜202和薄膜203，薄膜201为低介电常数介质，薄膜202为氮化硅或其它刻蚀阻挡层材料，薄膜203为光阻层。
步骤3：请参照图3，确定互连线沟槽位置后，在薄膜203、薄膜202和薄膜201中形成开口301。
步骤4：请参照图4，去除掉薄膜203，并淀积形成一层新的薄膜204，薄膜204为光阻层。
步骤5：请参照图5，确定互连线沟槽位置后，在薄膜204和薄膜201中形成开口302。
步骤6：请参照图6，去除掉薄膜204后，在暴露的铜表面吸附一层有机基团5a、5b、5c和5d。
步骤7：请参照图7，淀积薄膜205a和205b，薄膜205a和205b为扩散阻挡层。
步骤8：请参照图8，去除有机基团5a、5b、5c和5d，淀积薄膜206a和206b，再电化学镀铜207，薄膜206a和206b为籽晶铜。
步骤9：请参照图9，进行化学机械抛光形成图样所示器件。
Claims (3)
1.一种选择性淀积铜互连扩散阻挡层的方法，其特征是，该方法包括下列步骤：
提供一个互连结构的某一层布线已经完成的集成电路衬底；
在所述衬底上依次淀积一层低介电常数介质层和一层刻蚀阻挡层；
在低介电常数介质层和刻蚀阻挡层中开出一个开口，该开口的位置与所提供衬底的互连线沟槽的位置相符；
在暴露的铜表面上吸附一层有机基团；
淀积扩散阻挡层；
去除有机基团并淀积籽晶铜；
电化学镀铜。
2.根据权利要求1所述的方法，其特征是，所述的刻蚀阻挡层的材料是氮化硅。
3.根据权利要求1所述的方法，其特征是，所述的有机基团为ODTS或PMMA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910197204A CN101692437A (zh) | 2009-10-15 | 2009-10-15 | 一种选择性淀积铜互连扩散阻挡层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910197204A CN101692437A (zh) | 2009-10-15 | 2009-10-15 | 一种选择性淀积铜互连扩散阻挡层的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101692437A true CN101692437A (zh) | 2010-04-07 |
Family
ID=42081111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910197204A Pending CN101692437A (zh) | 2009-10-15 | 2009-10-15 | 一种选择性淀积铜互连扩散阻挡层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101692437A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339792A (zh) * | 2011-10-29 | 2012-02-01 | 上海华力微电子有限公司 | 半导体器件制作方法 |
| CN104078445A (zh) * | 2013-03-29 | 2014-10-01 | 联华电子股份有限公司 | 插塞结构及其制作工艺 |
| CN105990221A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 形成金属互连的方法 |
| CN106653681A (zh) * | 2015-10-30 | 2017-05-10 | 台湾积体电路制造股份有限公司 | 自对准互连结构和方法 |
| CN106783778A (zh) * | 2017-01-17 | 2017-05-31 | 中芯长电半导体（江阴）有限公司 | 塑封材料过孔及其填充方法 |
| CN108831859A (zh) * | 2018-06-15 | 2018-11-16 | 武汉新芯集成电路制造有限公司 | 通孔的制造方法 |
| CN112864089A (zh) * | 2019-11-27 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构和互连结构的制备方法 |
| CN115312454A (zh) * | 2022-10-11 | 2022-11-08 | 合肥新晶集成电路有限公司 | 半导体结构及其形成方法 |
-
2009
- 2009-10-15 CN CN200910197204A patent/CN101692437A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339792A (zh) * | 2011-10-29 | 2012-02-01 | 上海华力微电子有限公司 | 半导体器件制作方法 |
| CN104078445A (zh) * | 2013-03-29 | 2014-10-01 | 联华电子股份有限公司 | 插塞结构及其制作工艺 |
| CN111554659B (zh) * | 2013-03-29 | 2022-05-24 | 联华电子股份有限公司 | 插塞结构及其制作工艺 |
| CN111554659A (zh) * | 2013-03-29 | 2020-08-18 | 联华电子股份有限公司 | 插塞结构及其制作工艺 |
| CN105990221B (zh) * | 2015-02-04 | 2019-01-29 | 中芯国际集成电路制造(上海)有限公司 | 形成金属互连的方法 |
| CN105990221A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 形成金属互连的方法 |
| CN106653681A (zh) * | 2015-10-30 | 2017-05-10 | 台湾积体电路制造股份有限公司 | 自对准互连结构和方法 |
| CN106653681B (zh) * | 2015-10-30 | 2019-08-02 | 台湾积体电路制造股份有限公司 | 自对准互连结构和方法 |
| CN106783778A (zh) * | 2017-01-17 | 2017-05-31 | 中芯长电半导体（江阴）有限公司 | 塑封材料过孔及其填充方法 |
| CN106783778B (zh) * | 2017-01-17 | 2023-06-06 | 盛合晶微半导体(江阴)有限公司 | 塑封材料过孔及其填充方法 |
| CN108831859A (zh) * | 2018-06-15 | 2018-11-16 | 武汉新芯集成电路制造有限公司 | 通孔的制造方法 |
| CN112864089A (zh) * | 2019-11-27 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构和互连结构的制备方法 |
| CN115312454A (zh) * | 2022-10-11 | 2022-11-08 | 合肥新晶集成电路有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101692437A (zh) | 一种选择性淀积铜互连扩散阻挡层的方法 | |
| CN101366116B (zh) | 制造厚布线结构的双镶嵌工艺 | |
| US8252659B2 (en) | Method for producing interconnect structures for integrated circuits | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US8518818B2 (en) | Reverse damascene process | |
| CN100481380C (zh) | 半导体元件中内连线结构的制造方法 | |
| CN111566800B (zh) | 具有自形成扩散阻挡层的低电阻率金属互连结构 | |
| US20100040982A1 (en) | Method for forming an opening | |
| US20060154464A1 (en) | Semiconductor device and a method of fabricating a semiconductor device | |
| KR20170066297A (ko) | 상호접속 구조물 및 상호접속 구조물의 형성 방법 | |
| CN102332425A (zh) | 一种提升铜互连技术中抗电迁移特性的方法 | |
| CN102768985A (zh) | 一种带有空气间隙的大马士革制造方法 | |
| CN101764087A (zh) | 一种铜与低介电常数材料集成的方法 | |
| CN101982879A (zh) | 一种低介电常数介质与铜互连的结构及其集成方法 | |
| CN103094197A (zh) | 互连结构制造方法 | |
| CN114725007A (zh) | 一种铜互连层及铜互连层大马士革工艺方法 | |
| KR101132700B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| US20090117732A1 (en) | Method of fabricating semicondcutor device | |
| US20100167531A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6576555B2 (en) | Method of making upper conductive line in dual damascene having lower copper lines | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN117476582B (zh) | 一种碳化硅通孔结构及其制备方法 | |
| KR100699684B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20170154816A1 (en) | Amorphous metal interconnections by subtractive etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100407 |