CN112864089A - 半导体结构和互连结构的制备方法 - Google Patents

半导体结构和互连结构的制备方法 Download PDF

Info

Publication number
CN112864089A
CN112864089A CN201911179245.4A CN201911179245A CN112864089A CN 112864089 A CN112864089 A CN 112864089A CN 201911179245 A CN201911179245 A CN 201911179245A CN 112864089 A CN112864089 A CN 112864089A
Authority
CN
China
Prior art keywords
interconnection
conductive
hole
conductive structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911179245.4A
Other languages
English (en)
Inventor
朱德龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911179245.4A priority Critical patent/CN112864089A/zh
Publication of CN112864089A publication Critical patent/CN112864089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构和互连结构的制备方法；包括如下步骤：提供导电结构和位于导电结构上的介质层；于介质层内形成互连通孔，互连通孔暴露所述导电结构；对互连通孔的侧壁进行亲水处理，以使得互连通孔的侧壁形成亲水基团；选择性地于互连通孔的侧壁形成导电阻挡层，导电阻挡层覆盖互连通孔的侧壁；于互连通孔内形成导电层，导电层与导电结构连接以形成互连结构。上述互连结构的制备方法中通过对互连通孔的侧壁进行亲水处理，使得互连通孔的侧壁形成亲水基团，可以仅在互连通孔的侧壁上形成导电阻挡层，互连结构与导电结构之间没有导电阻挡层，可以降低互连结构与导电结构的接触电阻，从而降低整体器件的RC延迟。

Description

半导体结构和互连结构的制备方法
技术领域
本发明涉及集成电路技术领域，特别是涉及一种半导体结构和互连结构的制备方法。
背景技术
互连结构广泛用于半导体器件中。传统的互连工艺是采用物理气相沉积(PVD)Ta(钽)/TaN(氮化钽)作为互连结构的导电阻挡层，互连结构的底部也会形成导电阻挡层。而由于Ta/TaN的电阻率高于铜，互连结构的底部的导电阻挡层会使得互连结构与位于其下方的导电结构之间的接触电阻较高，提高了半导体器件的RC延迟(电容电阻时间延迟)。随着制程工艺的不断演进，半导体器件的尺寸不断微缩，导电阻挡层本身电阻以及与互连结构和导电结构之间的接触电阻产生的影响越来越大。
此外，由于Ta/TaN表面难以直接电镀铜，所以通常需要先采用PVD技术在导电阻挡层表面沉积铜种子层再沉积铜以形成互连结构，而在较小尺寸工艺下，沉积铜的过程中容易发生侧壁覆盖不良(poor sidewall coverage)和拐角处形成悬垂结构(Overhang)的现象，二者都会导致过早封口而在互连结构中形成空洞(Void)，从而造成器件的良率较低。
发明内容
基于此，有必要针对现有技术存在的上述问题，本发明提供了一种半导体结构和互连结构的制备方法用于解决上述问题。
为了实现上述目的，一方面，本发明提供了一种互连结构的制备方法，包括如下步骤：
提供导电结构和位于导电结构上的介质层；
于所述介质层内形成互连通孔，所述互连通孔暴露所述导电结构；
对所述互连通孔的侧壁进行亲水处理，以使得所述互连通孔的侧壁形成亲水基团；
选择性地于所述互连通孔的侧壁形成导电阻挡层，所述导电阻挡层覆盖所述互连通孔的侧壁；
于所述互连通孔内形成导电层，所述导电层于所述导电结构连接以形成互连结构。
上述互连结构的制备方法中通过对互连通孔的侧壁进行亲水处理，使得互连通孔的侧壁形成亲水基团，可以仅在互连通孔的侧壁上形成导电阻挡层，互连结构与导电结构之间没有导电阻挡层，可以降低互连结构与导电结构的接触电阻，从而降低整体器件的RC延迟。
在其中一个实施例中，采用氢气等离子对所述互连通孔的侧壁进行所述亲水处理，以使得所述互连通孔的侧壁形成所述亲水基团。
在其中一个实施例中，使用氢气或包含氢气的混合气体形成所述氢气等离子以对所述互连通孔的侧壁进行所述亲水处理。
在其中一个实施例中，采用原子层沉积工艺选择性地于所述互连通孔的侧壁形成所述导电阻挡层。
上述互连结构的制备方法中采用原子层沉积工艺形成导电阻挡层，由于原子层沉积工艺具有较好的阶梯覆盖能力，可以进一步表面互连通孔的侧壁覆盖不良及存在悬垂结构的问题。
在其中一个实施例中，形成所述导电阻挡层的前驱体包括C16H22Ru。
在其中一个实施例中，选择性地于所述互连通孔的侧壁形成所述导电阻挡层之前还包括如下步骤：对所述互连通孔暴露出的所述导电结构的上表面进行疏水处理，以使得所述导电结构暴露出的上表面具有疏水性。
上述互连结构的制备方法中，通过对导电结构的上表面进行疏水处理，可以使得导电阻挡层仅形成于互连通孔的侧壁，而不会形成于导电结构的上表面。
在其中一个实施例中，对所述互连通孔暴露出的所述导电结构的上表面进行所述疏水处理包括如下步骤：选择性地于所述导电结构暴露出的上表面吸附有机基团，以使得所述导电结构暴露出的上表面具有疏水性。
在其中一个实施例中，所述导电结构包括铜导电结构；所述有机基团包括正十八烷基膦酸。
在其中一个实施例中，选择性地于所述互连通孔的侧壁形成所述导电阻挡层之后，且于所述互连通孔内形成所述导电层之前还包括如下步骤：去除所述有机基团。
在其中一个实施例中，采用加热工艺或溶剂清洗工艺去除所述有机基团。
在其中一个实施例中，所述导电阻挡层包括钌阻挡层。
上述互连结构的制备方法中，在互连通孔的侧壁形成钌阻挡层，由于钌自身电阻较低，可以降低阻挡层自身的电阻；又可以在钌阻挡层上直接电镀铜，不需要铜种子层，不会存在互连通孔的侧壁覆盖不良及存在悬垂结构的问题，从而可以使得互连结构内不会有空洞，提高了器件的良率。
在其中一个实施例中，所述导电结构和所述介质层之间还形成有刻蚀停止层，于所述介质层内形成互连通孔还包括：形成贯穿所述介质层和所述刻蚀停止层的互连通孔。
本发明还提供一种半导体结构，包括：
导电结构；
位于所述导电结构上的介质层；
贯穿所述介质层的互连通孔，所述互连通孔暴露所述导电结构且所述互连通孔的侧壁形成有亲水基团。
上述半导体结构中通过对互连通孔的侧壁进行亲水处理，使得互连通孔的侧壁形成亲水基团，可以仅在互连通孔的侧壁上形成导电阻挡层，互连结构与导电结构之间没有导电阻挡层，可以降低互连结构与导电结构的接触电阻，从而降低整体器件的RC延迟。
在其中一个实施例中，所述导电结构暴露出的上表面吸附有机基团。
上述半导体结构中，通过在导电结构暴露出的上表面吸附有机基团，可以使得导电结构暴露出的上表面具有疏水性，可以使得导电阻挡层仅形成于互连通孔的侧壁，而不会形成于导电结构的上表面。
在其中一个实施例中，所述导电结构包括铜导电结构；所述有机基团包括正十八烷基膦酸。
在其中一个实施例中，所述亲水基团包括羟基。
本发明还提供一种半导体结构，包括：
导电结构；
位于所述导电结构上的介质层；
贯穿所述介质层的互连通孔，所述互连通孔暴露所述导电结构且所述互连通孔的侧壁形成有导电阻挡层；
所述导电结构暴露出的上表面吸附有机基团。
上述半导体结构中，通过在导电结构暴露出的上表面吸附有机基团，可以使得导电结构暴露出的上表面具有疏水性，可以使得导电阻挡层仅形成于互连通孔的侧壁，而不会形成于导电结构的上表面。
附图说明
图1为本发明提供的互连结构的制备方法的流程图。
图2至图8为本发明提供的互连结构的制备方法中各步骤所得结构的截面结构示意图。
附图标号说明
10 介质层
11 互连通孔
12 导电阻挡层
13 导电层
14 导电结构
15 有机基团
16 刻蚀停止层
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一个实施例中，如图1所示，本发明一种互连结构的制备方法，包括如下步骤：
S11：提供导电结构和位于所述导电结构上的介质层；
S12：于所述介质层内形成互连通孔，所述互连通孔暴露出所述导电结构；
S13：对所述互连通孔的侧壁进行亲水处理，以使得所述互连通孔的侧壁形成亲水基团；
S14：选择性地于所述互连通孔的侧壁形成导电阻挡层，所述导电阻挡层覆盖所述互连通孔的侧壁；
S15：于所述互连通孔内形成导电层，所述导电层与所述导电结构连接以形成互连结构。
上述互连结构的制备方法中通过对互连通孔的侧壁进行亲水处理，使得互连通孔的侧壁形成亲水基团，可以仅在互连通孔的侧壁上形成导电阻挡层，互连结构与导电结构之间没有导电阻挡层，可以降低互连结构与导电结构的接触电阻，从而降低整体器件的RC延迟。
在一个示例中，步骤S11中的介质层10可以包括氧化硅层、氮化硅层或氮氧化硅层等等，优选地，本实施例中，介质层10为氧化硅层。
在一个可选的示例中，如图2所示，介质层10位于一衬底(未示出)上，导电结构14位于衬底上，介质层10位于导电结构14上。导电结构14可以包括导线结构、焊盘结构或互连结构等等。导电结构14可以包括铜导电结构。
在一个示例中，导电结构14与介质层10之间还形成有刻蚀停止层16。
在一个示例中，步骤S12中，可以采用光刻刻蚀工艺对介质层10进行刻蚀以形成互连通孔11；互连通孔11可以为但不仅限于大马士革互连通孔(如图3所示)。互连通孔11沿厚度方向贯穿介质层10，以暴露出导电结构14的上表面。需要说明的是，当导电结构14与介质层10之间形成有刻蚀停止层16时，互连通孔11还沿厚度方向贯穿刻蚀停止层16，即互连通孔11沿厚度方向贯穿介质层10及刻蚀停止层16。
在一个示例中，步骤S13中，采用氢气等离子体对互连通孔11的侧壁进行亲水处理，以使得互连通孔11的侧壁形成亲水基团(未示出)，即使得互连通孔11的侧壁具有亲水性，如图4所示，图4中的箭头即为氢气等离子体的注入方向。由于后续形成导电阻挡层的前驱体可以选择性吸附于亲水基团的表面，故通过对互连通孔11的侧壁进行亲水处理，更有利于在互连通孔11的侧壁形成导电阻挡层。
在一个示例中，使用氢气或包含氢气的混合气体形成氢气等离子体以对互连通孔11的侧壁进行亲水处理，使得介质层10对应于互连通孔11的侧壁的表面产生大量的-OH(羟基)亲水基团，以使得互连通孔11的侧壁具有亲水性。亲水处理的方式不限于此，还可以是通过氨气、氮气或氩气等气体的等离子体处理。等离子体处理后的互联通孔11的侧壁表面会被激发产生各种自由基，当处理结束后自由基与空气中的氧气发生作用，生成羧基、羟基、氨基等亲水基团。
在一个示例中，步骤S13之后还包括对互连通孔11暴露出的导电结构14的上表面进行疏水处理，以使得导电结构14暴露出的上表面具有疏水性。通过对导电结构14的上表面进行疏水处理，可以使得导电阻挡层12仅形成于互连通孔11的侧壁，而不会形成于导电结构14的上表面。
在一个实施例中，还可以先对互连通孔11暴露出的导电结构14的上表面进行疏水处理，再对互连通孔11的侧壁进行亲水处理，使得导电结构14暴露出的上表面具有疏水性且互连通孔11的侧壁具有亲水性。
在一个示例中，对互连通孔11暴露出的导电结构14的上表面进行疏水处理包括如下步骤：选择性地于导电结构14暴露出的上表面吸附有机基团15，以使得导电结构14暴露出的上表面具有疏水性，如图5所示。
在一个示例中，导电结构14可以包括铜导电结构；有机基团15包括正十八烷基膦酸(ODPA，octadecylphosphonic acid)，其化学分子式为CH3(CH2)17PO3H2，CH3(CH2)17PO3H2可以选择性吸附于铜导电结构的表面，而不会吸附在互连通孔11的侧壁，这是由于膦酸根基之间的高活化势垒引起的。具体的，可通过有机溶剂溶解有机基团的溶液对形成有互连通孔11的半导体结构进行处理。比如，可以将亲水处理后的结构浸入CH3(CH2)17PO3H2的叔丁醇溶液中以对暴露出的导电结构14的上表面进行疏水处理，处理温度可以为26℃～35℃，处理时间可以为40小时～50小时。由于叔丁醇的熔点为26℃，将处理温度设置为不低于26℃，可以防止溶液凝固。
在一个示例中，步骤S14中可以采用原子层沉积工艺于互连通孔11的侧壁形成导电阻挡层12，如图6所示；由于原子层沉积工艺具有较好的阶梯覆盖能力，可以进一步表面互连通孔11的侧壁覆盖不良及存在悬垂结构的问题。
在一个示例中，形成导电阻挡层12的前驱体可以包括但不仅限于C16H22Ru。
在一个示例中，导电阻挡层12除了位于互连通孔11的侧壁之外，还可以覆盖介质层10的上表面，如图6所示。
在一个示例中，导电阻挡层12可以为钌阻挡层。在互连通孔的侧壁形成钌阻挡层，由于钌自身电阻较低，可以降低阻挡层自身的电阻；又可以在钌阻挡层上直接电镀铜，不需要铜种子层，不会存在互连通孔的侧壁覆盖不良及存在悬垂结构的问题，从而可以使得互连结构内不会有空洞，提高了器件的良率。
在一个示例中，选择性地于导电结构14暴露出的上表面吸附有机基团15，以使得导电结构14暴露出的上表面具有疏水性时，步骤S14之后还包括除有机基团15的步骤。去除有机基团15之后所得的结构如图7所示。
在一个示例中，可以采用加热工艺(即加热使得有机基团15分解)或溶剂清洗工艺(即使用有机溶剂将有机基团15溶解)去除有机基团15。比如，可采用丙酮快速漂洗在侧壁形成有钌阻挡层的半导体结构，以移除导电结构14上表面吸附的有机基团，并通过清洁气体吹干导电结构14上表面。
在一个示例中，步骤S15中可以采用但不仅限于电镀工艺形成导电层13。导电层13可以包括但不仅限于铜导电层。导电层13除了填满互连通孔11之外，还可以覆盖位于介质层10上表面的导电阻挡层12的上表面。
在另一个实施例中，本发明还提供一种半导体结构，请继续参阅图4，本发明还提供一种半导体结构，半导体结构包括：导电结构14；位于导电结构14上的介质层10；贯穿介质层10的互连通孔11，互连通孔11暴露导电结构14且互连通孔11的侧壁形成有亲水基团(未示出)。
上述半导体结构中通过对互连通孔11的侧壁形成亲水基团，使得互连通孔11的侧壁具有亲水性，在需要形成导电阻挡层时，可以仅在互连通孔11的侧壁上形成导电阻挡层，在互连通孔11内形成的互连结构与导电结构14之间没有导电阻挡层，可以降低互连结构与导电结构14的接触电阻，从而降低整体器件的RC延迟。
在一个示例中，介质层10可以包括氧化硅层、氮化硅层或氮氧化硅层等等，优选地，本实施例中，介质层10为氧化硅层。
在一个可选的示例中，介质层10位于一衬底(未示出)上，导电结构14位于衬底上，介质层10位于导电结构14上。导电结构14可以包括导线结构、焊盘结构或互连结构等等。导电结构14可以包括铜导电结构。
在一个示例中，亲水基团可以包括羟基。
在一个示例中，导电结构14与介质层10之间还形成有刻蚀停止层16。
在一个示例中，互连通孔11可以为但不仅限于大马士革互连通孔(如图3所示)。互连通孔11沿厚度方向贯穿介质层10，以暴露出导电结构14的上表面。需要说明的是，当导电结构14与介质层10之间形成有刻蚀停止层16时，互连通孔11还沿厚度方向贯穿刻蚀停止层16，即互连通孔11沿厚度方向贯穿介质层10及刻蚀停止层16。
在一个示例中，如图5所示，导电结构14暴露出的上表面吸附有机基团15。
上述半导体结构中，通过在导电结构14暴露出的上表面吸附有机基团15，可以使得导电结构14暴露出的上表面具有疏水性，在互连通孔11内形成导电阻挡层时，可以使得导电阻挡层仅形成于互连通孔11的侧壁，而不会形成于导电结构14的上表面。
在一个示例中，导电结构14包括铜导电结构；有机基团15包括CH3(CH2)17PO3H2(十八烷基膦酸，ODPA)，CH3(CH2)17PO3H2可以选择性吸附于铜导电结构的表面，而不会吸附在互连通孔11的侧壁，这是由于膦酸根基之间的高活化势垒引起的。
在又一个实施例中，如图6所示，本发明还提供一种半导体结构，半导体结构包括：导电结构14；位于导电结构14上的介质层10；贯穿介质层10的互连通孔11，互连通孔11暴露导电结构14且互连通孔11的侧壁形成有导电阻挡层12；导电结构14暴露出的上表面吸附有机基团15。
上述半导体结构中，通过在导电结构14暴露出的上表面吸附有机基团15，可以使得导电结构14暴露出的上表面具有疏水性，可以使得导电阻挡层12仅形成于互连通孔11的侧壁，而不会形成于导电结构14的上表面。
在一个示例中，介质层10可以包括氧化硅层、氮化硅层或氮氧化硅层等等，优选地，本实施例中，介质层10为氧化硅层。
在一个可选的示例中，介质层10位于一衬底(未示出)上，导电结构14位于衬底上，介质层10位于导电结构14上。导电结构14可以包括导线结构、焊盘结构或互连结构等等。导电结构14可以包括铜导电结构。
在一个示例中，导电结构14与介质层10之间还形成有刻蚀停止层16。
在一个示例中，互连通孔11可以为但不仅限于大马士革互连通孔(如图3所示)。互连通孔11沿厚度方向贯穿介质层10，以暴露出导电结构14的上表面。需要说明的是，当导电结构14与介质层10之间形成有刻蚀停止层16时，互连通孔11还沿厚度方向贯穿刻蚀停止层16，即互连通孔11沿厚度方向贯穿介质层10及刻蚀停止层16。
在一个示例中，导电阻挡层12可以为钌阻挡层。在互连通孔的侧壁形成钌阻挡层，由于钌自身电阻较低，可以降低阻挡层自身的电阻；又可以在钌阻挡层上直接电镀铜，不需要铜种子层，不会存在互连通孔的侧壁覆盖不良及存在悬垂结构的问题，从而可以使得互连结构内不会有空洞，提高了器件的良率。
在一个示例中，导电结构14包括铜导电结构；有机基团15包括正十八烷基膦酸(ODPA，octadecylphosphonic acid)，其化学分子式为CH3(CH2)17PO3H2，CH3(CH2)17PO3H2可以选择性吸附于铜导电结构的表面，而不会吸附在互连通孔11的侧壁，这是由于膦酸根基之间的高活化势垒引起的。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种互连结构的制备方法，其特征在于，包括如下步骤：
提供导电结构和位于所述导电结构上的介质层；
于所述介质层内形成互连通孔，所述互连通孔暴露所述导电结构；
对所述互连通孔的侧壁进行亲水处理，以使得所述互连通孔的侧壁形成亲水基团；
选择性地于所述互连通孔的侧壁形成导电阻挡层，所述导电阻挡层覆盖所述互连通孔的侧壁；
于所述互连通孔内形成导电层，所述导电层与所述导电结构连接以形成互连结构。
2.根据权利要求1所述的互连结构的制备方法，其特征在于，采用氢气等离子体对所述互连通孔的侧壁进行所述亲水处理，以使得所述互连通孔的侧壁形成所述亲水基团。
3.根据权利要求2所述的互连结构的制备方法，其特征在于，使用氢气或包含氢气的混合气体形成所述氢气等离子体，以对所述互连通孔的侧壁进行所述亲水处理。
4.根据权利要求1所述的互连结构的制备方法，其特征在于，采用原子层沉积工艺选择性地于所述互连通孔的侧壁形成所述导电阻挡层。
5.根据权利要求4所述的互连结构的制备方法，其特征在于，形成所述导电阻挡层的前驱体包括C16H22Ru。
6.根据权利要求1至5中任一项所述的互连结构的制备方法，其特征在于，选择性地于所述互连通孔的侧壁形成所述导电阻挡层之前还包括如下步骤：对所述互连通孔暴露出的所述导电结构的上表面进行疏水处理，以使得所述导电结构暴露出的上表面具有疏水性。
7.根据权利要求6所述的互连结构的制备方法，其特征在于，对所述互连通孔暴露出的所述导电结构的上表面进行所述疏水处理包括如下步骤：选择性地于所述导电结构暴露出的上表面吸附有机基团，以使得所述导电结构暴露出的上表面具有疏水性。
8.根据权利要求7所述的互连结构的制备方法，其特征在于，所述导电结构包括铜导电结构；所述有机基团包括正十八烷基膦酸。
9.根据权利要求7所述的互连结构的制备方法，其特征在于，选择性地于所述互连通孔的侧壁形成所述导电阻挡层之后，且于所述互连通孔内形成所述导电层之前还包括如下步骤：去除所述有机基团。
10.根据权利要求9所述的互连结构的制备方法，其特征在于，采用加热工艺或溶剂清洗工艺去除所述有机基团。
11.根据权利要求1所述的互连结构的制备方法，其特征在于，所述导电阻挡层为钌阻挡层。
12.根据权利要求1所述的互连结构的制备方法，其特征在于，所述导电结构和所述介质层之间还形成有刻蚀停止层，于所述介质层内形成互连通孔还包括：形成贯穿所述介质层和所述刻蚀停止层的互连通孔。
13.一种半导体结构，其特征在于，包括：
导电结构；
位于所述导电结构上的介质层；
贯穿所述介质层的互连通孔，所述互连通孔暴露所述导电结构且所述互连通孔的侧壁形成有亲水基团。
14.根据权利要求13所述的半导体结构，其特征在于，所述导电结构暴露出的上表面吸附有机基团。
15.根据权利要求14所述的半导体结构，其特征在于，所述导电结构包括铜导电结构；所述有机基团包括正十八烷基膦酸。
16.根据权利要求13所述的半导体结构，其特征在于，所述亲水基团包括羟基。
17.一种半导体结构，其特征在于，包括：
导电结构；
位于所述导电结构上的介质层；
贯穿所述介质层的互连通孔，所述互连通孔暴露所述导电结构且所述互连通孔的侧壁形成有导电阻挡层；
所述导电结构暴露出的上表面吸附有机基团。
CN201911179245.4A 2019-11-27 2019-11-27 半导体结构和互连结构的制备方法 Pending CN112864089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911179245.4A CN112864089A (zh) 2019-11-27 2019-11-27 半导体结构和互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911179245.4A CN112864089A (zh) 2019-11-27 2019-11-27 半导体结构和互连结构的制备方法

Publications (1)

Publication Number Publication Date
CN112864089A true CN112864089A (zh) 2021-05-28

Family

ID=75985445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911179245.4A Pending CN112864089A (zh) 2019-11-27 2019-11-27 半导体结构和互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN112864089A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503704A (zh) * 2001-04-16 2004-06-09 霍尼韦尔国际公司 分层堆栈及其生产方法
US6831003B1 (en) * 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration
CN101692437A (zh) * 2009-10-15 2010-04-07 复旦大学 一种选择性淀积铜互连扩散阻挡层的方法
CN102054748A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法和介质层的处理方法
CN102460653A (zh) * 2009-06-16 2012-05-16 东京毅力科创株式会社 成膜方法、前处理装置和处理系统
CN103000575A (zh) * 2012-09-20 2013-03-27 上海集成电路研发中心有限公司 一种铜互连结构及其形成方法
CN106206408A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN109841566A (zh) * 2019-01-30 2019-06-04 长江存储科技有限责任公司 半导体结构的形成方法及半导体结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503704A (zh) * 2001-04-16 2004-06-09 霍尼韦尔国际公司 分层堆栈及其生产方法
US6831003B1 (en) * 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration
CN102460653A (zh) * 2009-06-16 2012-05-16 东京毅力科创株式会社 成膜方法、前处理装置和处理系统
CN101692437A (zh) * 2009-10-15 2010-04-07 复旦大学 一种选择性淀积铜互连扩散阻挡层的方法
CN102054748A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法和介质层的处理方法
CN103000575A (zh) * 2012-09-20 2013-03-27 上海集成电路研发中心有限公司 一种铜互连结构及其形成方法
CN106206408A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN109841566A (zh) * 2019-01-30 2019-06-04 长江存储科技有限责任公司 半导体结构的形成方法及半导体结构

Similar Documents

Publication Publication Date Title
JP3907151B2 (ja) 半導体装置の製造方法
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US8415261B1 (en) Capping before barrier-removal IC fabrication method
US8466055B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11171050B2 (en) Method for manufacturing a contact pad, method for manufacturing a semiconductor device using same, and semiconductor device
JP5379848B2 (ja) 導電性コンタクトの組み込みのための構造体及びプロセス
US20030218253A1 (en) Process for formation of a wiring network using a porous interlevel dielectric and related structures
JP5528027B2 (ja) 配線構造の製造方法
JP2003533880A (ja) 集積回路の製造方法
WO2007017939A1 (ja) 半導体装置の製造方法
JP2005056945A (ja) 半導体装置の製造方法
CN113793842B (zh) 用于半导体器件的通孔及方法
TW200537576A (en) Method of fabricate interconnect structures
US8664115B2 (en) Copper interconnect with metal hardmask removal
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US8652966B2 (en) Semiconductor device manufacturing method and semiconductor device
CN107564851B (zh) 双镶嵌填充
US20130217225A1 (en) Method for manufacturing semiconductor device
CN112864089A (zh) 半导体结构和互连结构的制备方法
WO2010073433A1 (ja) 半導体装置及びその製造方法
JP4864949B2 (ja) 半導体装置の製造方法及び半導体製造装置
WO2007029703A1 (ja) 洗浄方法および半導体装置の製造方法
JP3715975B2 (ja) 多層配線構造の製造方法
JP2006080559A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
US8252685B2 (en) Techniques to improve characteristics of processed semiconductor substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210528