CN1503704A - 分层堆栈及其生产方法 - Google Patents

分层堆栈及其生产方法 Download PDF

Info

Publication number
CN1503704A
CN1503704A CNA028082486A CN02808248A CN1503704A CN 1503704 A CN1503704 A CN 1503704A CN A028082486 A CNA028082486 A CN A028082486A CN 02808248 A CN02808248 A CN 02808248A CN 1503704 A CN1503704 A CN 1503704A
Authority
CN
China
Prior art keywords
low
layer
spin coating
layered element
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028082486A
Other languages
English (en)
Inventor
M・托马斯
M·托马斯
崴
B·丹尼斯
吣托
P·阿彭
蘩辗
A·纳曼
N·伊瓦莫托
B·科罗勒夫
B.李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1503704A publication Critical patent/CN1503704A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

一种低介电常数分层材料和用于制造所述分层材料的方法，所述方法包括以下步骤：a)提供一个表面；b)将介质材料旋涂到所述表面上；c)固化所述介质材料，形成介质层；d)将低介电常数材料旋涂到所述介质层上；以及e)固化所述低介电常数材料，形成低介电常数层。可以将每一层旋涂到分层元件上，随之将其固化，然后再涂敷另外的层，或将所有的层都依次旋涂到分层元件上，然后整个堆栈一次固化。

Description

分层堆栈及其生产方法
本申请基于2001年4月16日提交的序列号为60/284271的美国临时申请和2001年5月30日提交的序列号为60/294864的美国临时申请，二者均通过引用全文包括在本文中。
发明领域
本发明的领域为半导体和电子材料，元件和应用。更具体地说，本发明的领域为关于半导体和电子应用场合的分层材料和元件。
背景
随着集成电路中互连的增加和功能元件的体积缩小，集成电路中埋置金属导线的绝缘体材料和其它材料的介电常数日益成为影响集成电路的性能和绝缘能力的重要因素。具有低介电常数(即低于3.0)的绝缘材料特别理想，因为它们通常允许较快的信号传播、降低导线间的电容效应和串扰，并降低集成电路的驱动电压。
实现绝缘体材料的低介电常数的一种途径是采用本身具有低介电常数的材料。近年来一般采用两种不同类型的低介电常数材料—无机氧化物和有机聚合物。可以用化学气相淀积或旋涂(spin on)技术来涂敷无机氧化物，其介电常数在3和4之间，广泛应用于设计标准大于0.25μm的互连中。但随着互连尺寸不断缩小，越来越需要具有更低介电常数的材料。
将低介电常数的材料与其它材料组合在一起的一个问题是：如果其它材料的介电常数大于低介电常数材料的介电常数到一定的程度，则元件的有效介电常数就会增加。为了纠正此问题，可以构建分层元件，其中每一层或至少不止一层设计成具有低介电常数。(加入参考文献)但是，虽然降低元件的有效介电常数具有附加的优点，但有效地构建元件却比较困难了。例如，先要将介质材料旋涂到一个表面或衬底上，然后再通过化学气相淀积(CVD)工艺涂敷附加层，例如硬掩膜层或防蚀层。
虽然业界已知各种方法来生产低介电常数材料和分层材料，但要将它们包括到建造和装配分层元件和分层堆栈中时，全部或几乎全部都有缺点。因此，仍然需要：a)提供改进的成分和方法以降低材料的介电常数；b)有效地将那些低介电常数的材料引入到表面或衬底上；以及c)有效且低成本地构成这些低介电常数材料和/或将这些低介电常数材料分层，同时将所述有效介电常数保持在低水平。
发明概述
为了生产比较容易制造且成本低廉的低介电常数分层材料，将各个层旋涂到一个表面上或预先已旋涂到表面上的另一层(或多层)上。通常，最好通过把材料(或各种材料)旋涂到表面或衬底上来涂敷特定分层材料或分层元件的所有低介电常数层。也可以通过把材料旋涂到元件上来涂敷元件的所有各层，但可以有采用其它方法涂敷的一个或多个附加层。在多数情况下，低介电常数分层元件将具有至少两层通过旋涂构成元件的一部分的低介电常数层，不论是否涂敷了其它附加层或材料。
现说明低介电常数分层材料和元件，它们包括：a)表面或衬底；b)至少一层结合到所述表面的旋涂的介质层；以及c)至少一层结合到所述至少一层旋涂的介质层的旋涂的附加低介电常数层。还可以把阻挡层/Cu晶粒层和铜或金属通孔填料一起加到所述全旋涂方案中。所述至少一层旋涂的附加低介电常数层可以包括至少一层旋涂的阻挡层和/或至少一层旋涂的覆盖层。还可以预期所述至少一层旋涂的附加低介电常数层包括两层或更多层或至少两层附加的旋涂层。
现说明生产低介电常数分层元件的方法，它们包括：a)提供表面；b)将介质材料旋涂到所述表面上；c)固化所述介质材料，形成介质层；d)将低介电常数材料旋涂到所述介质层上；以及e)固化所述低介电常数材料，形成低介电常数层。可以将每一层旋涂到分层元件上，随之固化，然后再加上附加层，或将所有各层都旋涂到分层元件上，然后整个堆栈一次固化。
附图的简要说明
图1示出分层堆栈/元件的先有技术配置。
图2示出分层元件的优选实施例。
图3A示出生产分层堆栈/元件的先有技术方法。
图3B示出生产分层堆栈/元件的优选方法。
图4示出TEL ACT 12涂敷机再现性的图解描绘。
图5示出几个优选的堆栈低-k策略的示意描绘。
图6示出两层堆栈的keff的图表描绘。
图7示出优选的双镶嵌装置以及有关所述装置的图表信息。
图8示出优选的制造装置的示意图。
详细说明
为了生产比较容易制造且成本低廉的低介电常数分层材料，考虑将各个层旋涂到一个表面上或预先已旋涂到表面上的另一层(或多层)上。通常，最好通过把材料(或各种材料)旋涂到表面或衬底上来涂敷特定分层材料或分层元件的所有低介电常数层。也可以通过把材料旋涂到元件上来涂敷元件的所有各层，但具有通过其它方法涂敷的一个或多个附加层。在多数情况下，低介电常数分层元件将具有构成元件的一部分的至少两层旋涂的低介电常数层，不论是否涂敷其它附加层或材料。(Michael E.Thomas，“Spin-On Stacked Filmsfor Low keff Dielectrics”，Solid State Technology(July 2001)，该参考文献已通过引用被全文包括在本文内)。
先有技术图1示出标准的层间/线间介质(ILD)集成方案(10)，它使作为止蚀层(15)和覆盖层(25)的化学气相淀积(CVD)介质材料与旋涂的低介电常数(低-k)介质材料(20)结合在一起。层间介质材料(10)与介质层(30)、CVD阻挡层(40)、阻挡层/Cu晶粒层(50)以及铜或金属通孔填料(60)结合在一起。所有这些附加元件都可以采用或不采用将它们旋涂到表面的方法来涂敷。
现说明低介电常数分层材料和元件(100)，见图2，它包括：a)表面或衬底(110)，(图2中示为介质材料/CVD阻挡层组合)；b)结合到所述表面的至少一层旋涂的介质层(120)；以及c)结合到所述至少一层旋涂的介质层的至少一层旋涂的附加低介电常数层(130)。还可以把阻挡层/Cu晶粒层(140)和铜或金属通孔填料(150)一起加到所述全旋涂的方案中。所述至少一层旋涂的附加低介电常数层可以包括至少一层旋涂的阻挡层和/或至少一层旋涂的覆盖层。还可以预期所述至少一层旋涂的附加低介电常数层包括两层或更多层或至少两层附加的旋涂层。
此处考虑的表面可以包括任何所需的基本上是固体的材料，例如衬底，晶片或其它适当的表面。具体地说，理想的衬底层可包括薄膜、玻璃、陶瓷，塑料，金属或涂敷金属，或者复合材料。在优选实施例中，衬底包括：硅或砷化锗芯片或晶片表面；诸如在镀铜、银、镍或金的引线框中的封装表面；诸如在电路板或封装互连迹线、通孔壁或加强件界面上的铜表面(“铜”此处包括裸铜及其氧化物)；诸如在聚酰亚胺基软封装、铅或其它金属合金焊料球表面、玻璃和聚合物例如聚酰亚胺、BT和FR4中的聚合物基封装或电路板界面。在更优选的实施例中，衬底包括在封装和电路板业界常用的材料，例如硅、铜、玻璃和另一种聚合物。此处考虑的适合的表面还包括另一个事先已形成的分层堆栈、其它分层元件或其它整体元件。一个实例是首先淀积介质材料和CVD阻挡层作为分层堆栈，把所述分层堆栈看做用于随后旋涂分层元件的“表面”。
至少一层旋涂的介质层结合到表面或衬底。此处所用的“结合”一词是指表面与层或两层以物理方式相互附着，或在物质的两部分或元件之间存在物理吸引力、包括诸如共价和离子结合的结合力以及诸如范德华(Van der Waals)力、静电力、库仑力、氢结合力和/或磁引力的非结合力。而且此处所用的“结合”一词是指表面和旋涂层或两个旋涂层直接相互附着的情况，但也包括表面和旋涂层或两个旋涂层间接相互附着的情况，例如在表面和旋涂层之间有粘接加强层或在表面和旋涂层或两个旋涂层之间有另一层的情况。
旋涂层可以包含满足以下两个要求的任何适合的材料：a)所述介质材料能够被旋涂到表面或其它层上，以及b)所述介质材料在固化或其它最终处理后形成低介电常数层或元件。此处所用的“低介电常数”一词是指1MHz到2GHz的介电常数，除非与本文不一致时另作说明。可以预期低介电常数材料或层的介电常数值小于3.0。在一个优选实施例中，低介电常数材料或层的介电常数值小于2.5。在一个更优选的实施例中，低介电常数材料或层的介电常数值小于2.0。
所考虑的旋涂介质材料包括无机物基的化合物，例如硅基、镓基、锗基、砷基、硼基化合物或它们的组合以及有机物基的化合物，例如聚醚、聚亚芳基醚(例如，Honeywell Electronic Materials制造的FLARETM)、聚酰亚胺、聚脂以及金刚烷二甲基或笼形(cage)基化合物。
此处所用的“旋涂材料”，“旋涂有机材料”(其中成分基本上是有机的)，“旋涂成分”以及“旋涂无机成分”(其中成分基本是无机的)等词语可以互换使用，都是指能够旋涂到衬底或表面的那些溶液和成分。还有，词语“旋涂玻璃材料”是指“旋涂无机材料”的一个子集，其中旋涂玻璃材料指全部或部分含有硅基化合物和/或聚合物的那些旋涂材料。硅基化合物的实例包括硅氧烷化合物，例如甲基硅氧烷，甲基silsesquioxane，苯基硅氧烷，苯基silsesquioxane，甲基苯基硅氧烷，甲基苯基silsesquioxane，硅氨烷聚合物，硅酸盐聚合物以及它们的混合物。考虑到的一种硅氨烷聚合物是全氢化硅氨烷，它具有透明的聚合物构架，可以附着发色团(色基)。旋涂玻璃材料的实例是NANOGLASSTME-HoneywellElectronic Materials制造的一种纳米多孔硅基成分。DOW制造的SILKTM是多孔硅基介质材料的另一实例，适宜作旋涂介质材料。
此处所用的词语“旋涂玻璃材料”还包括硅氧烷基聚合物和成块聚合物，通式(H0-1.0SiO1.5-2.0)x的氢硅氧烷聚合物以及氢silsesquioxane聚合物，其通式为(HSiO1.5)x，式中的x大于4。氢silsesquioxane和烷氧基氢化硅氧烷(alkoxyhydridosiloxane)或羟基氢化硅氧烷(hydroxyhydridosiloxane)的共聚物也包括在内。旋涂玻璃材料还包括通式为(H0-1.0SiO1.5-2.0)n(R0-1.0SiO1.5-20)m的有机氢化硅氧烷(organohydridosiloxane)聚合物以及通式为(HSiO1.5)n(RSiO1.5)m的有机氢化silsesquioxane聚合物，式中m大于零，n和m之和大于4，R为烷基或芳基。一些有用的有机氢化硅氧烷聚合物其n和m之和从4到大约5000，R为C1-C20的烷基或C6-C12的芳基。或者，将有机氢化硅氧烷聚合物和有机氢化silsesquioxane聚合物表示为旋涂聚合物。一些具体的实例包括：烷基氢化硅氧烷，例如甲基氢化硅氧烷，乙基氢化硅氧烷，丙基氢化硅氧烷，t-丁基氢化硅氧烷，苯基氢化硅氧烷；以及烷基氢化silsesquioxane，例如甲基氢化silsesquioxane，乙基氢化silsesquioxane，丙基氢化silsesquioxane，t-丁基氢化silsesquioxane，苯基氢化silsesquioxane，以及它们的组合。在以下颁发的专利和未决的申请中描述了一些考虑到的旋涂材料(这些专利和申请均通过引用被全文包括在本文中)：(PCT/US00/15772，2000年6月8日提交；US申请序列号09/330248，1999年6月10日提交；US申请序列号09/491166，1999年6月10日提交；US 6365765，2002年4月2日颁发；US 6268457，2001年6月31日颁发；US申请序列号10/001143，2001年11月10日提交；US申请序列号09/491166，2000年1月26日提交；PCT/US 00/00523，1999年1月7日提交；US 6177199，2001年1月23日颁发；US 6358559，2002年3月19日颁发；US6218020，2001年4月17日颁发；US 6361820，2002年3月26日颁发；US 6218497，2001年4月17日颁发；US 6359099，2002年3月19日颁发；US 6143855，2000年11月7日颁发；以及US申请序列号09/611528，1998年3月20日提交)。
有机氢化硅氧烷以及有机硅氧烷树脂溶液可以用来形成笼形硅氧烷聚合物薄膜，这类薄膜在制造各种电子器件，微电子器件，特别是半导体集成电路以及用作电子和半导体元件(包括此处考虑到的硬掩膜层，介质层，止蚀层以及隐埋止蚀层等)的各种分层材料十分有用。这些有机氢化硅氧烷树脂薄膜与可能用作分层材料和装置的其它材料都能很好兼容，例如金刚烷二甲(adamantane)基化合物，金刚(diamantane)基化合物，硅芯化合物，有机介质材料以及纳米多孔介质材料。与此处考虑的有机氢化硅氧烷树脂层可相当兼容的化合物在以下专利中已公开：PCT申请PCT/US01/32569，2001年10月17日提交；PCT申请PCT/US 01/50812，2001年12月31日提交；US申请序列号09/538276；US申请序列号09/544504；US申请序列号09/587851；US专利6214746；US专利6171687；US专利6156812；US申请序列号60/350187，2002年1月15日提交；以及US 60/347195，2002年1月8日提交，以上均通过引用全文被包括在本文中。
此处所用的有机氢化硅氧烷树脂具有以下的通式：
〔H-Si1.5〕n〔R-S iO1.5〕m                         通式(1)
〔H0.5-Si1.5-1.8〕n〔R0.5-1.0-SiO1.5-1.8〕m        通式(2)
〔H0-1.0-Si1.5〕n〔R-SiO1.5〕m                     通式(3)
〔H-Si1.5〕x〔R-SiO1.5〕y[SiO2〕z                  通式(4)
式中
n和m之和或x，y和z之和从大约8到大约5000，这样选择m或y、使得含碳成分的量少于40％(低有机含量＝LOSP)或大于40％(高有机含量＝HOSP)；R从以下化合物中选取：取代和未取代的、正常或支链的烷基(甲基，乙基，丁基，丙基，戊基)，链烯基官能团(乙烯基，烯丙基，异丙烯基)，环烷基，环链烯基，芳基金属(苯基，苄基，萘基(naphthalenyl)，蒽基(anthracenyl)，和菲基(phenanthrenyl)以及它们的混合物；其中含碳取代物的具体摩尔百分比是起始材料数量比率的函数。在某些LOSP实施例中，含碳取代物的摩尔百分比在大约15摩尔百分比到大约25摩尔百分比的范围内可以获得特别好的结果。在某些HOSP实施例中，含碳取代物的摩尔百分比在大约55摩尔百分比到大约75摩尔百分比的范围内可以获得好的结果。
介电常数在1.5到大约3.8的纳米多孔二氧化硅介电薄膜也可用作至少一层旋涂层。此处考虑的纳米多孔二氧化硅化合物是在以下美国颁发的专利中所提出的那些化合物：6,022,812；6,037,275；6,042,994；6,048,804；6,090,448；6,126,733；6,140,254；6,204,202；6,208,041；6,318,124；以及6,311,855。这些类型的薄膜作为硅基母体淀积、老化或有水存在时冷凝、并充分加热、基本上去除全部成孔剂(porogen)，形成薄膜中的空隙。硅基母体成分包括通式为Rx-Si-Ly的单体或预聚合物，其中R单独从烷基，芳基，氢以及它们的组合中选择，L是负电部分，例如烷氧基，羧基，氨基，胺基，卤化物，异氰酸酯(isocyanato)以及它们的组合，x是从0到2的整数，y是从2到4的整数。
词语“笼形结构”，“笼形分子”，以及“笼形化合物”可互换使用，它们是指这样一种分子，即具有至少10个原子，排列成至少有一个桥共价连接一个环系的两个或多个原子。换句话说，笼形结构，笼形分子或笼形化合物包括多个由共价键形成的环，所述结构、分子或化合物形成这样一个容积、使得位于该容积内的点不穿过这个环就不能离开这个容积。桥和/或环系可包括一个或多个异质原子，可以是芳香族的、部分饱和或不饱和的。进一步考虑的笼形结构包括fullerenes以及具有至少一个桥的冠醚。例如，在此定义范围内，金刚烷二甲(adamantane)或(diamantane)可认为是笼形结构，而萘或芳香族螺旋形化合物则不认为是笼形结构，因为萘或芳香族螺旋形化合物不具有一个或多于一个的桥。
所考虑的笼形化合物不一定限于全部由碳原子组成，而是可包括异质原子，例如N，S，O，P等等。异质原子可以有利地引入非正方键角结构。至于所考虑的笼形化合物的取代物和衍生物，应当知道，许多取代物和衍生物都是合适的。例如，如果笼形化合物是比较疏水的，可以引入疏水取代物以增加在疏水溶剂中的可溶性，反之亦然。或者，如果需要极性，可将极侧基团加入到笼形化合物中。还考虑到合适的取代物也可包括不耐热基团，亲核和亲电子基团。还应当指出，在笼形化合物中可采用官能团(例如，利于交联反应，衍生反应等)。在衍生笼形化合物的情况下，特别考虑到衍生物包括笼形化合物的卤化物，特别优选的卤素是氟。
此处所详细描述的笼形分子或化合物也可以是附着在聚合物构架上的基团，因此可形成纳米多孔材料，其中笼形化合物形成一种类型的空隙(分子内)，而一部分构架与其自身或与另一构架的交联可形成另一种类型的空隙(分子间)。其它的笼形分子，笼形化合物以及这些笼形分子和化合物的变种在2001年10月18日提交的PCT/US01/32569中有详细说明，所述文已通过引用被全文包括在本文内。
所考虑的聚合物还可包括多种功能性或结构性部分，包括芳香系，以及卤化基团。而且，合适的聚合物可具有许多构形，包括均聚合物以及多聚合物。此外，可替换的聚合物可具有各种形式，例如线形，支链形，超-支链形，或三维形。这些聚合物的分子重量可大可小，通常在400道尔顿和400000道尔顿(或以上)之间。
此处说明的有机和无机材料在某些方面类似于授予Burgoyne等人的美国专利号5874516中所说明的那些材料，(已通过引用被包括在本文内)，并能以与所述专利所提出的相同方式使用。例如，可考虑此处所描述的有机和无机材料可用来制造电子芯片，芯片，以及多芯片模块，层间介质材料，保护涂层以及在电路板和印刷接线板中作衬底。此外，此处所描述的有机和无机材料的薄膜或涂层可以用溶液技术形成，例如喷涂，旋涂或铸塑，以旋涂最为优选。优选的溶剂是2-乙氧基乙酯(ethoxyethyl)醚，环己酮，环戊酮，甲苯，二甲苯，氯苯，N-甲基吡咯双烷(pirrolidinone)，N，N-二甲基甲酰胺，N，N-二甲基乙烯胺，甲基异丁酮，2-甲氧乙酯(methoxyethyl)醚，5-甲基-2-己酮，γ-丁内酯，以及它们的混合物。一般涂层厚度在0.1到15微米之间。作为介电中间层，薄膜厚度小于2微米。可以像聚合物技术中通常已知的那样使用添加剂来增强或加入特定的目标特性，包括稳定剂，阻燃剂，颜料，增塑剂，表面活化剂，等等。可以混合入兼容或不兼容的聚合物以得到所需的特性。也可使用粘合增进剂。这类增强剂以六甲基二硅醚(hexamethyidisilazane)为典型，它可以用来与暴露在湿气或湿度下的表面(例如二氧化硅)上可能存在的可用羟基功能相互作用。微电子应用的聚合物最好含有低含量(通常小于1ppm，最好小于10ppb)的离子杂质，特别是用于介电中间层时。
此处所用的词语“交联”是指至少两个分子，或一个长分子的两部分，靠化学相互作用而结合在一起的过程。这种相互作用可以以许多不同方式发生，包括形成共价键、形成氢键、疏水、亲水、离子或静电相互作用。而且，分子的相互作用的特点是在分子和它自身或在两个或更多分子之间至少暂时的物理连接。
如前所述，一些优选实施例在一个或全部旋涂介质层或旋涂低介电常数层中含有多个空隙。所述多个空隙也可以用词语“纳米多孔层”来表示。此处所用的词语“纳米多孔层”指包括多个空隙和一种非挥发材料的任何合适的低介电常数材料(即，≤3.0)。此处所用的词语“基本上”意思是一种所需成分在一层中的重量百分比的数量大于51％。
此处所用的词语“空隙”是指一个容积，其中的质量以气体来代替。气体的成分一般并不严格要求，合适的气体包括比较纯的气体以及它们的混合物，包括空气。可以预期任何一层旋涂层可以包括多个空隙。空隙可以具有任何适当的形状。空隙通常为球形，但也可为或另外有管状、叠层状、盘状或其他形状。还可以预期空隙可以具有任何合适的直径。还可以预期空隙可以与邻近的空隙有某种连接，以便形成具有相当数量的相连的或“开放”的孔。在优选实施例中，空隙的平均直径小于1微米。在更优选的实施例中，空隙的平均直径小于100纳米。在更为优选的实施例中，空隙的平均直径小于10纳米。还考虑到空隙可以均匀地或随机地分散在任何一层旋涂层中。在一个优选实施例中，空隙均匀分散在任何旋涂层中。
此处说明的材料和层可以设计成而且用多种方式设计成能溶于任何合适的溶剂，只要所得的溶液能旋涂到衬底，表面，晶片或分层材料上。典型的溶剂还是那些能溶解单体、同分异构单体混合物以及聚合物的溶剂。所考虑的溶剂包括在所需温度下(例如临界温度)能挥发的任何合适的纯有机、金属有机化合物或无机分子或其混合物。溶剂也可以包括任何合适的纯极性或非极性化合物或其混合物。在优选实施例中，溶剂包括水，乙醇，丙醇，丙酮，氧化乙烯，苯，甲苯，醚，环乙烯酮，丁内酯，甲基乙基酮和茴香醚。在优选实施例中，没有使用溶剂，选择了至少一种液体单体来形成无溶剂成分。
此处所用的词语“纯”是指具有恒定成分的组成。例如，纯水完全由H2O组成。此处所用的词语“混合物”是指不是纯的成分，包括盐水。此处所用的词语“极性”是指在分子或化合物的一点或沿分子或化合物能创建不均等的电荷分布的分子或化合物的特性。此处所用的词语“非极性”是指在分子或化合物的一点或沿分子或化合物能创建均等的电荷分布的分子或化合物的特性。
还可以预期另一种低介电常数材料也可包含附加的成分。例如，在低介电常数材料暴露在机械应力下时，可以加入软化剂或气体保护剂。在介质材料置于光滑的表面上时，采用粘合增进剂就较有利。在其它情况下，可能需要加入洗涤剂或防泡沫剂。
至少一层旋涂的低介电常数层结合到至少一层旋涂介质层。本文中已经描述的任何材料都可用来形成附加的旋涂低介电常数层。特别重要的是应了解用作与表面相结合的介质层的材料可以完全不同于所述至少一层旋涂的低介电常数层。例如，第一旋涂层可包含一种有机笼形基化合物，例如GX-3TM(一种金刚烷二甲(adamantane)基化合物)，第二旋涂层可包含一种有机硅氧烷或有机氢化硅氧烷化合物，例如HOSPTM(一种有机硅氧烷聚合物)，在另一实例中，第一旋涂层可包含有机硅氧烷化合物，第二旋涂层可包含金刚烷二甲(adamantane)基化合物，第三旋涂层可包含另一种有机硅氧烷化合物，第四旋涂层可包含一种旋涂玻璃材料，例如NANOGLASS ETM。如前所述，一些考虑到的化合物以及它们可测量的物理特性示于表1。GX-3的薄膜特性也示于表2。Honeywell Electronic Materials生产的一些材料的附加特性示于表3。
一旦所述至少一层旋涂的介质层已与表面相结合，就可测量包括所述表面和所述层的堆栈的有效介电常数。每附加一层旋涂低介电常数层，有效介电常数(keff)应保持不变或略有下降。在优选实施例中，每附加一层旋涂低介电常数层，有效介电常数将下降。在优选实施例中，分层元件的有效介电常数小于3.0。在更优选的实施例中，分层元件的有效介电常数小于2.5。
附加的旋涂低介电常数层可包括诸如止蚀层、覆盖层、硬掩膜层等。可以预期这些附加的旋涂低介电常数层具有小于3.0的有效介电常数。在更优选的实施例中，任何附加的旋涂低介电常数层具有小于2.5的有效介电常数。
可以把至少一层补充材料层加到分层堆栈或分层元件上。补充材料层是指拟加到低介电常数分层元件上但不一定是旋涂到元件上的材料层。补充材料层的实例包括金属(例如可用来形成通孔填料或印刷电路的金属，还有在US专利号5780755；6113781；6348139以及6332233(它们均通过引用被全文包括在本文中)中所提出的金属)、金属扩散层、掩膜层、抗反射涂层、粘合增进层等等。
此处所用的词语“金属”是指在元素周期表中处于d-组和f-组的元素，还有那些具有类金属性质的元素，例如硅和锗。此处所用的词语“d-组”是指那些有电子填充到元素核子周围的3d，4d，5d，和6d轨道的元素。此处所用的词语“f-组”是指那些有电子填充到元素核子周围的4f和5f轨道的元素，包括镧系元素和锕系元素。优选的金属包括钛，硅，钴，铜，镍，锌，钒，铝，铬，铂，金，银，钨，钼，铈，钷和钍。更优选的金属包括钛，硅，铜，镍，铂，金，银，和钨。最优选的金属包括钛，硅，铜，和镍。词语“金属”还包括合金，金属/金属复合物，金属陶瓷复合物，金属聚合物复合物，以及其它金属复合物。
叠层材料或金属覆层材料层也可认为是补充材料层，并可根据元件所需的规格结合到分层元件上。叠层一般认为是纤维增强型树脂介质材料。金属覆层材料是叠层的一种子集，在生产时将金属和其它材料例如铜包括到叠层中。(Harper，Charles A.，ElectronicPackaging and Interconnection Handbook，Second Edition，McGraw-Hill(New York)，1997.)
如图3所示，生产低介电常数分层元件的方法包括：a)提供表面；b)将介质材料旋涂到所述表面上；c)固化所述介质材料，形成介质层；d)将低介电常数材料旋涂到所述介质层上；以及e)固化所述低介电常数材料，形成低介电常数层。具体地说，在图3b(这是一个优选实施例)中将NANOGLASSTM E层旋涂到一个表面上并烘干(200)；将止蚀层旋涂到NANOGLASSTM E层上并烘干(220)；将覆盖层旋涂到NANOGLASSTM E层上并烘干(230)；最后，将分层堆栈或分层元件固化(240)。在一个优选实施例中，每一层淀积之后就固化。在另一个优选实施例中，如图3B所示，将每一层旋涂到分层元件上，然后整个堆栈一次固化。先有技术的图3A示出生产分层元件的传统方法。具体地说，先有技术的图3A示出：将NANOGLASSTM E层旋涂到一个表面上并烘干(310)，然后固化所述NANOGLASSTM E层(320)；将CVD止蚀层加到NANOGLASSTM E层上(330)；将另一NANOGLASSTM E层旋涂到CVD层上并烘干(340)；固化所述NANOGLASSTM E层(350)；以及将CVD覆盖层加到分层堆栈或元件上(360)。
任何适当的涂敷机理或装置可以用来涂敷旋涂层和材料。合适的涂敷装置的实例应能a)可靠地以可再现厚度分配旋涂材料；b)可靠地分配数种不同类型的旋涂材料；c)易于结合到现有的制造过程中；以及d)容易使用和操作。图4示出使用TEL ACT 12涂敷机作FLARE(聚亚芳基醚)涂层时典型的晶片-晶片旋涂的均匀度测量结果。
图5示出本发明的几个实施例。图5A示出的分层元件包括：GX-3TM层(510)；所述GX-3TM层结合到旋涂阻挡层/止蚀层(520)；所述旋涂阻挡层/止蚀层又结合到ELK-HOSPTM或NANOGLASSTM E层(530)；所述ELK-HOSP TM或NANOGLASSTM E层再结合到GX-3TM层(540)；最上面是旋涂覆盖层(550)。铜用作所述具体分层堆栈的通孔填料(560)。图5B示出的分层元件包括：ELK-HOSPTM或NANOGLASSTM E层(505)；所述ELK-HOSPTM或NANOGLASSTME层结合到旋涂阻挡层/止蚀层(515)；所述旋涂阻挡层/止蚀层又结合到GX-3TM层(525)；所述GX-3TM层再结合到ELK-HOSP TM或NANOGLASSTM E层(535)；最上面是旋涂覆盖层(545)。铜用作所述具体分层堆栈的通孔填料(555)。图5C示出的分层元件包括：GX-3TM层(565)；所述GX-3TM层结合到旋涂铜阻挡层(570)；所述旋涂铜阻挡层又结合到GX-3TM层(575)；所述GX-3TM层再结合到ELK-HOSP TM或NANOGLASSTM E层(580)；所述ELK-HOSP TM或NANOGLASSTM E层再结合到GX-3TM层；最上面是旋涂覆盖层ELK-HOSPTM或NANOGLASSTM E层(590)。铜用作所述具体分层堆栈的通孔填料(595)。
本文中考虑的元件、电子元件和半导体元件通常被认为包括可以用于基于电子的产品中的单层或分层元件。当电子元件是分层元件时，术语“分层电子堆栈”与术语“电子元件”，“分层元件”或“分层堆栈”可以互换使用。所考虑的电子元件包括电路板、芯片封装件、电路板的介质元件、印刷接线板和电路板的其它元件，例如电容，电感和电阻。
此处所用的术语“电子元件”是指可以用在电路中获得某些所需的电效应的任何装置和零件。此处考虑的电子元件可用多种不同方法分类，包括分成有源元件和无源元件。有源元件是能完成某些动态功能(例如放大，振荡，或信号控制)的电子元件，通常需要电源才能工作。实例为双极晶体管，场效应晶体管和集成电路。无源元件是工作时基本上处在静态的电子元件，即一般不能放大和振荡，它们的特征操作通常不需要电源。实例为传统的电阻、电容、电感、二极管、整流器和保险丝。
此处考虑的电子元件也可分成导体、半导体或绝缘体。此时，导体是指能允许电荷载体(例如电子)在原子间像在电流中一样容易移动的元件。导体元件的实例是电路迹线和包括金属的通孔。绝缘体是指其功能基本上与材料极度抵制电流导通的能力有关的元件，例如用来与其它元件电隔离的材料，而半导体是指其功能基本上与材料传导电流的能力有关并在导体和绝缘体之间具有自然的电阻率的元件。半导体的实例是晶体管，二极管，一些激光器，整流器，闸流管和光电传感器。
此处考虑的电子元件也可分为电源元件或电源消耗元件。电源元件通常用来为其它元件供电，包括电池，电容，线圈，和燃料电池。电源消耗元件包括电阻，晶体管，集成电路，传感器等。
另外，此处考虑的电子元件也可分为分立元件和集成元件。分立元件是在电路中的一个地方提供一种特定电气特性的装置。实例有电阻，电容，二极管和晶体管。集成元件是元件的组合，能在电路中的一个地方提供多种电气特性。实例有IC，即集成电路，其中组合了多个元件和连接迹线来实现多种功能或复杂的功能，例如逻辑功能。
此处所用的各种形式的术语“分层”或“多层”，在用于元件时，是指元件的功能是由于具有不同材料的并置层而产生的。例如，典型的P-N-P晶体管此处可被认为是多层元件，因为其功能是由于P和N掺杂半导体层的并置而产生的。另一方面，电路板上的传导迹线通常不认为是多层元件，即使所述迹线是用依次淀积传导材料的方法而制成，因为各依次淀积的层只不过增加了电流携带能力，但并不改变迹线的功能。
基于电子的产品如果已可在工业中或被其它消费者使用，就可以算“最终”产品。最终的消费产品实例有电视机，电脑，蜂窝电话，传呼机，掌上组织器，便携式收音机，汽车立体声和遥控器。也考虑有“中间”产品，例如可以使用在最终产品中的电路板，芯片封装件和键盘。
电子产品还可包括从概念模型到最终同实物等大的样品之间开发的某一阶段的试样产品。试样产品可能包括也可能不包括最终产品所应有的全部实际元件，且试样产品可具有一些用复合材料构成的元件，为的是在初始测试时忽略它们对其它元件的初始效应。
电子产品和元件可包括用于元件和产品中的分层材料、分层元件和在制备时层叠的元件。包含电子元件的各层可以构成最终的分层元件或产品。
实例
图6示出一个两层堆栈的测量的有效介电常数，所述堆栈包括硅层(600)、旋涂的NANOGLASSTM E层(610)、旋涂的覆盖层(620)、和铝层(630)。曲线图640示出三种不同的覆盖层的有效介电常数：CVD、FLARETM和NANOGLASSTM E。
图7示出双镶嵌工艺过程的线间有效介电常数的测量结果。所述分层堆栈(700)包括CVD阻挡层(710)、旋涂的NANOGLASSTM E层(720)、旋涂的止蚀层(730)、另一个旋涂的NANOGLASSTM E层(740)、旋涂的覆盖层(750)、旋涂的CVD阻挡层(760)、另一个旋涂的NANOGLASSTM E层(770)。所述止蚀层和覆盖层包含用于测量线间有效介电常数的目的的CVD、FLARETM和NANOGLASSTM E，如图780所示。
图8示出制造用的旋涂介质成批传递系统的示意图。旋涂材料(SOM)(810)通过泵(820)和过滤器(830)被引入容器(830)中。所述第一过程(840)由Chem.Managing软件(850)冷却并引导。SOM(810)从容器(840)被送到另一容器(860)，然后通过第二个泵(870)和第二个过滤器(880)并通过旋涂工艺旋涂到表面(890)上。
这样，以上已公开了用于生产低介电常数分层材料和包含那些材料的元件的组成和方法的具体实施例和应用。但对于本专业技术人员来说，显然，除了已说明的之外还可能有许多更改而不背离本发明的概念。因此本发明的主题事项仅受所附权利要求书的精神所限制。而且，在解释说明书和权利要求书时，所有术语应以与本文相一致的可能的最广义的方式来解释。特别是，术语“包括”和“包含”应解释为非独占方式的元素、元件或步骤，表示所提到的元素、元件或步骤可与没有明确提到的其它元素、元件或步骤一起共存、使用或组合。
表1
旋涂介电物质 电气K            机械              热
模量(GPa) 硬度(GPa) Tg ％重量损失/hr
旋涂玻璃SOG 3.0 5.68 0.35 NA
NANOGLASSE NGE 2.2 6.06 0.90 NA ＜1％
HOSP 2.6 3.90 0.40 NA ＜1％
FLARE 2.9 5.98 0.36 400℃ ＜1％
GX-3 2.6 6.40 0.65 ＞475℃ ＜1％
有机无机测量方法                    MS电容                         纳米刻痕               弯曲应力计          等温
                                                                              RT到475℃           TGA
                                                                              Cydes 2&3           @425℃
表2
GX-3介电薄膜特性
薄膜特性 GX-3实验 GX-3P实验 低K薄膜要求
固化条件(在N2中炉子固化) 400℃/60分钟 300-400℃/60分钟400-425℃/30分钟
厚度(μm) 0.1，0.4，0.6，1.01.6 0.3，0.6 0.2-1.5
N烘干(@633nm) 1.665 1.59-1.61
N烘干(@633nm) 1.60 1.39-1.53
K(@1MHz)烘干前烘干后 2.752.68 2.32 1.90
TG(2循环：RT-475℃)第一循环第二循环 400＞475 ＞400
Emod 6.40GPa(1.6μm)7.12GPa(1.0μm)8.76GPa(0.6μm) ＞6GPa
硬度 0.65GPa(1.6μm)0.72GPa(1.0μm)0.83GPa(0.6μm) TBD
ITGA(％损失@425℃) 1.95 ＜1％重量损失未除气
表3
   FLARE   GX-3   GX-3P   HOSP   NG E
材料类型-基构架   有机/固体   有机/固体   有机/多孔   无机/固体   无机/多孔
电气特性
介电常数   2.85   2.6   2.3   2.5   2.2
击穿电压MV/cm   ＞2   ＞2   TBD   ＞2   ＞2
热特性
收缩，％，400℃/10小时   1.24   1   1   无明显变化   ＜1
收缩，％，425℃/10小时   4   2   2   无明显变化   2
ITGA，％重量损失@425℃，每小时   0.8   0.38   TBD   ＜1.0   ＜1.0
机械特性
Tg，℃   400   ＞450   TBD   无Tg   无Tg
模量，GPa   4.8-5.1   6.3-7.1   6.3(0.4μm)   3.4-4.4   5.8-6.2
硬度，GPa   0.35-0.4   0.79-0.84   0.50(0.4μm)   0.37-0.43   0.7-0.9
固化后薄膜中的残余应力(MPa)   40   40
柱拉力强度，kpsi   ＞11   11   11
带试验   通过   通过   通过   通过   通过
其它特性
折射率(633nm)   1.675   1.627   1.39-1.53   1.36   1.265
与溶剂的兼容   可以   可以   可以   可以   可以

Claims (31)

1.一种低介电常数分层元件，它包括：
表面；
至少一个结合到所述表面的旋涂的介质层；
至少一个结合到所述至少一个旋涂的介质层的旋涂的低介电常数层。
2.如权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的低介电常数层包括至少一个旋涂的阻挡层。
3.如权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的低介电常数层包括至少一个旋涂的覆盖层。
4.如权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的低介电常数层包括两层或两个以上的层。
5.如权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层具有小于3.0的介电常数。
6.如权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层具有小于2.5的介电常数。
7.如权利要求1所述的低介电常数分层元件，其特征在于：所述分层材料具有小于3.0的有效介电常数。
8.如权利要求1所述的低介电常数分层元件，其特征在于：所述分层材料具有小于2.5的有效介电常数。
9.如权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层包括至少一种有机化合物。
10.如权利要求9所述的低介电常数分层元件，其特征在于：所述至少一种有机化合物包括笼形基化合物。
11.如权利要求10所述的低介电常数分层元件，其特征在于：所述笼形基化合物包括金刚烷二甲基分子。
12.如权利要求9所述的低介电常数分层元件，其特征在于：所述至少一种有机化合物包括聚合物基化合物。
13.如权利要求12所述的低介电常数分层元件，其特征在于：所述聚合物基化合物包括聚亚芳基醚。
14.如权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层包括至少一种无机化合物。
15.如权利要求14所述的低介电常数分层元件，其特征在于：所述至少一种无机化合物包括至少一个硅原子。
16.如权利要求14所述的低介电常数分层元件，其特征在于：所述至少一种无机化合物包括有机硅氧烷化合物。
17.如权利要求14所述的低介电常数分层元件，其特征在于：所述至少一种无机化合物包括氢化硅氧烷化合物。
18.权利要求1所述的低介电常数分层元件，其特征在于：所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层包括多个空隙。
19.如权利要求1所述的低介电常数分层元件，其特征在于还包括至少一层补充材料层。
20.如权利要求19所述的低介电常数分层元件，其特征在于：所述至少一层补充材料层包括金属扩散层。
21.如权利要求19所述的低介电常数分层元件，其特征在于：所述至少一层补充材料层包括金属层。
22.如权利要求19所述的低介电常数分层元件，其特征在于：所述至少一层补充材料层包括粘合增进层。
23.一种形成低介电常数分层元件的方法，所述方法包括：
提供表面；
将介质材料旋涂到所述表面上；
固化所述介质材料，形成介质层；
将低介电常数材料旋涂到所述介质层上；以及
固化所述低介电常数材料，形成低介电常数层。
24.如权利要求23所述的方法，其特征在于：所述介质材料和所述低介电常数材料具有小于3.0的介电常数。
25.如权利要求23所述的方法，其特征在于：所述介质材料和所述低介电常数材料具有小于2.5的介电常数。
26.一种形成低介电常数分层元件的方法，所述方法包括：
提供表面；
将介质材料旋涂到所述表面上；
将低介电常数材料旋涂到所述介质层上，以便形成分层堆栈；以及
固化所述分层堆栈，以便形成低介电常数分层元件。
27.如权利要求23所述的方法，其特征在于：固化所述介质材料和固化所述低介电常数材料的步骤包括使用持续的固化源。
28.如权利要求27所述的方法，其特征在于：所述持续的固化源包括热源。
29.如权利要求23所述的方法，其特征在于：固化所述介质材料和固化所述低介电常数材料的步骤包括形成多个空隙。
30.一种利用权利要求23的方法生产的分层元件。
31.一种利用权利要求26的方法生产的分层元件。
CNA028082486A 2001-04-16 2002-04-16 分层堆栈及其生产方法 Pending CN1503704A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28427101P 2001-04-16 2001-04-16
US60/284,271 2001-04-16
US29486401P 2001-05-30 2001-05-30
US60/294,864 2001-05-30

Publications (1)

Publication Number Publication Date
CN1503704A true CN1503704A (zh) 2004-06-09

Family

ID=26962519

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028082486A Pending CN1503704A (zh) 2001-04-16 2002-04-16 分层堆栈及其生产方法

Country Status (6)

Country Link
EP (1) EP1379340A1 (zh)
JP (1) JP2004536691A (zh)
KR (1) KR20040005920A (zh)
CN (1) CN1503704A (zh)
CA (1) CA2442030A1 (zh)
WO (1) WO2002083327A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101816068B (zh) * 2007-08-08 2012-06-13 揖斐电株式会社 Ic装载用基板及其制造方法
CN108573914A (zh) * 2017-03-13 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100738A (ja) 2001-09-25 2003-04-04 Jsr Corp 積層体、積層体の形成方法、絶縁膜ならびに半導体用基板
DE60217247T2 (de) 2001-09-28 2007-10-04 Jsr Corp. Gestapelte Schicht, isolierender Film und Substrate für Halbleiter
EP1493182B1 (en) 2002-04-02 2013-01-23 Dow Global Technologies LLC Tri-layer masking architecture for patterning dual damascene interconnects
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US7071539B2 (en) 2003-07-28 2006-07-04 International Business Machines Corporation Chemical planarization performance for copper/low-k interconnect structures
JP5663160B2 (ja) * 2009-09-28 2015-02-04 東京応化工業株式会社 表面処理剤及び表面処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855910A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 半導体装置の製造方法
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101816068B (zh) * 2007-08-08 2012-06-13 揖斐电株式会社 Ic装载用基板及其制造方法
CN108573914A (zh) * 2017-03-13 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN108573914B (zh) * 2017-03-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法

Also Published As

Publication number Publication date
JP2004536691A (ja) 2004-12-09
CA2442030A1 (en) 2002-10-24
EP1379340A1 (en) 2004-01-14
KR20040005920A (ko) 2004-01-16
WO2002083327A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
EP2272068B1 (en) Low-k dielectrics obtainable by twin polymerization
CN1309074C (zh) 衬底上的电互连结构及其制作方法
Zhao et al. Review of polymer materials with low dielectric constant
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
CN1742363B (zh) 受损电介质材料和电介质膜的修复和恢复
JP4081115B2 (ja) 賦型硬化体の製造方法、基板用材料及び基板用フィルム
JP2003517713A (ja) 多孔質絶縁化合物およびその製法
CN1855501A (zh) 利用有机－无机复合介孔材料的非易失性纳米沟道存储器件
TWI630641B (zh) Film-like wafer molding material, stamped wafer, and semiconductor device
CN101779280B (zh) 多层互连的波纹界面
EP1867687B1 (en) Precursor composition for porous membrane and process for preparation thereof, porous membrane and process for production thereof, and semiconductor device
US6812551B2 (en) Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
CN1503704A (zh) 分层堆栈及其生产方法
US20040137153A1 (en) Layered stacks and methods of production thereof
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
TWI265576B (en) Microelectronic packages including nanocomposite dielectric build-up materials and nanocomposite solder resist
TWI262204B (en) Resin composition having high dielectric constant and uses thereof
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
CN1555575A (zh) 层状介电纳孔材料及其制备这种材料的方法
CN100379801C (zh) 笼型多聚物制孔超低介电氧化硅薄膜及其制备方法
Domanti et al. Improvements of inorganic-organic hybrid polymers as dielectric and passivation material
KR20050083634A (ko) 나노다공성 재료 및 이의 제조 방법
JPH04252230A (ja) 有機燐珪素重合体およびそれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication