CN101816068B - Ic装载用基板及其制造方法 - Google Patents

Ic装载用基板及其制造方法 Download PDF

Info

Publication number
CN101816068B
CN101816068B CN2008801022759A CN200880102275A CN101816068B CN 101816068 B CN101816068 B CN 101816068B CN 2008801022759 A CN2008801022759 A CN 2008801022759A CN 200880102275 A CN200880102275 A CN 200880102275A CN 101816068 B CN101816068 B CN 101816068B
Authority
CN
China
Prior art keywords
mentioned
hole
heat expansion
substrate
low heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801022759A
Other languages
English (en)
Other versions
CN101816068A (zh
Inventor
田中宏德
河野秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101816068A publication Critical patent/CN101816068A/zh
Application granted granted Critical
Publication of CN101816068B publication Critical patent/CN101816068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种内置有无机基板的、电阻较低的基板装载布线板。在多层积层布线板(100)上隔着低弹性树脂层(60)而设置硅基板(62)，在该硅基板(62)上设置有积层布线层(16、26)。多层积层布线板(100)的安装用导体焊盘(36b)与积层布线层(16、26)通过形成在硅基板(62)的贯通孔(64)内的通孔导体(74)相连接。不使用焊锡而是由该通孔导体(74)进行使硅基板(62)介于安装用导体焊盘(36b)与积层布线层(16、26)之间的连接，因此内部布线的电阻较低。

Description

IC装载用基板及其制造方法
技术领域
本发明涉及一种能够应用于装载有IC芯片的封装基板的IC装载用基板。
背景技术
以往，将IC芯片和封装基板夹着中介层进行连接。中介层通过焊锡凸块连接到封装基板的最外层的焊盘。专利文献1公开了通过焊锡凸块将四层布线中介层安装到粗间距封装基板的焊盘上的半导体集成电路装置。
专利文献1：日本特开2001-102479号公报
发明内容
发明要解决的问题
然而，在以往技术中，利用由高电阻的焊锡构成的焊锡凸块来连接中介层与封装基板，因此在装载于该中介层的IC芯片瞬间消耗较大功率大电力时，焊锡凸块的电压下降量较大，难以保持固定范围的电压值，从而因电压下降而导致IC芯片进行错误动作。
并且，在将中介层安装到封装基板时，需要进行以下繁杂的作业：对中介层侧的焊锡凸块与封装基板的连接焊盘之间进行位置对准，进行回流焊，填充填底胶等。
本发明是为了解决上述问题而完成的，其目的在于提供一种内置有无机基板的、电阻较小的IC装载用基板。
用于解决问题的方案
为了达到上述目的，第一发明的IC装载用基板的技术特征在于，具备：印刷电路板100，其具有第一积层层37，该第一积层层37是由具有第一导体电路35的导体层和树脂绝缘层34交替层叠而形成；低弹性树脂层60，其形成于该印刷电路板100的一面侧中的位于上述第一积层层37的最外层的导体层35上以及树脂绝缘层34上；低热膨胀性基板62，其形成在该低弹性树脂层60上且由陶瓷或者硅构成；通孔导体74，其贯通该低热膨胀性基板62以及上述低弹性树脂层60；以及第二导体电路75，其形成于上述低热膨胀性基板62的一面侧，其中，上述通孔导体74电连接位于上述第一积层层37中的最外层的导体层35与上述低热膨胀性基板62上的第二导体电路75。
另外，第十发明的IC装载用基板的制造方法的技术特征在于包括以下a至f的工序：
a的工序，将低热膨胀性基板隔着低弹性树脂层层叠到在最外层具有安装用导体焊盘的印刷电路板上；b的工序，穿设第一贯通孔，该第一贯通孔为贯通上述低热膨胀性基板以及上述低弹性树脂层而到达上述安装用导体焊盘的贯通孔；c的工序，对上述贯通孔内填充绝缘层；d的工序，穿设第二贯通孔，该第二贯通孔为贯通上述贯通孔内的绝缘层而到达上述安装用导体焊盘的贯通孔；e的工序，通过在上述第二贯通孔内设置镀层来形成通孔导体；以及f的工序，在上述低热膨胀性基板上形成积层布线层。
发明的效果
关于第一发明的IC装载用基板，在印刷电路板的第一积层层上隔着低弹性树脂层设置有低热膨胀性基板，在该低热膨胀性基板上设置有第二导体电路。印刷电路板的导体焊盘与第二导体电路通过形成在低热膨胀性基板的贯通孔内的通孔导体相连接。不使用焊锡而是通过该通孔导体来进行使低热膨胀性基板介于上述导体焊盘与上述第二导体电路之间的连接，因此内部布线的电阻较低。因此，能够顺利地对所装载的IC芯片提供电力，即使在IC芯片瞬间消耗大功率时，IC装载用基板的电压下降量也较小，能够保持固定范围的电压值，从而能够防止IC芯片进行错误动作。另外，由于不使用焊锡，因此不需要进行用于回流焊的位置对准、回流焊、填充填底胶等复杂的作业，从而能够使制造变得简单。并且，使用陶瓷或者硅的低热膨胀性基板，因此例如在该低热膨胀性基板上形成薄膜电容器的情况下，平滑且容易形成电介质，因此能够提高成品率。并且，关于薄膜电容器，能够在通过烧制形成在低热膨胀性基板上之后安装到印刷电路板，因此仅将烧制后的合格品安装到印刷电路板，由此能够与电容器的成品率无关地制造IC装载用基板。并且，在印刷电路板的最外层，隔着低弹性树脂层来安装低热膨胀性基板，因此由该低弹性树脂层吸收因印刷电路板的热膨胀系数和低热膨胀性基板的热膨胀系数不同而产生的应力，能够防止内部产生断线等。
关于第二发明的IC装载用基板，在印刷电路板的第一积层层上隔着低弹性树脂层而设置低热膨胀性基板，在该低热膨胀性基板上设置第二积层布线层。印刷电路板的第一积层层的导体焊盘与第二积层布线层通过形成在低热膨胀性基板的贯通孔内的通孔导体相连接。不使用焊锡而是通过该通孔导体来进行使低热膨胀性基板介于上述导体焊盘与上述第二积层布线层之间的连接，因此内部布线的电阻较低。因此，能够顺利地对所装载的IC芯片提供电力，即使在IC芯片瞬间消耗大功率时，IC装载用基板的电压下降量也较小，能够保持固定范围的电压值，从而能够防止IC芯片进行错误动作。另外，在陶瓷或者硅的平滑的低热膨胀性基板上设置有第二积层布线层，因此能够以细间距形成通孔导体、布线层(电路布线)。
在第三发明中，位于第二积层层中的最外层的IC芯片连接用的导体层(焊盘)的间距比通孔导体的间距窄。因此，能够扇出细间距的IC芯片的端子，并连接到较大间距宽度的子板等基板。
在第四发明的IC装载用基板中，位于第二积层层中的最内层的导体层的间距与通孔导体的间距大致相同，因此能够以固定面积最高效率地配置通孔导体。
在第五发明的IC装载用基板中，低热膨胀性基板的通孔导体的直径小于低热膨胀性基板的第二导体电路中的导体焊盘的直径，因此通过缩小贯通孔的口径能够防止在较薄的低热膨胀性基板上产生裂纹。
在第六发明的IC装载用基板中，低热膨胀性基板由硅构成，因此即使减薄低热膨胀性基板也能够保持强度，通过减小IC装载用基板的厚度能够缩短内部布线的长度。
在第七发明的IC装载用基板中，低弹性树脂层由选自环氧树脂、酚醛树脂、包含交联橡胶颗粒和固化催化剂的树脂组合剂所组成的组中的至少一种构成，因此能够容易地将低弹性树脂层的CTE调整为50ppm以下。
第八发明的IC装载用基板的低弹性树脂层在30℃条件下的杨氏模量为10MPa～1GPa，因此由该低弹性树脂层吸收因印刷电路板的热膨胀系数和低热膨胀性基板的热膨胀系数不同而产生的应力，能够防止内部产生断线等。
在第九发明的IC装载用基板中，在低热膨胀性基板上设置有L、C、R、VRM等无源元件中的至少一个。能够在通过烧制形成在低热膨胀性基板上之后安装到印刷电路板，因此仅将烧制后的合格品安装到印刷电路板，由此能够与无源元件的成品率无关地制造IC装载用基板。
在第十发明的IC装载用基板中，穿设第一贯通孔，该第一贯通孔为贯通低热膨胀性基板以及低弹性树脂层而到达印刷电路板的安装用导体焊盘的贯通孔。对贯通孔内填充绝缘层，并穿设第二贯通孔，该第二贯通孔为贯通贯通孔内的绝缘层而到达安装用导体焊盘的贯通孔。并且，通过在第二贯通孔内设置镀层来形成通孔导体。因此，能够通过形成在低热膨胀性基板的贯通孔内的通孔导体来连接印刷电路板的安装用导体焊盘与积层布线层。
附图说明
图1是表示本发明的第一实施方式的IC装载用基板的制造方法的工序图。
图2是表示第一实施方式的IC装载用基板的制造方法的工序图。
图3是表示第一实施方式的IC装载用基板的制造方法的工序图。
图4是表示第一实施方式的IC装载用基板的制造方法的工序图。
图5是表示第一实施方式的IC装载用基板的制造方法的工序图。
图6是表示第一实施方式的IC装载用基板的制造方法的工序图。
图7是表示第一实施方式的IC装载用基板的制造方法的工序图。
图8是第一实施方式所涉及的IC装载用基板的截面图。
图9是表示IC芯片载置在图8所示的IC装载用基板上的状态的截面图。
图10是第一实施方式的改变例所涉及的IC装载用基板的截面图。
图11是第二实施方式所涉及的IC装载用基板的截面图。
图12是第三实施方式所涉及的IC装载用基板的截面图。
图13是表示本发明的第四实施方式的IC装载用基板的制造方法的工序图。
图14是表示本发明的第五实施方式的IC装载用基板的制造方法的工序图。
图15是表示第五实施方式的IC装载用基板的制造方法的工序图。
附图标记说明
10：IC装载用基板；12：层间树脂绝缘层；16：通路孔导体；18：导体电路；22：层间树脂绝缘层；26：通路孔导体；28：导体电路；30：芯基板；36：通孔；36b：安装用导体焊盘；60：低弹性树脂层；62：硅基板；62a：通孔；64：贯通孔；63：绝缘膜；66：绝缘层；74：通孔导体。
具体实施方式
[第一实施方式]
下面，参照图1至图9来对本发明的第一实施方式所涉及的IC装载用基板进行说明。
图1的(A)示出构成IC装载用基板的多层积层布线板100的截面。图8示出IC装载用基板10的截面图，图9示出IC芯片90安装在图8所示的IC装载用基板10而被载置在子板96的状态。如图8所示，在IC装载用基板10中，在图1的(A)所示的多层积层布线板100的第一积层层37上隔着低弹性树脂层60而设置有硅基板62，并且，在硅基板62上设置有具有导体电路18的层间树脂绝缘层12，在该层间树脂绝缘层12上设置有具备导体电路28的层间树脂绝缘层22。层间树脂绝缘层12经由通路孔导体16被连接，层间树脂绝缘层22经由通路孔导体26被连接。由具有通路孔16以及导体电路18的层间树脂绝缘层12和具备通路孔26以及导体电路28的层间树脂绝缘层22构成第二积层层20。在层间树脂绝缘层22的上层例如设置有阻焊层76，从阻焊层76的开口76a露出的导体电路28以及通路孔导体26构成用于装载IC芯片90的焊盘。
如图1的(A)所示，关于多层积层布线板100，在由玻璃环氧树脂或者BT(双马来酰亚胺三嗪)树脂构成并且具备芯材的芯基板30的表面和背面设置有层间树脂绝缘层34、34，形成有贯通芯基板30和层间树脂绝缘层34的通孔36。在芯基板30的表面形成有导体电路32。通孔36的内部例如被树脂36a所填充，在两端部形成有连接盘36b，上面侧的连接盘构成安装用导体焊盘36b。在层间树脂绝缘层34上，与安装用导体焊盘36b一起形成有第一导体电路35。上面侧的层间树脂绝缘层34、安装用导体焊盘36b以及第一导体电路35构成第一积层层37。在下面侧的层间树脂绝缘层34的外层设置有具备导体电路42和通路孔40的层间树脂绝缘层38，在该层间树脂绝缘层38的外层设置有具备导体电路50和通路孔48的层间树脂绝缘层52。在层间树脂绝缘层52的外层例如设置有阻焊层58，从该阻焊层58的开口58a露出的导体电路50和通路孔48构成用于连接到子板96的焊盘。
如图9所示，IC装载用基板10的上面侧的焊锡凸块82被连接到IC芯片90的焊盘92。另一方面，下面侧的焊锡凸块84被连接到子板96的焊盘98。
如图8所示，第一实施方式的IC装载用基板10如下这样形成：在多层积层布线板100的第一积层层37上隔着低弹性树脂层60设置硅基板62，在该硅基板62上设置第二积层层20。多层积层布线板100的安装用导体焊盘36b以及第一导体电路35与第二积层层20通过形成在硅基板62的贯通孔64内的通孔导体74相连接。不使用焊锡而是通过该通孔导体74来进行硅基板62的连接，因此内部布线的电阻较低。因此，能够顺利地对所装载的IC芯片90提供电力，即使在IC芯片90瞬间消耗大功率时，IC装载用基板10的电压下降量也较小，能够保持固定范围的电压值，从而能够防止IC芯片90进行错误动作。另外，由于不使用焊锡，因此不需要用于进行回流焊的位置对准、回流焊、填充填底胶等复杂的作业，从而能够使制造工序变得简单。另外，在平滑的硅基板62上设置第二积层层20，因此能够以细间距形成通路孔导体16、26、布线层(电路布线)18、28。并且，在多层积层布线板100的最外层隔着低弹性树脂层60来安装硅基板62，因此由该低弹性树脂层60吸收因多层积层布线板100(芯基板30)的热膨胀系数和硅基板62的热膨胀系数不同而产生的应力，能够防止内部产生断线等。
在第一实施方式的IC装载用基板10中，使用由硅构成的硅基板62，因此即使减薄硅基板62也能够保持强度，通过减小IC装载用基板10的厚度能够缩短内部布线的长度。另外，能够提高散热性。
在第一实施方式的IC装载用基板10中，在硅基板62的贯通孔64和设置于该贯通孔64的通孔导体74之间设置有绝缘层66，因此能够防止电流向作为半导体的硅基板62侧流动。另外，利用该绝缘层66能够减少因硅基板62和通孔导体74之间的热膨胀率差而产生的应力。
如图9所示，在第一实施方式的IC装载用基板10中，位于第二积层层20中的最外层的IC芯片连接用的导体层(焊盘)的间距P3比通孔导体74的间距P1窄。因此，能够扇出细间距的IC芯片90的焊盘92，并连接到较大间距宽度的子板96的焊盘98。
如图9所示，在第一实施方式的IC装载用基板10中，硅基板62的通孔导体74的间距P1和多层积层布线板100的安装用导体焊盘36b的间距P2相同，因此能够以固定面积最高效率地配置通孔导体74。
在第一实施方式的IC装载用基板10中，硅基板62的通孔导体74的直径D1小于多层积层布线板100的安装用导体焊盘36b的直径D2。因此通过缩小贯通孔64的口径D3，能够防止在较薄硅基板62上产生裂纹。另外，可确保通孔导体74和焊盘36b之间较高的连接性。
在第一实施方式的IC装载用基板10中，低弹性树脂层60由选自环氧树脂、酚醛树脂、包含交联橡胶颗粒和固化催化剂(改性胺、多官能酚、咪唑、硫醇、酸酐)的树脂组合剂所组成的组中的至少一种构成。因此能够容易地将低弹性树脂层60的CTE调整为50ppm以下(优选10ppm以上)，由该低弹性树脂层60吸收因多层积层布线板100(芯基板30)的热膨胀系数和硅基板62的热膨胀系数不同而产生的应力，能够防止内部产生断线等。
在第一实施方式的IC装载用基板10中，将低弹性树脂层60在30℃条件下的杨氏模量设定为10MPa～1GPa。由此，由该低弹性树脂层60吸收因印刷电路板100的热膨胀系数和低热膨胀性基板62的热膨胀系数不同而产生的应力，能够防止内部产生断线等。
接着，参照图1至图7来说明参照图8说明的上述IC装载用基板10的制造方法。
(1)在如图1的(A)所示的多层积层布线板100上隔着低弹性树脂层60粘贴硅基板62(图1的(B))，其中，上述多层积层布线板100在上面侧的最外层具备由安装用导体焊盘(通孔连接盘)36b以及第一导体电路35构成的第一积层层37。之后，还能够进行研磨来使硅基板62的表面平滑。由此，容易形成积层层。
(2)利用激光，在硅基板62以及低弹性树脂层60穿设到达安装用导体焊盘36b的开口64(图1的(C))。
(3)在开口64内以及硅基板62的表面形成由树脂构成的绝缘层66(图2的(A))。
(4)利用激光，在开口64内的绝缘层66形成到达安装用导体焊盘36b的开口68(图2的(B))。
(5)通过无电解镀来在硅基板62表面以及开口68内的绝缘层66上形成无电解镀膜70(图2的(C))。
(6)隔着无电解镀膜70实施电解镀，将电解镀膜72填充到开口68内(图3的(A))。
(7)形成规定图案的防蚀涂层(图3的(B))。
(8)在防蚀涂层73的非形成部中，通过蚀刻来去除电解镀膜72以及无电解镀膜70之后，剥离防蚀涂层73。由此，形成在硅基板62的上下得到导通的通孔导体74以及硅基板62上的第二导体电路75(图4的(A))。
(9)在硅基板62的绝缘层66上形成层间树脂绝缘层12(图4的(B))。
(10)利用激光，在层间树脂绝缘层12上穿设到达通孔导体74的开口12a(图5的(A))。
(11)通过无电解镀，在层间树脂绝缘层12表面以及开口12a内形成无电解镀膜14(图5的(B))。
(12)形成规定图案的抗镀层17(图6的(A))。
(13)隔着无电解镀膜14实施电解镀，在抗镀层17的非形成部形成电解镀膜15，通过电解镀膜15来填充该开口12a(图6的(B))。
(14)剥离抗镀层17，通过光蚀刻来去除抗镀层17下的无电解镀膜14。由此，形成贯通层间树脂绝缘层12的通路孔导体16和导体电路18(图7的(A))。
(15)反复进行上述(3)至(14)的工序，在层间树脂绝缘层12上形成具备通路孔导体26和导体电路28的层间树脂绝缘层22，从而完成由层间树脂绝缘层12和层间树脂绝缘层22构成的第二积层层20(图7的(B))。
(16)在层间树脂绝缘层22上形成具备开口76a的阻焊层76，从而制造IC装载用基板10(图8)。
将IC芯片90载置到IC装载用基板10并进行回流焊，由此IC芯片90的焊盘92与印刷布线板的连接焊盘通过焊锡凸块82相连接。之后，通过焊锡凸块84安装到子板96的焊盘98(图9)。
[第一实施方式的改变例]
图10是第一实施方式的改变例所涉及的IC装载用基板10的截面图。
在第一实施方式的改变例中，在IC装载用基板10的硅基板62上设置有通过烧制而形成的薄膜电容器110。该薄膜电容器110是在电极膜112、114之间配置由陶瓷构成的高电介质常数的电介体膜116而形成。
在第一实施方式的改变例中，薄膜电容器110在通过烧制形成在硅基板62上之后被安装到多层积层布线板100。因此，仅将烧制后的合格品安装到多层积层布线板100，由此能够与电容器的成品率无关地制造IC装载用基板。并且，在硅基板62上形成薄膜电容器的情况下，硅基板62平滑且容易形成电介质，因此能够提高成品率。此外，在第一实施方式的改变例中，在硅基板62上设置了电容器，但是除此以外，或者还能够与电容器一起设置L、R、VRM(电压调节模块)等无源元件。
[第二实施方式]
图11是第二实施方式的IC装载用基板10的截面图。
在上述第一实施方式中，在硅基板62上形成积层布线层12、14、16、22、24、26。与此相对，在第二实施方式中，不设置积层布线层，而是构成为将IC芯片直接连接于通孔导体74。
[第三实施方式]
图12是第三实施方式的IC装载用基板10的截面图。
在上述第一、第二实施方式中，通孔36形成为贯通芯基板30和层间树脂绝缘层34。与此相对，在第三实施方式中，通孔36贯通芯基板30，在该芯基板30上形成连接盘(安装用导体焊盘)36b，硅基板62的通孔导体74与该连接盘36b相连接。
[第四实施方式]
接着，参照图13说明本发明的第四实施方式所涉及的IC装载用基板的制造方法。在第一至第三实施方式中，将硅基板62粘贴到低弹性树脂层60之后穿设贯通孔64。与此相对，在第四实施方式中，在如图13的(A)所示的多层积层布线板100上粘贴预先形成有通孔62a的硅基板62(图13的(B))，利用激光，经由该通孔62a在低弹性树脂层60穿设贯通孔64(图13的(C))。以后的工序与第一实施方式相同，因此省略其说明。第四实施方式具有加工容易这种优点。
[第五实施方式]
参照图14以及图15来说明本发明的第五实施方式所涉及的IC装载用基板的制造方法。
在第五实施方式中，在图14的(A)所示的具备通孔62a的硅基板62上形成绝缘膜63(图14的(B))。例如在大约1000℃条件下对硅基板62实施热氧化处理来形成该绝缘膜63。代替热氧化处理，还能够通过CVD来形成绝缘膜。
将具备通孔62a且形成了绝缘膜63的硅基板62粘贴到多层积层布线板100(图14的(C))，利用激光，经由该通孔62a在低弹性树脂层60穿设贯通孔64(图15的(A))。之后，参照图2的(C)以及图3的(A)，与上述第一实施方式同样地，通过无电解镀来在硅基板62表面以及贯通孔64上形成无电解镀膜70，隔着无电解镀膜70实施电解镀，将电解镀膜72填充到贯通孔64内(图15的(B))。以后的工序与第一实施方式相同，因此省略其说明。第五实施方式具有加工容易这种优点。
产业上的可利用性
在上述实施方式中，使用硅基板作为低热膨胀性基板，但是除了硅以外，还能够使用氮化硅、碳化硅、氮化铝、多铝红柱石等各种陶瓷材料的低热膨胀性基板。

Claims (10)

1.一种IC装载用基板，具备：
印刷电路板，其具有第一积层层，该第一积层层是由具有第一导体电路的导体层和树脂绝缘层交替层叠而形成；
低弹性树脂层，其形成于该印刷电路板的一面侧中的位于上述第一积层层中的最外层的导体层上以及树脂绝缘层上；
低热膨胀性基板，其形成在该低弹性树脂层上且由陶瓷或者硅构成；
通孔导体，其贯通上述低热膨胀性基板以及上述低弹性树脂层；以及
第二导体电路，其形成于上述低热膨胀性基板的一面侧，
其中，上述通孔导体电连接位于上述第一积层层中的最外层的导体层与上述低热膨胀性基板上的第二导体电路；
其中，上述低弹性树脂层由选自环氧树脂、酚醛树脂、包含交联橡胶颗粒和固化催化剂的树脂组合剂所组成的组中的至少一种构成，或者上述低弹性树脂层在30℃条件下的杨氏模量为10MPa～1GPa。
2.根据权利要求1所述的IC装载用基板，其特征在于，
在上述低热膨胀性基板上以及该低热膨胀性基板上的一侧面的第二导体电路上形成有第二积层层，该第二积层层是由具有第三导体电路的导体层和层间树脂绝缘层交替层叠而形成。
3.根据权利要求2所述的IC装载用基板，其特征在于，
位于上述第二积层层中的最外层的导体层的间距比上述通孔导体的间距窄。
4.根据权利要求2或3所述的IC装载用基板，其特征在于，
位于上述第二积层层中的最内层的导体层的间距与上述通孔导体的间距大致相同。
5.根据权利要求1至3中的任一项所述的IC装载用基板，其特征在于，
上述低热膨胀性基板的通孔导体的直径小于上述低热膨胀性基板的第二导体电路中的导体焊盘的直径。
6.根据权利要求1所述的IC装载用基板，其特征在于，
上述低热膨胀性基板由硅构成。
7.根据权利要求1至3、6中的任一项所述的IC装载用基板，其特征在于，
在上述低热膨胀性基板上设置有电感器L、电容器C、电阻器R、电压调节模块VRM中的至少一个。
8.一种IC装载用基板的制造方法，包括以下a至f的工序：
a的工序，将低热膨胀性基板隔着低弹性树脂层层叠到在最外层具有安装用导体焊盘的印刷电路板上；
b的工序，穿设第一贯通孔，该第一贯通孔为贯通上述低热膨胀性基板以及上述低弹性树脂层而到达上述安装用导体焊盘的贯通孔；
c的工序，对上述贯通孔内填充绝缘层；
d的工序，穿设第二贯通孔，该第二贯通孔为贯通上述贯通孔内的绝缘层而到达上述安装用导体焊盘的贯通孔；
e的工序，通过在上述第二贯通孔内设置镀层来形成通孔导体；以及
f的工序，在上述低热膨胀性基板上形成积层布线层；
其中，上述低弹性树脂层由选自环氧树脂、酚醛树脂、包含交联橡胶颗粒和固化催化剂的树脂组合剂所组成的组中的至少一种构成，或者上述低弹性树脂层在30℃条件下的杨氏模量为10MPa～1GPa。
9.一种IC装载用基板的制造方法，包括以下a至f的工序：
a的工序，将具有通孔的低热膨胀性基板隔着低弹性树脂层层叠到在最外层具有安装用导体焊盘的印刷电路板上；
b的工序，穿设第一贯通孔，该第一贯通孔为经由上述低热膨胀性基板的通孔而贯通上述低弹性树脂层并到达上述安装用导体焊盘的贯通孔；
c的工序，对上述贯通孔内填充绝缘层；
d的工序，穿设第二贯通孔，该第二贯通孔为贯通上述贯通孔内的绝缘层而到达上述安装用导体焊盘的贯通孔；
e的工序，通过在上述第二贯通孔内设置镀层来形成通孔导体；以及
f的工序，在上述低热膨胀性基板上形成积层布线层；
其中，上述低弹性树脂层由选自环氧树脂、酚醛树脂、包含交联橡胶颗粒和固化催化剂的树脂组合剂所组成的组中的至少一种构成，或者上述低弹性树脂层在30℃条件下的杨氏模量为10MPa～1GPa。
10.一种IC装载用基板的制造方法，包括以下a至d的工序：
a的工序，将具有通孔且在表面形成有绝缘膜的低热膨胀性基板隔着低弹性树脂层层叠到在最外层具有安装用导体焊盘的印刷电路板上；
b的工序，穿设第一贯通孔，该第一贯通孔为经由上述低热膨胀性基板的通孔而贯通上述低弹性树脂层并到达上述安装用导体焊盘的贯通孔；
c的工序，通过在上述第一贯通孔内设置镀层来形成通孔导体；以及
d的工序，在上述低热膨胀性基板上形成积层布线层；
其中，上述低弹性树脂层由选自环氧树脂、酚醛树脂、包含交联橡胶颗粒和固化催化剂的树脂组合剂所组成的组中的至少一种构成，或者上述低弹性树脂层在30℃条件下的杨氏模量为10MPa～1GPa。
CN2008801022759A 2007-08-08 2008-08-05 Ic装载用基板及其制造方法 Active CN101816068B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US95467107P 2007-08-08 2007-08-08
US60/954,671 2007-08-08
US12/106,723 2008-04-21
US12/106,723 US8455766B2 (en) 2007-08-08 2008-04-21 Substrate with low-elasticity layer and low-thermal-expansion layer
PCT/JP2008/064049 WO2009020124A1 (ja) 2007-08-08 2008-08-05 Ｉｃ搭載用基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101816068A CN101816068A (zh) 2010-08-25
CN101816068B true CN101816068B (zh) 2012-06-13

Family

ID=40341356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801022759A Active CN101816068B (zh) 2007-08-08 2008-08-05 Ic装载用基板及其制造方法

Country Status (4)

Country Link
US (1) US8455766B2 (zh)
EP (1) EP2178116B1 (zh)
CN (1) CN101816068B (zh)
WO (1) WO2009020124A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877336B (zh) * 2009-04-30 2012-07-25 台湾积体电路制造股份有限公司 集成电路结构与形成集成电路结构的方法
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
JP5514559B2 (ja) * 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
US8643154B2 (en) * 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
FR2991108A1 (fr) 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
JP6162458B2 (ja) * 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11101186B2 (en) * 2018-03-16 2021-08-24 Advanced Semiconductor Engineering, Inc. Substrate structure having pad portions
US10827616B2 (en) * 2019-01-30 2020-11-03 Kyocera Corporation Mounting structure
TWI814582B (zh) * 2022-09-19 2023-09-01 大陸商芯愛科技（南京）有限公司 封裝基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503704A (zh) * 2001-04-16 2004-06-09 霍尼韦尔国际公司 分层堆栈及其生产方法
JP2005223226A (ja) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd 複合多層基板
CN1879459A (zh) * 2004-01-30 2006-12-13 揖斐电株式会社 多层印刷配线板及其制造方法
JP2007027337A (ja) * 2005-07-14 2007-02-01 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05147152A (ja) * 1991-11-28 1993-06-15 Shin Kobe Electric Mach Co Ltd 金属箔張り積層板
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
WO2000018202A1 (fr) * 1998-09-17 2000-03-30 Ibiden Co., Ltd. Tableau de connexions multicouche d'accumulation
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
JP2001036253A (ja) 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
JP2002289735A (ja) 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US20040137153A1 (en) * 2002-04-16 2004-07-15 Michael Thomas Layered stacks and methods of production thereof
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP2004356569A (ja) 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
TWI257832B (en) * 2003-06-24 2006-07-01 Ngk Spark Plug Co Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
US8021748B2 (en) * 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
WO2005074340A1 (ja) * 2004-01-30 2005-08-11 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
CN100367491C (zh) 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
KR20070086706A (ko) 2004-12-28 2007-08-27 니뽄 도쿠슈 도교 가부시키가이샤 배선 기판 및 배선 기판의 제조 방법
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503704A (zh) * 2001-04-16 2004-06-09 霍尼韦尔国际公司 分层堆栈及其生产方法
CN1879459A (zh) * 2004-01-30 2006-12-13 揖斐电株式会社 多层印刷配线板及其制造方法
JP2005223226A (ja) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd 複合多層基板
JP2007027337A (ja) * 2005-07-14 2007-02-01 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法

Also Published As

Publication number Publication date
EP2178116A1 (en) 2010-04-21
EP2178116A4 (en) 2011-05-04
WO2009020124A1 (ja) 2009-02-12
CN101816068A (zh) 2010-08-25
US20090038830A1 (en) 2009-02-12
EP2178116B1 (en) 2012-10-17
US8455766B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
CN101816068B (zh) Ic装载用基板及其制造方法
JP5195903B2 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
US6262477B1 (en) Ball grid array electronic package
US6985362B2 (en) Printed circuit board and electronic package using same
EP2693472B1 (en) Power semiconductor module and its method of manufacturing
JP4838068B2 (ja) 配線基板
JP5101240B2 (ja) 板状部品内蔵配線基板
US8971054B2 (en) Component assembly
EP2798675B1 (en) Method for a substrate core layer
US8716870B2 (en) Direct write interconnections and method of manufacturing thereof
US20090040727A1 (en) Circuit Carrier Structure with Improved Heat Dissipation
KR20010014873A (ko) 반도체소자의 실장방법
CN102629851A (zh) 振荡器
US6596620B2 (en) BGA substrate via structure
CN101331605A (zh) 电子部件内置模块和其制造方法
JPS63307768A (ja) 半導体搭載用多層回路板
KR100744930B1 (ko) Ｌｔｃｃ 모듈의 제조 방법
JP2000208675A (ja) 半導体装置およびその製造方法
JP4975655B2 (ja) 配線基板、半導体パッケージ
CN219592686U (zh) 应用于光源模组的复合基板及光源模组
CN201839524U (zh) 埋入片式器件的印刷电路板
CN103608915A (zh) 电路模块
CN102412241A (zh) 半导体芯片封装件及其制造方法
JP2005159133A (ja) 配線基板およびこれを用いた半導体装置
JP5260067B2 (ja) 配線基板、半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant