JPS63307768A - 半導体搭載用多層回路板 - Google Patents
半導体搭載用多層回路板Info
- Publication number
- JPS63307768A JPS63307768A JP62143564A JP14356487A JPS63307768A JP S63307768 A JPS63307768 A JP S63307768A JP 62143564 A JP62143564 A JP 62143564A JP 14356487 A JP14356487 A JP 14356487A JP S63307768 A JPS63307768 A JP S63307768A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- flip chip
- wiring pattern
- surface wiring
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 abstract description 10
- 239000004020 conductor Substances 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052802 copper Inorganic materials 0.000 abstract description 7
- 239000010949 copper Substances 0.000 abstract description 7
- 229920001721 polyimide Polymers 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、大型のフリフブチソプ搭載用の多層回路板に
関する。
関する。
（従来の技術）
コンピュータの演算高速化に伴ない、ＩＣチップの大型
化、発熱量増大傾向、信号引き出し端子の増大傾向など
ｒｃ実装に対する要求が厳しくなってきている。この中
で、フリップチップを用いたＣＣＢ法は、端子数の増大
傾向に対し、回路設計上は余裕を持って対応できるが、
これを搭載する多層回路板には、ｉ）チップとの熱膨張
係数の整合、１１）低誘電率、ｉｉｉ ）高放熱性、ｉ
ｖ）高耐熱性、Ｖ）低抵抗の導体などが同時に要求され
てきている。フリップチップを直接搭載する多層回路板
としてはセラミック多層回路板方式と電源・グランドを
内蔵したセラミック基板上にポリイミドなどの樹脂を絶
縁層にし、銅などの金属を導体として、多層の信号回路
を積み上げる方式のもとがある。
化、発熱量増大傾向、信号引き出し端子の増大傾向など
ｒｃ実装に対する要求が厳しくなってきている。この中
で、フリップチップを用いたＣＣＢ法は、端子数の増大
傾向に対し、回路設計上は余裕を持って対応できるが、
これを搭載する多層回路板には、ｉ）チップとの熱膨張
係数の整合、１１）低誘電率、ｉｉｉ ）高放熱性、ｉ
ｖ）高耐熱性、Ｖ）低抵抗の導体などが同時に要求され
てきている。フリップチップを直接搭載する多層回路板
としてはセラミック多層回路板方式と電源・グランドを
内蔵したセラミック基板上にポリイミドなどの樹脂を絶
縁層にし、銅などの金属を導体として、多層の信号回路
を積み上げる方式のもとがある。
（発明が解決しようとする問題点）
セラミック回路板では、上記のｉ）、ｉｉ）、１ｉ）、
をセラミックスだけで同時に満すことが困難である上、
Ｖ）に示すようなグリーンシート多層焼成用導体材料が
見い出されていない。
をセラミックスだけで同時に満すことが困難である上、
Ｖ）に示すようなグリーンシート多層焼成用導体材料が
見い出されていない。
また、セラミック基板とポリイミド樹脂基板とを組合せ
た方式では、低熱膨張ポリイミドを使うことで、１１１
）を除く全てを満足できる可能性がある。しかし、ポリ
イミドの低熱膨張化に伴なって、セラミック基板や銅導
体との密着力低下が問題となる。これは、ポリイミドを
低熱膨張化すると、銅導体との熱膨張係数差が大きくな
ると同時にポリイミドの弾性率が増大するためである。
た方式では、低熱膨張ポリイミドを使うことで、１１１
）を除く全てを満足できる可能性がある。しかし、ポリ
イミドの低熱膨張化に伴なって、セラミック基板や銅導
体との密着力低下が問題となる。これは、ポリイミドを
低熱膨張化すると、銅導体との熱膨張係数差が大きくな
ると同時にポリイミドの弾性率が増大するためである。
本発明は、前記のｉ）〜■）の全てを同時に満足する半
導体搭載用多層回路板を堤供するものである。
導体搭載用多層回路板を堤供するものである。
（問題点を解決するための手段）
第１図は、本発明の半導体搭載用多層回路板の一実施例
を示すものであり、ｌは半導体フリップチップ、２は半
田バンプ、３はフリップチップ端子接続用表面配線パタ
ーン、４は表面回路、５はフリップチップ端子接続用表
面配線パターン下方の金属柱、６は信号層の内層回路、
７は電源及びグランド、８は低熱膨張ポリイミド絶縁層
、９は窒化アルミニウム基板、１０はヒートシンクであ
る。
を示すものであり、ｌは半導体フリップチップ、２は半
田バンプ、３はフリップチップ端子接続用表面配線パタ
ーン、４は表面回路、５はフリップチップ端子接続用表
面配線パターン下方の金属柱、６は信号層の内層回路、
７は電源及びグランド、８は低熱膨張ポリイミド絶縁層
、９は窒化アルミニウム基板、１０はヒートシンクであ
る。
本発明の半導体搭載用多層回路板では、第１図に示すよ
うにポリイミド等の低誘電率絶縁Ｎ８を下から上まで突
き抜ける金属柱５を信号の引き出し兼放熱スタンドに使
用し、金属柱の一方端で半導体フリップチップを、他方
の端で高放熱、低熱膨張係数のセラミックス基板を接続
させ、信号はチップとセラミックス基板の間の低誘電材
料中の回路網に引き出すように構成される。
うにポリイミド等の低誘電率絶縁Ｎ８を下から上まで突
き抜ける金属柱５を信号の引き出し兼放熱スタンドに使
用し、金属柱の一方端で半導体フリップチップを、他方
の端で高放熱、低熱膨張係数のセラミックス基板を接続
させ、信号はチップとセラミックス基板の間の低誘電材
料中の回路網に引き出すように構成される。
セラミックス基板としては、窒化アルミニウム基板また
は炭化ケイ素基板が、信号層の有機質多層配線基板とし
ては銅・ポリイミドの材料組合せが好ましい。
は炭化ケイ素基板が、信号層の有機質多層配線基板とし
ては銅・ポリイミドの材料組合せが好ましい。
所定の配線パターンが形成された無機質多層配線基板は
、通常の無機質多層配線板の製造法により製造される。
、通常の無機質多層配線板の製造法により製造される。
また、フリップチップ端子接続用の表面配線パターンを
含む所定の配線パターンが形成された有機質多層配線基
板も、通常の有機質多層配線板の製造法、例えばビルド
アップ法等により製造される。
含む所定の配線パターンが形成された有機質多層配線基
板も、通常の有機質多層配線板の製造法、例えばビルド
アップ法等により製造される。
（発明の効果）
本発明の半導体搭載用多層回路板は、無機質多層配線基
板上に、低誘電率の有機質多層配線基板を重ね合せた構
造としているため、低誘電率のものになると共に、フリ
ソプチソフリップチップ端子接続用の表面配線パターン
に下方に、このフリップチップ端子接続用表面配線パタ
ーンと同し断面形状の金属柱を有機質基板を貫通し、無
機質基板上にまで達するように構成したので、有機質基
板と銅導体との熱膨張係数の差による有機質基板と銅導
体との剥離の問題がなくなり、更にフリップチップより
の放熱性に優れる。
板上に、低誘電率の有機質多層配線基板を重ね合せた構
造としているため、低誘電率のものになると共に、フリ
ソプチソフリップチップ端子接続用の表面配線パターン
に下方に、このフリップチップ端子接続用表面配線パタ
ーンと同し断面形状の金属柱を有機質基板を貫通し、無
機質基板上にまで達するように構成したので、有機質基
板と銅導体との熱膨張係数の差による有機質基板と銅導
体との剥離の問題がなくなり、更にフリップチップより
の放熱性に優れる。
第１図は本発明の半導体搭載用多層回路板の一実施例を
示す断面図である。 符号の説明 １１半導体フリップチップ ３、フリップチップ端子接続用表面配線パターン５、フ
リップチップ端子接続用表面配線パターン下方の金属柱 ８、低熱膨張ポリイミド絶縁層
示す断面図である。 符号の説明 １１半導体フリップチップ ３、フリップチップ端子接続用表面配線パターン５、フ
リップチップ端子接続用表面配線パターン下方の金属柱 ８、低熱膨張ポリイミド絶縁層
Claims (1)
- １、所定の配線パターンが形成された無機質多層配線基
板上に、フリップチップ端子接続用の表面配線パターン
を含む所定の配線パターンが形成された低誘電率の有機
質多層配線基板を重ね合せた半導体搭載用多層回路板に
於て、フリップチップ端子接続用の表面配線パターンに
下方に、このフリップチップ端子接続用表面配線パター
ンと同じ断面形状の金属柱を有機質基板を貫通し、無機
質基板上にまで達するように構成したことを特徴とする
半導体搭載用多層回路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143564A JPS63307768A (ja) | 1987-06-09 | 1987-06-09 | 半導体搭載用多層回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143564A JPS63307768A (ja) | 1987-06-09 | 1987-06-09 | 半導体搭載用多層回路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63307768A true JPS63307768A (ja) | 1988-12-15 |
Family
ID=15341681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62143564A Pending JPS63307768A (ja) | 1987-06-09 | 1987-06-09 | 半導体搭載用多層回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63307768A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019941A (en) * | 1989-11-03 | 1991-05-28 | Motorola, Inc. | Electronic assembly having enhanced heat dissipating capabilities |
| JPH03190298A (ja) * | 1989-12-20 | 1991-08-20 | Toshiba Corp | 多層印刷配線基板 |
| JPH04352387A (ja) * | 1991-05-29 | 1992-12-07 | Kyocera Corp | 多層回路基板及びその製造方法 |
| US5195021A (en) * | 1989-08-21 | 1993-03-16 | Texas Instruments Incorporated | Constraining core for surface mount technology |
| US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
| US5299091A (en) * | 1991-03-20 | 1994-03-29 | Hitachi, Ltd. | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same |
| US5371653A (en) * | 1989-01-13 | 1994-12-06 | Hitachi, Ltd. | Circuit board, electronic circuit chip-mounted circuit board and circuit board apparatus |
| US5506755A (en) * | 1992-03-11 | 1996-04-09 | Kabushiki Kaisha Toshiba | Multi-layer substrate |
| US5659458A (en) * | 1993-06-09 | 1997-08-19 | Patchen; Lyle E. | Heat dissipative means for integrated circuit chip package |
| US6486415B2 (en) | 2001-01-16 | 2002-11-26 | International Business Machines Corporation | Compliant layer for encapsulated columns |
| US6580166B2 (en) * | 2001-03-30 | 2003-06-17 | Fujitsu Quantum Devices Limited | High frequency semiconductor device |
| US6774315B1 (en) | 2000-05-24 | 2004-08-10 | International Business Machines Corporation | Floating interposer |
| US11393742B2 (en) | 2019-06-06 | 2022-07-19 | Infineon Technologies Ag | Method for fabricating a semiconductor flip-chip package |
-
1987
- 1987-06-09 JP JP62143564A patent/JPS63307768A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590030A (en) * | 1989-01-13 | 1996-12-31 | Hitachi, Ltd. | Circuit board capable of efficiently conducting heat through an inside thereof using thermal lands surrounding through-hole connections |
| US5371653A (en) * | 1989-01-13 | 1994-12-06 | Hitachi, Ltd. | Circuit board, electronic circuit chip-mounted circuit board and circuit board apparatus |
| US5195021A (en) * | 1989-08-21 | 1993-03-16 | Texas Instruments Incorporated | Constraining core for surface mount technology |
| US5019941A (en) * | 1989-11-03 | 1991-05-28 | Motorola, Inc. | Electronic assembly having enhanced heat dissipating capabilities |
| JPH03190298A (ja) * | 1989-12-20 | 1991-08-20 | Toshiba Corp | 多層印刷配線基板 |
| US5299091A (en) * | 1991-03-20 | 1994-03-29 | Hitachi, Ltd. | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same |
| JPH04352387A (ja) * | 1991-05-29 | 1992-12-07 | Kyocera Corp | 多層回路基板及びその製造方法 |
| US5506755A (en) * | 1992-03-11 | 1996-04-09 | Kabushiki Kaisha Toshiba | Multi-layer substrate |
| US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
| US5659458A (en) * | 1993-06-09 | 1997-08-19 | Patchen; Lyle E. | Heat dissipative means for integrated circuit chip package |
| US6774315B1 (en) | 2000-05-24 | 2004-08-10 | International Business Machines Corporation | Floating interposer |
| US6946329B2 (en) | 2000-05-24 | 2005-09-20 | International Business Machines Corporation | Methods of making and using a floating interposer |
| US6486415B2 (en) | 2001-01-16 | 2002-11-26 | International Business Machines Corporation | Compliant layer for encapsulated columns |
| US6961995B2 (en) | 2001-01-16 | 2005-11-08 | International Business Machines Corporation | Method of making an electronic package |
| US7278207B2 (en) | 2001-01-16 | 2007-10-09 | International Business Machines Corporation | Method of making an electronic package |
| US6580166B2 (en) * | 2001-03-30 | 2003-06-17 | Fujitsu Quantum Devices Limited | High frequency semiconductor device |
| US11393742B2 (en) | 2019-06-06 | 2022-07-19 | Infineon Technologies Ag | Method for fabricating a semiconductor flip-chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521435A (en) | Semiconductor device and a fabrication process thereof | |
| US6229216B1 (en) | Silicon interposer and multi-chip-module (MCM) with through substrate vias | |
| US5489752A (en) | Process for dissipating heat from a semiconductor package | |
| US7061102B2 (en) | High performance flipchip package that incorporates heat removal with minimal thermal mismatch | |
| US6084777A (en) | Ball grid array package | |
| KR101210140B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
| EP0240746B1 (en) | Metal layers for use in electronic circuit interconnection system | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| KR101333801B1 (ko) | 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스 | |
| US6927498B2 (en) | Bond pad for flip chip package | |
| US7565737B2 (en) | Manufacturing method of package substrate | |
| JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
| US6131278A (en) | Metal substrate having an IC chip and carrier mounting | |
| JPS63307768A (ja) | 半導体搭載用多層回路板 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| US7109573B2 (en) | Thermally enhanced component substrate | |
| JPH09260537A (ja) | フリップチップセラミック基板 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| US6954360B2 (en) | Thermally enhanced component substrate: thermal bar | |
| KR100350424B1 (ko) | 반도체소자 | |
| JPS62122258A (ja) | マルチチツプパツケ−ジ | |
| US7190056B2 (en) | Thermally enhanced component interposer: finger and net structures | |
| EP2228823B1 (en) | Flip chip assembly with improved HF-performance | |
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 |