JPH04352387A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法

Info

Publication number
JPH04352387A
JPH04352387A JP15591591A JP15591591A JPH04352387A JP H04352387 A JPH04352387 A JP H04352387A JP 15591591 A JP15591591 A JP 15591591A JP 15591591 A JP15591591 A JP 15591591A JP H04352387 A JPH04352387 A JP H04352387A
Authority
JP
Japan
Prior art keywords
circuit board
resin layer
resin
multilayer circuit
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15591591A
Other languages
English (en)
Other versions
JP2749461B2 (ja
Inventor
Shigeo Tanahashi
成夫 棚橋
Shin Matsuda
伸 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3155915A priority Critical patent/JP2749461B2/ja
Publication of JPH04352387A publication Critical patent/JPH04352387A/ja
Application granted granted Critical
Publication of JP2749461B2 publication Critical patent/JP2749461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板及びその製造
方法、特に、多層回路基板及びその製造方法に関する。
【0002】
【従来の技術】混成集積回路等に用いられる回路基板と
して、所定の表面配線が配置されたセラミック製の回路
基板と、このセラミック製の回路基板上に積層されかつ
所定の表面配線を有するポリイミド樹脂製の樹脂基板と
を備えた多層回路基板が知られている。この多層回路基
板では、セラミック製の回路基板の表面配線と、樹脂基
板の表面配線とが、樹脂基板に設けられたスルーホール
を介して接続されている。
【0003】ところで、前記多層回路基板は、セラミッ
ク等の焼成可能な無機質材料のみからなる多層回路基板
の場合と異なり一体焼成により製造することができない
ので、次の工程を含む方法により製造されている。 ◎表面配線を有するセラミック製の回路基板を用意する
工程。 ◎前記表面配線の所定部位に導電性材料からなる柱部を
設ける工程。なお、柱部の直径は、表面配線の密度との
関係で、通常約25μmである。 ◎柱部の上端面が覆われるように、セラミック製の回路
基板上に感光性ポリイミド樹脂ペーストを塗布する工程
。 ◎塗布した感光性ポリイミド樹脂ペーストを半硬化する
工程。 ◎柱部の上端面に対応する、半硬化された感光性ポリイ
ミド樹脂上にフォトマスクを配置し、感光性ポリイミド
樹脂を露光する工程。 ◎フォトマスクにより露光されなかった半硬化状態の感
光性ポリイミド樹脂を現像液により除去する工程。 ◎感光性ポリイミド樹脂を加熱することにより硬化・収
縮させ、表面が柱部の上端面と同一平面の樹脂基板とす
る工程。 ◎柱部の上端面に接続された表面配線を樹脂基板上に配
置する工程。
【0004】この方法では、柱部が絶縁基板を貫くスル
ーホールとなり、この柱部によりセラミック製の回路基
板側の表面配線と樹脂基板側の表面配線とが接続される
【0005】
【発明が解決しようとする課題】(a)  前記多層回
路基板を製造するための前記従来の製造方法では、柱部
の直径が通常約25μmと小さいために、フォトマスク
を柱部に対応するよう正確に配置するのが困難である。 このため、樹脂基板表面に露出する柱部の回りに凹凸の
生じる場合がある。このような凹凸は、樹脂基板上に配
置された表面配線と柱部との接続不良の原因となる。
【0006】また、感光性ポリイミド樹脂を露光する工
程において、樹脂基板表面と柱部の上端面とを同一平面
とするために、特殊な形状のフォトマスクを使用する必
要がある。また、感光性ポリイミド樹脂ペーストに異物
が付着すると、その部分が露光されず、ピンホールとな
ることがある。この場合、セラミック製の回路基板側の
表面配線と樹脂基板側の表面配線とが短絡してしまうお
それがある。このため、前記従来の製造方法では、信頼
性の高い多層回路基板を効率良く製造するのが困難であ
る。
【0007】(b)  前記従来の多層回路基板は、上
述の製造方法により製造されるため、樹脂基板は感光性
樹脂のみにより実現できる。したがって、前記従来の多
層回路基板では、信号の伝達速度をより高めることがで
きる、ポリイミド樹脂よりも低誘電率のベンゾシクロブ
テン樹脂やフッ素樹脂は、その感光性樹脂が存在しない
ため樹脂基板材料に利用できない。
【0008】本発明の目的は、信号がより高速に伝達で
きる多層回路基板を提供することにある。また、本発明
の他の目的は、信頼性の高い多層回路基板が効率良く製
造できる、多層回路基板の製造方法を提供することにあ
る。
【0009】
【課題を解決するための手段】本発明の多層回路基板は
、電気絶縁性の無機質材料からなる第1回路基板と、電
気絶縁性樹脂からなりかつ第1回路基板に積層された第
2回路基板とを備えたものである。ここで、第2回路基
板は、ポリイミド樹脂よりも低誘電率の電気絶縁性樹脂
からなっている。
【0010】本発明の多層回路基板の製造方法は、次の
工程を含んでいる。 ◎第1表面配線を有する、電気絶縁性の無機質材料から
なる第1回路基板を用意する工程。 ◎導電性材料からなる柱部を第1表面配線の所定部位に
設ける工程。 ◎柱部の上端面が覆われるように、第1回路基板上に電
気絶縁性の第1樹脂層を配置する工程。 ◎第1樹脂層上に表面が平坦になるよう第2樹脂層を配
置する工程。 ◎柱部の上端面と第1樹脂層の表面とが同一平面になる
よう第2樹脂層と第1樹脂層の一部とをドライエッチン
グにより除去する工程。 ◎ドライエッチングによる除去工程の後に、柱部に接続
された第2表面配線を第1樹脂層の表面に配置する工程
【0011】
【作用】本発明の多層回路基板では、第2回路基板を構
成する電気絶縁性樹脂がポリイミド樹脂よりも低誘電率
であるため、第2回路基板を通過する信号の速度は、第
2回路基板がポリイミド樹脂からなる場合に比べて速い
。このため、本発明の多層回路基板によれば、信号がよ
り高速に伝達できる。
【0012】本発明の多層回路基板の製造方法では、第
1回路基板上に第1樹脂層と第2樹脂層とを順に配置し
た後に、第2樹脂層と第1樹脂層の一部とをドライエッ
チングすることにより第1樹脂層の表面と柱部の上端面
とを同一平面にしている。したがって、本発明によれば
、リソグラフィ技術を用いた従来例に比べると効率良く
多層回路基板が製造できる。また、この製造方法によれ
ば、柱部の上端面と第1樹脂層との境目に凹凸が生じに
くいので、第1樹脂層に配置された第2表面配線は柱部
との接続不良を起こしにくい。よって、本発明によれば
、信頼性の高い多層回路基板が製造できる。さらに、本
発明の方法では、感光性樹脂以外の電気絶縁性樹脂を用
いることもできる。
【0013】
【実施例】図1に本発明の一実施例に係る多層回路基板
1を示す。図において、多層回路基板1は、セラミック
製の第1回路基板2と、その上に積層された樹脂製の第
2回路基板3とから主に構成されている。
【0014】第1回路基板2は、3枚のセラミックグリ
ーンシートを積層して一体焼成することにより得られた
一体化したシート2a,2b,2cから構成されている
。各セラミックグリーンシートを構成するセラミック材
料は、たとえばアルミナやガラス系のセラミック材料で
ある。
【0015】第1回路基板2は、内部配線4を内部に有
しており、また図の上面に表面配線5を有している。内
部配線4は、シート2a,2bの図上面にそれぞれ所定
のパターンに配置されている。また、表面配線5は、シ
ート2cの上面に所定のパターンに配置されている。こ
れらの内部配線4及び表面配線5は、シート2b,2c
に設けられたスルーホール6を通じて互いに接続されて
いる。また、シート2aに設けられた内部配線4は、シ
ート2aに設けられたスルーホール7を通って第1回路
基板2の図下面に延びており、その先端に実装用のピン
8が取り付けられている。なお、内部配線4、表面配線
5及びスルーホール6,7は、たとえば銅系の導電材料
を用いて構成されている。
【0016】樹脂製の第2回路基板3は、第1回路基板
2上に配置された第1樹脂層9と、第1樹脂層9に積層
された第2樹脂層10とから主に構成されている。第2
回路基板3は、内部配線11と表面配線12とを有して
いる。内部配線11は、第1樹脂層9の図上面に所定の
パターンに配置されており、第1樹脂層9に設けられた
スルーホール13を通じて第1回路基板2の表面配線5
に接続されている。また、表面配線12は、第2樹脂層
10上に所定のパターンに配置されており、第2樹脂層
10に設けられたスルーホール14を通じて内部配線1
1に接続されている。
【0017】第2回路基板3は、ポリイミド樹脂(誘電
率(ε)=3.3)よりも誘電率が小さな材料、たとえ
ばベンゾシクロブテン樹脂(ε=2.6)やフッ素樹脂
(ε=2.0)等を用いて形成されている。もちろん、
第2回路基板3はポリイミド樹脂により構成されていて
もよい。なお、ポリイミド樹脂は、感光性のポリイミド
樹脂または非感光性のポリイミド樹脂のいずれが用いら
れてもよい。
【0018】次に、図2から図9を参照して、前記多層
回路基板1の製造方法について説明する。まず、第1回
路基板2を製造する。第1回路基板2は、セラミックグ
リーンシートを積層して一体焼成すると得られる。ここ
で、内部配線4及び表面配線5は、導電ペーストを予め
各セラミックグリーンシートの表面に印刷し、これをセ
ラミックグリーンシートと同時に焼成すると形成できる
。なお、表面配線5は、セラミックグリーンシートを焼
成して得られた焼成体の上面に導電ペーストを塗布して
焼成することにより内部配線4とは別に形成してもよい
し、スパッタリング法により配置してもよい。また、ス
ルーホール6,7は、セラミックグリーンシートに設け
られた貫通孔に導電ペーストを充填し、この導電ペース
トをグリーンシートと同時に焼成すると形成できる。
【0019】次に、図2に示すように、第1回路基板2
の上面に、フォトレジストの樹脂層20を配置する。こ
の樹脂層20は、次のようにして配置できる。まず、第
1回路基板2の全体に均一にフォトレジストを塗布する
。そして、表面配線5の所定部位(スルーホール13を
形成すべき部位)に対応するフォトレジスト上に円板状
のフォトマスクを配置した後に、フォトレジストを感光
させる。次に、フォトマスクを取り除いてフォトレジス
トを現像処理すると、保護されていたフォトレジストが
現像液により除去される。その後、フォトレジストを加
熱して硬化すると、樹脂層20が形成できる。この樹脂
層20は、フォトマスクが配置されていた部位に円筒状
の穴21を有している。なお、この穴21の直径は、フ
ォトマスクの直径の調節により、25μm程度に設定さ
れる。
【0020】次に、樹脂層20が配置された第1回路基
板2をメッキ槽に浸漬し、図3に示すように、穴21内
にメッキ22を配置する。このメッキ22は、表面配線
5と接続される。
【0021】次に、第1回路基板2から樹脂層20を剥
離する。すると、図4に示すように、表面配線5上にメ
ッキによる柱部23が起立した第1回路基板2が得られ
る。
【0022】次に、柱部23が形成された第1回路基板
2上に、図4に二点鎖線で示すように、樹脂ペースト2
4を塗布する。ここで塗布する樹脂ペースト24は、た
とえばポリイミド樹脂、ベンゾシクロブテン樹脂または
フッ素樹脂のペーストである。樹脂ペースト24は、柱
部23の上面が完全に覆われるよう塗布する。なお、樹
脂ペースト24の塗布厚みは、硬化時の収縮を考慮して
、柱部23の厚みに対し約3倍以上の厚いものとしてお
くのが好ましい。
【0023】次に、樹脂ペースト24を加熱して硬化さ
せる。これにより、第1回路基板2上に第1樹脂層9が
積層される。この際、図5に示すように、樹脂ペースト
24の収縮により、柱部23上には段部24aが形成さ
れる。
【0024】次に、図6に示すように、得られた第1樹
脂層9上にダミー樹脂層25を配置する。ここでは、第
1樹脂層9の段部24による盛り上がりが生じないよう
、ダミー樹脂層25の表面は平坦化しておく。このダミ
ー樹脂層25は、たとえばノボラック樹脂等の一般的な
熱硬化性樹脂のペーストを均一に塗布して硬化すると配
置できる。
【0025】次に、図7に示すように、柱部23の上面
が露出するまでダミー樹脂層25と第1樹脂層9の一部
とをドライエッチングする。ここでは、ダミー樹脂層2
5の表面が平坦に形成されているため、エッチングが均
一に行われ、エッチング後の第1樹脂層9の表面は平坦
になる。なお、ドライエッチングは、たとえば酸素やフ
ッ素等のプラズマエッチングによるのが好ましい。
【0026】エッチング処理の後、図8に示すように、
第1樹脂層9上に柱部23と接続されるよう所定のパタ
ーンの内部配線11を配置する。この内部配線11は、
たとえばスパッタリング法により配置される。ここでは
、第1樹脂層9の表面が平坦にエッチングされているた
め、内部配線11と柱部23との接続部に接続不良が生
じにくい。
【0027】次に、上述の工程を繰り返して第1樹脂層
9上に第2樹脂層10を形成し、さらに第2樹脂層10
上に表面配線12を配置する。そして、第1回路基板の
図1下面にピン8をろう付け等の手段により固定すると
、多層回路基板1が得られる。
【0028】得られた多層回路基板1には、第2回路基
板3の表面配線12上の所定部位にたとえばIC等の電
子部品26が配置できる。なお、第2回路基板3が低誘
電率のベンゾシクロブテン樹脂やフッ素樹脂により構成
されている場合、第2回路基板3がポリイミド樹脂によ
り構成されている場合に比べて信号の伝達速度がより速
まるため、多層回路基板1は高速駆動の半導体素子を搭
載するのに適している。電子部品26が搭載された多層
回路基板1は、ピン8により所定の回路基板に実装され
得る。
【0029】
【発明の効果】本発明の多層回路基板は、第2回路基板
が上述のような低誘電率の電気絶縁性樹脂から構成され
ているため、より高速に信号が伝達できる。本発明の多
層回路基板の製造方法では、従来例のようなリソグラフ
ィ技術を採用していないため、信頼性の高い多層回路基
板が効率良く製造できる。また、感光性樹脂以外の電気
絶縁性樹脂層を備えた多層回路基板も製造できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る多層回路基板の縦断面
図。
【図2】本発明の一実施例に係る、前記多層回路基板の
製造方法の一工程を示す縦断面部分図。
【図3】前記製造方法の他の一工程を示す図2に相当す
る図。
【図4】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図5】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図6】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図7】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図8】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【符号の説明】
1  多層回路基板 2  第1回路基板 3  第2回路基板 5  表面配線 9  第1樹脂層 11  内部配線 23  柱部 25  ダミー樹脂層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】電気絶縁性の無機質材料からなる第1回路
    基板と、電気絶縁性樹脂からなりかつ前記第1回路基板
    に積層された第2回路基板とを備えた多層回路基板にお
    いて、前記第2回路基板が、ポリイミド樹脂よりも低誘
    電率の電気絶縁性樹脂からなることを特徴とする多層回
    路基板。
  2. 【請求項2】第1表面配線を有する、電気絶縁性の無機
    質材料からなる第1回路基板を用意する工程と、導電性
    材料からなる柱部を前記第1表面配線の所定部位に設け
    る工程と、前記柱部の上端面が覆われるように、前記第
    1回路基板上に電気絶縁性の第1樹脂層を配置する工程
    と、前記第1樹脂層上に表面が平坦になるよう第2樹脂
    層を配置する工程と、前記柱部の上端面と前記第1樹脂
    層の表面とが同一平面になるよう前記第2樹脂層と前記
    第1樹脂層の一部とをドライエッチングにより除去する
    工程と、前記ドライエッチングによる除去工程の後に、
    前記柱部に接続された第2表面配線を前記第1樹脂層の
    表面に配置する工程と、を含む多層回路基板の製造方法
JP3155915A 1991-05-29 1991-05-29 多層回路基板及びその製造方法 Expired - Fee Related JP2749461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3155915A JP2749461B2 (ja) 1991-05-29 1991-05-29 多層回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3155915A JP2749461B2 (ja) 1991-05-29 1991-05-29 多層回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04352387A true JPH04352387A (ja) 1992-12-07
JP2749461B2 JP2749461B2 (ja) 1998-05-13

Family

ID=15616294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3155915A Expired - Fee Related JP2749461B2 (ja) 1991-05-29 1991-05-29 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2749461B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161867A (ja) * 1993-12-10 1995-06-23 Nec Corp 半導体パッケージ
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP2000340905A (ja) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd 光・電気配線基板及び製造方法並びに実装基板
USRE37882E1 (en) 1993-01-15 2002-10-15 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
JP2004336072A (ja) * 1998-07-29 2004-11-25 Sony Chem Corp フレキシブル基板製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
JPS63307768A (ja) * 1987-06-09 1988-12-15 Hitachi Chem Co Ltd 半導体搭載用多層回路板
JPH02208324A (ja) * 1989-02-08 1990-08-17 Nitto Denko Corp 低誘電率シート、該シートを用いてなる積層板および多層回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
JPS63307768A (ja) * 1987-06-09 1988-12-15 Hitachi Chem Co Ltd 半導体搭載用多層回路板
JPH02208324A (ja) * 1989-02-08 1990-08-17 Nitto Denko Corp 低誘電率シート、該シートを用いてなる積層板および多層回路基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37882E1 (en) 1993-01-15 2002-10-15 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
JPH07161867A (ja) * 1993-12-10 1995-06-23 Nec Corp 半導体パッケージ
US5483101A (en) * 1993-12-10 1996-01-09 Nec Corporation Multilayer printed circuit board
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP2004336072A (ja) * 1998-07-29 2004-11-25 Sony Chem Corp フレキシブル基板製造方法
US6848176B2 (en) 1998-07-29 2005-02-01 Sony Chemicals Corporation Process for manufacturing flexible wiring boards
US7053312B2 (en) 1998-07-29 2006-05-30 Sony Corporation Flexible wiring boards
JP2000340905A (ja) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd 光・電気配線基板及び製造方法並びに実装基板

Also Published As

Publication number Publication date
JP2749461B2 (ja) 1998-05-13

Similar Documents

Publication Publication Date Title
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
JPS63258055A (ja) 電子回路装置およびその製造方法
JPH04345779A (ja) 電気接続要素の製造方法
JPH0636472B2 (ja) 多層配線基板の製造方法
KR970023931A (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈
JPH04355086A (ja) 電気接続要素の製造方法
US4882839A (en) Method of manufacturing multi-layered wiring substrate
US4597177A (en) Fabricating contacts for flexible module carriers
US6638690B1 (en) Method for producing multi-layer circuits
JP2749461B2 (ja) 多層回路基板及びその製造方法
JPH06314878A (ja) プリント配線板の製造方法
JP2586745B2 (ja) 印刷配線板の製造方法
JP2720511B2 (ja) ヴィアフィル形成方法
JP3215542B2 (ja) 多層薄膜配線基板の製造方法
JPH08340179A (ja) 有機樹脂多層配線基板およびその製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JP4067313B2 (ja) 薄膜多層配線基板の製造方法
JPH04152694A (ja) 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法
JPH0438157B2 (ja)
JPH03263396A (ja) 多層配線基板のヴィアフィル形成方法
JPH0442992A (ja) 導体パターン多層構造の形成方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JPH04167588A (ja) 印刷配線板の製造方法
JPH03280492A (ja) 多層絶縁膜の形成方法
JPS58213451A (ja) 多層配線の形成法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees