JP4067313B2 - 薄膜多層配線基板の製造方法 - Google Patents
薄膜多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4067313B2 JP4067313B2 JP2002020436A JP2002020436A JP4067313B2 JP 4067313 B2 JP4067313 B2 JP 4067313B2 JP 2002020436 A JP2002020436 A JP 2002020436A JP 2002020436 A JP2002020436 A JP 2002020436A JP 4067313 B2 JP4067313 B2 JP 4067313B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- wiring
- side wall
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は,薄膜多層配線基板に関し、特に高周波の信号伝送に適した薄膜多層配線基板とその製造方法に関する。
【0002】
【従来の技術】
電子機器は高密度実装化が進展し、電子機器の信号速度も高速化している。このような状況下にあって、信号伝達におけるノイズ対策が重要になっている。
【0003】
そうしたノイズ対策のひとつとして、厚膜多層印刷配線板において同軸配線を形成することが行われている(特開平4−267586号公報)。
この同軸配線パターンの形成方法では、アルミナセラミックス等のべース基板の表面に下部導体パターンを厚膜印刷法等により形成後、その上に感光性絶縁膜を形成する。この絶縁膜を乾燥後、ホトリソグラフィ技術により絶縁膜にバイアホールを形成し、このバイアホールに導体ペーストを充填し焼結して側方導体を形成後に、薄膜めっき法により絶縁膜上に信号配線パターンを形成する。引き続き同様の工程で絶縁膜の形成,バイアホールの形成,導体ペーストによる側方導体の形成後、上部導体パターンを形成して、同軸配線構造が形成される。
【0004】
【発明が解決しようとする課題】
特開平4−267586号公報に開示されている方法においては、厚膜印刷法によって形成した信号配線とホトリソグラフィ技術によって形成した側方導体用のバイアホールの間隔を、相対的な位置ずれを考慮し100μm程度に設計していた。これは、既に形成してある導体パターンに対してバイアホールのフィルムを合わせる際位置ずれを生じるためであり、位置ずれの原因はフィルム合わせ誤差のほか、基板の寸法変化、フィムの寸法変化等がある。
そのように信号配線と側方導体との間隔を100μmに設計した場合、信号配線ピッチは500μm程度が限界あり、それ以上の微細化は困難であった。
【0005】
本発明の目的は、信号配線と側方導体の間隔をより狭く設計でき、高密度実装化と信号速度の高速化を実現できる薄膜多層配線基板と、その製造方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明による薄膜多層配線基板の製造方法は、絶縁層により切り離された所定の数の配線層を有し、当該配線層のうちの少なくとも1つに、内部導体部材とその周囲を取り囲む導体層とにより構成される配線を含み、前記内部導体部材は、前記導体層に設けられた開口部を貫通するバイアを介して、別の配線層に接続される薄膜多層配線基板を製造する方法であって、当該内部導体部材とその周囲を取り囲む導体層とにより構成される配線を、第1の溝を形成した第1の絶縁層の上に、前記導体層のうちの下部導体層を形成する工程、前記下部導体層の上に、前記導体層のうちの側方導体層の一部となる側壁下部を形成する工程、前記側壁下部の側面を覆い上面を露出する第2の絶縁層を形成する工程、露出した前記側壁下部の上面と、一対の前記側壁下部の中間で、且つ前記第1の溝の形状にならって形成された第2の溝の中とに、前記側方導体層の一部となる側壁上部と前記内部導体部材とをそれぞれ形成する工程、前記内部導体部材を覆い前記側壁上部の上面を露出する第3の絶縁層を形成する工程、前記第3の絶縁層の上に、露出した前記側壁上部に接合する上部導体層を形成する工程、により作製することを特徴とする。
【0008】
一つの態様では、本発明の薄膜多層配線基板は、内部導体部材とその周囲を取り囲む導体層とにより構成される配線を、絶縁層の上に下部導体層を形成する工程、下部導体層の上に側方導体層の一部となる側壁下部を形成する工程、側壁下部の側面を覆い上面を露出する絶縁層を形成する工程、露出した側壁下部の上面と、一対の側壁下部の中間位置の絶縁層の上に、側方導体層の一部となる側壁中間部と内部導体部材とをそれぞれ形成する工程、側壁中間部の上面に、側方導体層の一部となる側壁上部を形成する工程、内部導体部材を覆い側壁上部の上面を露出する絶縁層を形成する工程、そしてこの絶縁層の上に、露出した側壁上部に接合する上部導体層を形成する工程、により作製して製造することができる。
【0009】
もう一つの態様では、本発明の薄膜多層配線基板は、内部導体部材とその周囲を取り囲む導体層とにより構成される配線を、溝を形成した絶縁層の上に下部導体層を形成する工程、下部導体層の上に側方導体層の一部となる側壁下部を形成する工程、側壁下部の側面を覆い上面を露出する絶縁層を形成する工程、露出した側壁下部の上面と、一対の側壁下部の中間で、側壁下部の側面を覆って形成した絶縁層に上記絶縁層の溝の形状にならって形成された溝の中とに、側方導体層の一部となる側壁上部と内部導体部材とをそれぞれ形成する工程、内部導体部材を覆い側壁上部の上面を露出する絶縁層を形成する工程、そしてこの絶縁層の上に、露出した側壁上部に接合する上部導体層を形成する工程、により作製して製造することができる。
【0010】
【発明の実施の形態】
本発明による薄膜多層配線基板は、配線層のうちの少なくとも1つが、信号伝送部材である内部導体部材と、その周囲を絶縁材料を介して取り囲む導体層とにより構成される同軸構造の配線を含むことを特徴とする。同軸構造の配線は1つの配線層のみに存在してもよく、複数の配線層に存在してもよい。同様に、1つの配線層に同軸構造の配線と外側導体のない通常の配線とが混在することも可能である。配線層は、銅又は銅合金、あるいはアルミニウム又はアルミニウム合金などの導体で作製することができる。同軸構造の配線を含む配線層は、一般に絶縁層中に埋め込まれ、同軸構造の配線を含まない配線層は、絶縁層中に埋め込まれていても、薄膜多層配線基板の表面の絶縁層上に露出されていてもよい。
【0011】
絶縁層は、一般的な絶縁材料で形成することができる。例えば、エポキシ樹脂やポリイミド樹脂を使用することができる。このほかに、例えばポリベンゾオキサゾール樹脂やベンゾシクロブテン樹脂などを使用することもでき、これらの低誘電率材料の使用は高周波の信号伝送にとって特に有利である。
【0012】
次に、図面を参照して本発明を更に説明することにする。
図1(a)に示したように、パイレックス(商品名)ガラスのベース1を用意し、その上面に厚さ0.1μmのクロム膜(図示せず)を形成後、このクロム膜上に非感光性のポリイミド樹脂をスピンコート法により約10μm塗布する。塗布方法としては、スピンコート法以外に、スクリーン印刷法、スプレー法、カーテンコート法、ロールコート法、又はディップ法などを使用してもよい。次いで、この樹脂膜を80℃で30分乾燥させ、その後、350℃で30分加熱して樹脂を硬化させ、絶縁層2を形成する。ベース1としては、ガラス以外の剛性材料の使用も可能である。上記のクロム膜は、絶縁層2をガラス材料のベース1へ密着させておくために設けるものであり、それに代えて絶縁層2のベース1への密着性を高めるのに有効なほかの材料の膜を使用してもよい。
【0013】
続いて、絶縁層2の表面に電解銅めっきを行うための電極層(図示せず)をスパッタリング法により形成後、電解銅めっきを行い、電極層の表面に厚さ約5μmの下部導体層3を形成する(図1(b))。電極層の形成は、絶縁層表面を過マンガン酸液にて処理して粗面化した後、触媒処理及び無電解銅めっきを施す方法によることもできる。
【0014】
次に、下部導体層1の表面に厚さ約10μmのレジストを塗布し、ガラスマスクを重ねて水銀ランプにて400mJ/cm2の露光を行い、アルカリを含む現像液にて露光部分を溶解除去して開口を形成する。その後、電解銅めっきを行い、開口の底部に露出している下部導体層3の表面に厚さ約5μmの側壁下部5を形成し、次いでレジスト膜を除去する(図1(c))。
【0015】
次いで、スピンコート法を用い、側壁下部5を覆うように絶縁性樹脂を約10μm塗布し、80℃、30分の乾燥を行う。この後、350℃で30分加熱して樹脂を硬化させ、絶縁層6を形成する(図1(d))。次いで、CMP(化学機械研磨)により絶縁層6の一部を取り除き、図1(e)に示したように側壁下部5の上部を露出させる。
【0016】
続いて、この露出させた側壁下部5の上面と残りの絶縁層6の表面に、電解銅めっきを行うための電極層(図示せず)をスパッタ法を用いて形成する。この電極層の表面に厚さ約10μmのレジストを塗布し、ガラスマスクを重ねて水銀ランプにて400mJ/cm2 の露光を行い、アルカリを含む現像液にて露光部分を溶解除去して、電極層を露出させる開口を側壁下部5の上方と二つの側壁下部5の中間にの位置に形成する。その後、電解銅めっきを行い、 内部導体部材7及び側壁中間部8を約5μmの厚さに形成し、そしてレジスト膜を除去する(図2(a))。
【0017】
次に、電極層、内部導体部材7及び側壁中間部8を覆って厚さ約10μmのレジストを塗布し、ガラスマスクを重ねて水銀ランプにて400mJ/cm2 の露光を行い、アルカリを含む現像液にて露光部分を溶解除去し、側壁中間部8の上面を露出させる開口を形成する。続いて電解銅めっきを行って側壁中間部8の上面に厚さ約5μmの側壁上部9を形成し、そしてレジスト膜を除去し、続いてこれにより露出した電極層を除去する(図2(b))。
【0018】
次に、内部導体部材7と、側壁中間部8及びその上の側壁上部9を覆うように絶縁層6上にスピンコート法を用いて絶縁性樹脂を約10μm塗布し、80℃、30分の乾燥を行う。この後、350℃で30分加熱して樹脂を硬化させ、絶縁層10を形成し、そしてCMPにより絶縁層10の一部を取り除き、図2(c)に示したように側壁上部9の上面を露出させる。
【0019】
次いで、この露出させた側壁上部9と残りの絶縁層10の表面に、電解銅めっきを行うための電極層(図示せず)をスパッタ法を用いて形成した。その後、電解銅めっきを行ない、厚さ約5μmの上部導体層11を形成し、続いてその上に絶縁層12を形成する(図2(d))。
【0020】
図1及び図2で説明した薄膜多層配線基板の下部及び上部導体層3、10はパターニングされていないが、場合によってはそれらをパターニングし、隣り合う同軸構造配線の周囲導体層を互いに他方から切り離すことも可能である。
【0021】
このようにして、周囲を絶縁材料で取り囲まれた同軸構造の配線を含む基板を得ることができる。絶縁層12の表面には、通常、別の配線層が形成され、同軸構造の内部導体部材7は上部導体層11に設けられた開口部を貫通するバイアにより絶縁膜12上の別の配線につながれる。この開口部は、上部導体層11の形成後にそれをパターニングすることで簡単に形成することができ、それを貫通するバイアも、先に説明した手法を利用するなどして簡単に形成することができる。あるいは、内部導体部材7は、バイアの先端に設けたパッド上のバンプを介し、他部品に接続することもできる。
【0022】
図3に、そのような構造の薄膜多層配線基板30の断面を模式的に示す。この図において、図1及び2で説明したのと同じ部材は、それらと同じ符号で示されている。この薄膜多層配線基板30の表面には配線31とパッド32が設けられ、パッド32の上にバンプ37が位置していて、同軸構造の配線層の内部導体部材7から引き出されたバイア34が外側導体層33に設けられた開口部35を通り抜けてパッド32に接続している。
【0023】
図3に示した剛性材料のパイレックスガラスのベース1を取り除いて、例えばTABテープのように可撓性を持つ薄膜多層配線基板を得ることもできる。図3に示した薄膜多層配線基板30からベース1を切り離すためには、例えば次のような方法を利用することができる。
【0024】
まず、図4(a)に示したように、ガラスのベース41の表面の一部に、パターン化したクロム膜42を、例えばリフトオフ法により形成する。次に、上で説明した構成の薄膜多層配線構造体43を形成する(図4(b))。次いで、図4(c)に示したように、2つのクロム膜42の対向する側壁42aの付近の領域(図中の斜線部分)の薄膜多層配線構造体43にYAGレーザ光44を照射してこの領域から薄膜多層構造体をなくし、クロム膜42の上に載る部分のない薄膜多層配線構造体43’を他の部分から切り離す(図4(d))。この薄膜多層配線構造体43’は、ガラスのベース41との界面にクロム膜がないため、ベース41から容易に剥離することができ、そして剥離した構造体43’は、ベース41から独立した可撓性のある薄膜多層配線基板として使用することができる。
【0025】
ベース41から独立した薄膜多層配線基板を、図3と同様の模式断面図である図5に示す。この図において、図3に見られるのと同じ部材は、それらと同じ符号で示されている。この図の薄膜多層配線基板50には、上面に形成した配線31とパッド32のほかに、下面にも配線51が形成され、同軸構造の配線の内部導体部材7から引き出されたバイア52が配線51の1つに接続している。この図には示していないが、下面にも上面と同様に、他部品へ接続するためのパッドとバンプを設け、そのパッドにバイア52をつなぐこともできる。
【0026】
本発明の方法では、同軸構造の配線の内部導体部材とその側方の側方導体層を、厚膜法によらず、微細パターンの形成に適した薄膜法のみで形成できることから、内部導体部材の幅を例えば5μm程度、内部導体部材と側方導体層との間隔を例えばやはり5μm程度として、高集積化に有利な微細な同軸構造の配線を作製することができる。
【0027】
図3の薄膜多層配線基板30の上面の配線31の上に絶縁層を形成し、その上に別の配線層を設けることで、更に多層化した基板とすることも可能であり、この場合、バンプ37につながるパッド32は一番上の配線層に設けられる。同様に、図5に示した薄膜多層配線基板も、その上面、下面、あるいはその両方に更に絶縁層と配線層を積層して、更に多層化することが可能である。
【0028】
そのようにより多層化した薄膜多層配線基板においては、同軸構造の配線は1つの配線層のみに存在してもよく、複数の配線層に存在してもよい。同様に、1つの配線層に同軸構造の配線と外側導体のない通常の配線とが混在することも可能である。この場合の通常の配線は、内部導体部材の形成と同時に行うことができる。
【0029】
図3と5に示した薄膜多層配線基板30、50においては、内部導体部材7がバイア34、52の貫通部分を除いて外側の導体層により完全に取り囲まれている。本発明の薄膜多層配線基板では、特に高周波信号の伝送に支障をきたさない限り、外側の導体層が不連続であったり、あるいはその先端(図3及び5に示した外側導体層の左右の垂直部分)が閉じられていないような同軸構造の配線を使用することも可能である。
【0030】
また、図1と2を参照して説明した薄膜多層配線基板の製造では、1つの同軸構造の配線について信号伝送部材である内部導体部材を1つ形成しているだけであるが、複数(通常は2つ)の内部導体部材を形成することもできる。
【0031】
更に、本発明による薄膜多層配線基板では、上で説明したものにおけるように矩形断面の外側導体層ばかりでなく、それ以外の断面形状の外側導体層を備えた同軸構造の配線を使用することもできる。その一例を図6の断面図に示す。この例においては、台形断面の溝を形成した下層絶縁層61を覆って下部導体層62が位置し、その上の絶縁層63に側壁下部64が形成されている。この絶縁層63の上にもう一つの絶縁層65が位置し、そしてこの絶縁層65に側壁上部66が形成されており、更に2つの側壁上部66の間の台形断面の溝内に、内部配線部材67が配置されていて、これは側壁上部66の形成と同時に形成することができる。このように、この態様の場合には、先に説明した矩形断面の外側導体層を備えた態様の薄膜多層配線基板の同軸構造の配線における側壁中間部の形成を省くことができる。絶縁層65の上面は、側壁上部66の上面が露出した平坦面となるようにすることができ、その上に上部導体層68と上層絶縁層69を順次形成することができる。なお、下部絶縁層の溝の断面形状は台形でなく、矩形であっても差し支えない。
【0032】
本発明は以上説明したとおりであるが、それをその様々な実施形態とともに付記として列挙すれば、次のとおりである。
(付記1)絶縁層により切り離された複数の配線層を有し、当該配線層のうちの少なくとも1つに、内部導体部材とその周囲を取り囲む導体層とにより構成される配線を含むことを特徴とする薄膜多層配線基板。
(付記2)1つ又は複数の内部導体部材が1つの導体層により取り囲まれている、付記1記載の薄膜多層配線基板。
(付記3)前記内部導体部材とその周囲を取り囲む導体層とにより構成される配線が1つ又は複数の配線層に含まれている、付記1又は2記載の薄膜多層配線基板。
(付記4)前記配線層に、前記内部導体部材とその周囲を取り囲む導体層とにより構成される配線とともに、導体層により周囲を取り囲まれない配線が存在する、付記3記載の薄膜多層配線基板。
(付記5)前記内部導体部材及びその周囲を取り囲む導体層の材料が、銅又は銅合金、あるいはアルミニウム又はアルミニウム合金である、付記1〜4のいずれか1つに記載の薄膜多層配線基板。
(付記6)前記絶縁層の材料が、エポキシ樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂、又はベンゾシクロブテン樹脂である、付記1〜5のいずれか1つに記載の薄膜多層配線基板。
(付記7)前記絶縁層及び前記配線層の積層体が上に配置された剛性のベースを含む、付記1〜6のいずれか1つに記載の薄膜多層配線基板。
(付記8)絶縁層と配線層の形成をそれぞれ所定の回数行うことにより、絶縁層により切り離された所定の数の配線層を有し、当該配線層のうちの少なくとも1つに、内部導体部材とその周囲を取り囲む導体層とにより構成される配線を含む薄膜多層配線基板を製造する方法であって、当該内部導体部材とその周囲を取り囲む導体層とにより構成される配線を、絶縁層の上に、上記内部導体部材の周囲を取り囲む導体層のうちの下部導体層を形成し、下部導体層の上に、上記内部導体部材の周囲を取り囲む導体層のうちの側方導体層を形成し、その際に上記内部導体部材を、当該側方導体層の一部を形成するのと同時に形成し、そして上記内部導体部材の周囲を取り囲む導体層のうちの上部導体層を形成することにより作製することを特徴とする、薄膜多層配線基板の製造方法。
(付記9)前記内部導体部材とその周囲を取り囲む導体層とにより構成される配線を、絶縁層の上に下部導体層を形成する工程、下部導体層の上に側方導体層の一部となる側壁下部を形成する工程、側壁下部の側面を覆い上面を露出する絶縁層を形成する工程、露出した側壁下部の上面と、一対の側壁下部の中間位置の絶縁層の上に、側方導体層の一部となる側壁中間部と内部導体部材とをそれぞれ形成する工程、側壁中間部の上面に、側方導体層の一部となる側壁上部を形成する工程、内部導体部材を覆い側壁上部の上面を露出する絶縁層を形成する工程、そしてこの絶縁層の上に、露出した側壁上部に接合する上部導体層を形成する工程、により作製する、付記8記載の方法。
(付記10)前記内部導体部材とその周囲を取り囲む導体層とにより構成される配線を、溝を形成した絶縁層の上に下部導体層を形成する工程、下部導体層の上に側方導体層の一部となる側壁下部を形成する工程、側壁下部の側面を覆い上面を露出する絶縁層を形成する工程、露出した側壁下部の上面と、一対の側壁下部の中間で、側壁下部の側面を覆って形成した絶縁層に上記絶縁層の溝の形状にならって形成された溝の中とに、側方導体層の一部となる側壁上部と内部導体部材とをそれぞれ形成する工程、内部導体部材を覆い側壁上部の上面を露出する絶縁層を形成する工程、そしてこの絶縁層の上に、露出した側壁上部に接合する上部導体層を形成する工程、により作製する、付記8記載の方法。
(付記11)前記絶縁層と配線層の形成を、当該絶縁層の1つを上に形成した剛性のベース上で行う、付記8〜10のいずれか1つに記載の方法。
(付記12)前記剛性ベースとその上の前記絶縁層との間に、当該絶縁層の当該剛性ベースへの密着性を高める材料の膜を設ける、付記11記載の方法。
(付記13)前記膜を前記剛性ベース上の一部分のみに設け、そして前記絶縁層と配線層のそれぞれ所定回数の形成を終了後に、当該剛性ベース上の当該膜の設けられていない領域から薄膜多層配線基板を剥離する、付記12記載の方法。
(付記14)前記内部導体部材及びその周囲を取り囲む導体層の形成を、電極層の形成とこれに続く電解めっきにより行う、付記8〜13のいずれか1つに記載の方法。
(付記15)前記内部導体部材及び前記側方導体層の形成のための電解めっきを、パターニングした開口内において行う、付記14記載の方法。
【0033】
【発明の効果】
以上説明したように、本発明の薄膜多層配線基板は、例えば信号伝送部材の幅が5μm、この信号伝送部材とその側方の側壁との間隔が5μmといった微細な同軸構造の配線を有することができる。従って、本発明によれば、高密度で、しかも特に高周波信号の伝送に好適な薄膜多層配線基板を提供することが可能になる。
【図面の簡単な説明】
【図1】本発明の薄膜多層配線基板製造方法の前半の工程を説明する図である。
【図2】本発明の薄膜多層配線基板製造方法の後半の工程を説明する図である。
【図3】本発明の薄膜多層配線基板の態様の一つを説明する断面図である。
【図4】本発明の薄膜多層配線基板の製造で利用する基板剥離方法の一例を説明する図である。
【図5】本発明の薄膜多層配線基板のもう一つの態様を説明する断面図である。
【図6】本発明の薄膜多層配線基板の更に別の態様を説明する断面図である。
【符号の説明】
1、41…ベース
2、6、10、12…絶縁層
3…下部導体層
5…側壁下部
7…内部導体部材
8…側壁中間部
9…側壁上部
11…上部導体層
30、50…薄膜多層配線基板
31、51…配線
32…パッド
33…外側導体層
34、52…バイア
37…バンプ
42…クロム膜
43、43’…薄膜多層配線構造体
61…下層絶縁層
62…下部導体層
63、65…絶縁層
64…側壁下部
66…側壁上部
67…内部配線部材
68…上部導体層
69…上層配線層
Claims (4)
- 絶縁層により切り離された所定の数の配線層を有し、当該配線層のうちの少なくとも1つに、内部導体部材とその周囲を取り囲む導体層とにより構成される配線を含み、前記内部導体部材は、前記導体層に設けられた開口部を貫通するバイアを介して、別の配線層に接続される薄膜多層配線基板を製造する方法であって、
当該内部導体部材とその周囲を取り囲む導体層とにより構成される配線を、
第1の溝を形成した第1の絶縁層の上に、前記導体層のうちの下部導体層を形成する工程、
前記下部導体層の上に、前記導体層のうちの側方導体層の一部となる側壁下部を形成する工程、
前記側壁下部の側面を覆い上面を露出する第2の絶縁層を形成する工程、
露出した前記側壁下部の上面と、一対の前記側壁下部の中間で、且つ前記第1の溝の形状にならって形成された第2の溝の中とに、前記側方導体層の一部となる側壁上部と前記内部導体部材とをそれぞれ形成する工程、
前記内部導体部材を覆い前記側壁上部の上面を露出する第3の絶縁層を形成する工程、
前記第3の絶縁層の上に、露出した前記側壁上部に接合する上部導体層を形成する工程、
により作製することを特徴とする、薄膜多層配線基板の製造方法。 - 前記絶縁層とそれにより切り離された前記所定の数の配線層の形成を、当該絶縁層の1つを上に形成した剛性のベース上で行う、請求項1記載の方法。
- 前記剛性ベースとその上の前記絶縁層との間に、当該絶縁層の当該剛性ベースへの密着性を高める材料の膜を設ける、請求項2記載の方法。
- 前記膜を前記剛性ベース上の一部分のみに設け、そして前記絶縁層と配線層の形成を終了後に、当該剛性ベース上の当該膜の設けられていない領域から薄膜多層配線基板を剥離する、請求項3記載の方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002020436A JP4067313B2 (ja) | 2002-01-29 | 2002-01-29 | 薄膜多層配線基板の製造方法 |
US10/338,646 US6943447B2 (en) | 2002-01-10 | 2003-01-09 | Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002020436A JP4067313B2 (ja) | 2002-01-29 | 2002-01-29 | 薄膜多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003224357A JP2003224357A (ja) | 2003-08-08 |
JP4067313B2 true JP4067313B2 (ja) | 2008-03-26 |
Family
ID=27743934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002020436A Expired - Fee Related JP4067313B2 (ja) | 2002-01-10 | 2002-01-29 | 薄膜多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4067313B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276957A (ja) * | 2004-03-23 | 2005-10-06 | Fujitsu Ltd | プリント基板 |
-
2002
- 2002-01-29 JP JP2002020436A patent/JP4067313B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003224357A (ja) | 2003-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5092032A (en) | Manufacturing method for a multilayer printed circuit board | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
JP2011091308A (ja) | 配線基板 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
US20020023895A1 (en) | Multilayer circuit board and method of manufacturing the same | |
JP2002111174A (ja) | 配線回路基板の製造方法 | |
US6943447B2 (en) | Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer | |
JP4067313B2 (ja) | 薄膜多層配線基板の製造方法 | |
JP2006128309A (ja) | キャパシタ装置及びその製造方法 | |
JPH09312471A (ja) | 多層配線板及びその製造方法 | |
JP2004146742A (ja) | 配線基板の製造方法 | |
JP3871910B2 (ja) | ケーブルを有するフレキシブルプリント基板およびその製造方法 | |
JPS5854520B2 (ja) | プリント板の製造方法 | |
JP2749461B2 (ja) | 多層回路基板及びその製造方法 | |
JP2655447B2 (ja) | 表面実装用多層プリント配線板及びその製造方法 | |
JPH09232760A (ja) | 多層プリント配線板およびその製造方法 | |
JP3748974B2 (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
JP4199957B2 (ja) | 多層配線基板の製造方法 | |
JP4114353B2 (ja) | クロストークノイズ低減多層配線回路基板及びその製造方法 | |
JPH11121930A (ja) | 多層印刷配線板の製造方法 | |
JPH06318772A (ja) | 回路基板およびその製造方法 | |
JP5857632B2 (ja) | 回路基板、回路基板の製造方法及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4067313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |