JP5857632B2 - 回路基板、回路基板の製造方法及び電子装置 - Google Patents
回路基板、回路基板の製造方法及び電子装置 Download PDFInfo
- Publication number
- JP5857632B2 JP5857632B2 JP2011237351A JP2011237351A JP5857632B2 JP 5857632 B2 JP5857632 B2 JP 5857632B2 JP 2011237351 A JP2011237351 A JP 2011237351A JP 2011237351 A JP2011237351 A JP 2011237351A JP 5857632 B2 JP5857632 B2 JP 5857632B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- circuit board
- land portion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
図1は第1の実施の形態に係る回路基板の一例を示す図である。図1には、第1の実施の形態に係る回路基板の要部側面を模式的に図示している。また、図2は第1の実施の形態に係る回路基板の配線パターン(配線層)と貫通ビアホール(貫通ビア)との配置関係の一例を示す図である。図2には、図1に示す回路基板の配線層と貫通ビアホールの配置を模式的に図示している。
図3に示す回路基板500は、中層の配線層520のランド部520aと配線部520bが同じ厚さで形成された構造を有する。その他の構造は、上記図1に示した回路基板10と同じである。
図4には、上記図1に示した回路基板10の伝送周波数と伝送損失の関係の一例(実線P)、及び上記図3に示した回路基板500の伝送周波数と伝送損失の関係の一例(点線Q)を示している。ここで、回路基板10及び回路基板500の絶縁層6には、ガラスエポキシ(FR−4)材料が用いられる。配線層2及び配線層520の、各々の配線部2b及び配線部520bから上下100μmの高さの位置に、開口部4a及び開口部5aの外径が600μmの配線層4及び配線層5を設ける。貫通ビアホール7の外径は350μmとされる。配線部1b、配線部2b、配線部520b、及び配線層3の配線部は、幅90μm、厚さ35μmとされる。ランド部1a、ランド部520a及びランド部3aは、外径600μm、厚さ35μmとされる。回路基板10のランド部2aは、外径600μm、厚さは10μmと薄くされる。
フォトレジスト24bにポジ型フォトレジストを用いた場合、上記のようにランド部22aが露出するパターンを形成するためには、そのランド部22a上を含むX部のフォトレジスト24bに対して露光光が照射される。Y部には露光光が照射されない。このとき、X部の絶縁層21上(凹部)のフォトレジスト24bは、ランド部22a上(凸部)のフォトレジスト24bを感光するための露光条件では、図7(A)に点線で示したような部分が十分に感光されず、現像後に残ってしまうことが起こり得る。しかし、このようにX部の絶縁層21上にフォトレジスト24bが残ったとしても、その絶縁層21上に残るフォトレジスト24bは、ハーフエッチング後、Y部に残るフォトレジスト24bと共に剥離除去すればよい。
尚、コア材20とコア材30の形成順序は、どちらを先に行っても構わない。
図11は第2の実施の形態に係る回路基板の第6形成工程の一例を示す図である。図11において、(A)はフォトレジスト形成工程の要部断面模式図、(B)はエッチング工程の要部断面模式図である。
図13は電子装置の一例を示す図である。図13には、電子装置の要部断面を模式的に図示している。
ここでは一例として回路基板80に、3枚のコア材60、コア材20及びコア材30を各々の間にプリプレグ40を挟んで積層して一体化した構造を有するものを用いている。回路基板80は、貫通ビアホール(貫通ビア)81を有し、一方の面側には、表面配線パターン32Bの一部を露出させてソルダレジスト等の保護膜82が設けられる。保護膜82は、回路基板80のもう一方の面側にも、表面配線パターン62Bを覆うように設けられる。
次に、第3の実施の形態について説明する。
図14に示す回路基板100は、ランド部22aが配線部22bよりも薄く形成された配線パターン22A上層の配線パターン32Aの、開口部32aの端部(開口端部)32cが、ランド部22aから離れる方向に薄く形成されている。回路基板100は、この点で、上記回路基板50と相違する。
図15は第3の実施の形態に係る回路基板の形成工程の一例を示す図である。図15において、(A)はフォトレジスト形成工程の要部断面模式図、(B)は露光及び現像工程の要部断面模式図、(C)はエッチング工程の要部断面模式図である。
図16は第4の実施の形態に係る回路基板の一例を示す図である。図16には、第4の実施の形態に係る回路基板の要部断面を模式的に図示している。
図17及び図18は第4の実施の形態に係る回路基板の形成工程の一例を示す図である。図17及び図18において、(A)はフォトレジスト形成工程の要部断面模式図、(B)は露光及び現像工程の要部断面模式図、(C)はエッチング工程の要部断面模式図である。
上記の第1〜第4の実施の形態では、回路基板10、回路基板50、回路基板80、回路基板100、回路基板110a及び回路基板110bを貫通する貫通ビアホール7、貫通ビアホール51、貫通ビアホール81を設ける場合を例示した。このほか、上記のようにランド部を薄くする手法は、回路基板全体を貫通しないビアホール(ビア)と接続されるランド部についても同様に適用可能である。
図19(A)に示す回路基板120aでは、コア材20にビアホール25が設けられ、そのビアホール25と接続されるランド部22aが薄く形成されている。この回路基板120aにおいて、コア材30の配線パターン32Aには、コア材20のランド部22aに対応する領域に開口部32aを設け、その開口端部32cを薄くする。このような回路基板120aによっても、上記同様の効果を得ることができる。尚、この回路基板120aにおいて、開口端部32cを薄くしなかった場合でも、ランド部22aに対応する領域が開口部32aであること、及びランド部22aが薄く形成されていることで、上記同様の効果を得ることは可能である。
(付記1) 第1絶縁層上に配設された第1配線層と、
前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、
前記第1配線層に接続されたビアと
を含み、
前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっている
ことを特徴とする回路基板。
(付記4) 前記ビアは、前記第2配線層の、前記ランド部に対応する領域を貫通して配設されることを特徴とする付記1乃至3のいずれかに記載の回路基板。
(付記6) 前記配線部の幅が、前記ランド部の外径よりも小さいことを特徴とする付記1乃至5のいずれかに記載の回路基板。
(付記8) 第1絶縁層上に第1配線層を配設する工程と、
前記第1配線層の上方に第2絶縁層を介して第2配線層を配設する工程と、
前記第1配線層に接続されるビアを配設する工程と
を含み、
前記第1配線層を配設する工程は、
前記第1絶縁層上に、前記ビアが接続されるランド部と、前記ランド部に接続された配線部とを有する配線パターンを形成する工程と、
形成された前記ランド部を薄くする工程と
を含む
ことを特徴とする回路基板の製造方法。
前記第1絶縁層上に前記第1配線層が配設された第1基板を形成する工程を含み、
前記第1配線層の上方に前記第2絶縁層を介して前記第2配線層を配設する工程は、
第3絶縁層上に前記第2配線層が配設された第2基板を形成する工程と、
前記第1基板と前記第2基板とを、前記第1配線層と前記第2配線層とを対向させ、前記第2絶縁層を介在させて積層し、前記第2絶縁層、前記第1基板及び前記第2基板を一体化する工程と
を含む
ことを特徴とする付記8に記載の回路基板の製造方法。
前記第2配線層の、前記ランド部に対応する領域に、開口部を形成する工程と、
前記開口部の端部を、前記第1配線層から離れる方向に薄くする工程と
を含むことを特徴とする付記8又は9に記載の回路基板の製造方法。
前記第2配線層の、前記ランド部に対応する領域を、前記第1配線層から離れる方向に薄くする工程を含む
ことを特徴とする付記8又は9に記載の回路基板の製造方法。
前記ビアを、前記第2配線層の、前記ランド部に対応する領域を貫通するように配設する工程を含む
ことを特徴とする付記8乃至11のいずれかに記載の回路基板。
前記回路基板に実装された電子部品と
を備え、
前記回路基板は、
第1絶縁層上に配設された第1配線層と、
前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、
前記第1配線層に接続されたビアと
を含み、
前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっている
ことを特徴とする電子装置。
1a,2a,3a,22a,520a ランド部
1b,2b,22b,520b 配線部
4a,5a,32a 開口部
6,21,31 絶縁層
7,51,81 貫通ビアホール
7a,51a 貫通孔
10,50,80,100,110a,110b,120a,120b,500 回路基板
20,30,60 コア材
22,32 導電層
22A,32A 配線パターン
22B,32B,62B 表面配線パターン
23,33 基板
24a,24b,34a,34b,54a フォトレジスト
25 ビアホール
32c 開口端部
32d ランド対応部
40 プリプレグ
50A 多層板
51b めっき層
70 電子装置
82 保護膜
90a,90b 半導体素子
91 バンプ
Claims (8)
- 第1絶縁層上に配設された第1配線層と、
前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、
前記第1配線層に接続されたビアと
を含み、
前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっており、
前記第2配線層は、前記ランド部に対応する領域に開口部を有し、前記開口部の端部が、前記第1配線層から離れる方向に薄くなっている
ことを特徴とする回路基板。 - 第1絶縁層上に配設された第1配線層と、
前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、
前記第1配線層に接続されたビアと
を含み、
前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっており、
前記第2配線層は、前記ランド部に対応する領域が、前記第1配線層から離れる方向に薄くなっている
ことを特徴とする回路基板。 - 前記ビアは、前記第2配線層の、前記ランド部に対応する領域を貫通して配設されることを特徴とする請求項1又は2に記載の回路基板。
- 第1絶縁層上に第1配線層を配設する工程と、
前記第1配線層の上方に第2絶縁層を介して第2配線層を配設する工程と、
前記第1配線層に接続されるビアを配設する工程と
を含み、
前記第1配線層を配設する工程は、
前記第1絶縁層上に、前記ビアが接続されるランド部と、前記ランド部に接続された配線部とを有する配線パターンを形成する工程と、
形成された前記ランド部を薄くする工程と
を含み、
前記第2配線層を配設する工程は、
前記第2配線層の、前記ランド部に対応する領域に、開口部を形成する工程と、
前記開口部の端部を、前記第1配線層から離れる方向に薄くする工程と
を含む
ことを特徴とする回路基板の製造方法。 - 第1絶縁層上に第1配線層を配設する工程と、
前記第1配線層の上方に第2絶縁層を介して第2配線層を配設する工程と、
前記第1配線層に接続されるビアを配設する工程と
を含み、
前記第1配線層を配設する工程は、
前記第1絶縁層上に、前記ビアが接続されるランド部と、前記ランド部に接続された配線部とを有する配線パターンを形成する工程と、
形成された前記ランド部を薄くする工程と
を含み、
前記第2配線層を配設する工程は、
前記第2配線層の、前記ランド部に対応する領域を、前記第1配線層から離れる方向に薄くする工程を含む
ことを特徴とする回路基板の製造方法。 - 前記第1絶縁層上に前記第1配線層を配設する工程は、
前記第1絶縁層上に前記第1配線層が配設された第1基板を形成する工程を含み、
前記第1配線層の上方に前記第2絶縁層を介して前記第2配線層を配設する工程は、
第3絶縁層上に前記第2配線層が配設された第2基板を形成する工程と、
前記第1基板と前記第2基板とを、前記第1配線層と前記第2配線層とを対向させ、前記第2絶縁層を介在させて積層し、前記第2絶縁層、前記第1基板及び前記第2基板を一体化する工程と
を含む
ことを特徴とする請求項4又は5に記載の回路基板の製造方法。 - 回路基板と、
前記回路基板に実装された電子部品と
を備え、
前記回路基板は、
第1絶縁層上に配設された第1配線層と、
前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、
前記第1配線層に接続されたビアと
を含み、
前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっており、
前記第2配線層は、前記ランド部に対応する領域に開口部を有し、前記開口部の端部が、前記第1配線層から離れる方向に薄くなっている
ことを特徴とする電子装置。 - 回路基板と、
前記回路基板に実装された電子部品と
を備え、
前記回路基板は、
第1絶縁層上に配設された第1配線層と、
前記第1配線層の上方に第2絶縁層を介して配設された第2配線層と、
前記第1配線層に接続されたビアと
を含み、
前記第1配線層は、前記ビアが接続されたランド部と、前記ランド部に接続された配線部とを有し、前記ランド部が、前記配線部よりも、前記第2配線層から離れる方向に薄くなっており、
前記第2配線層は、前記ランド部に対応する領域が、前記第1配線層から離れる方向に薄くなっている
ことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011237351A JP5857632B2 (ja) | 2011-10-28 | 2011-10-28 | 回路基板、回路基板の製造方法及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011237351A JP5857632B2 (ja) | 2011-10-28 | 2011-10-28 | 回路基板、回路基板の製造方法及び電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013098229A JP2013098229A (ja) | 2013-05-20 |
JP5857632B2 true JP5857632B2 (ja) | 2016-02-10 |
Family
ID=48619910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011237351A Expired - Fee Related JP5857632B2 (ja) | 2011-10-28 | 2011-10-28 | 回路基板、回路基板の製造方法及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5857632B2 (ja) |
-
2011
- 2011-10-28 JP JP2011237351A patent/JP5857632B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013098229A (ja) | 2013-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
KR101281410B1 (ko) | 다층 배선기판 | |
JP6293998B2 (ja) | 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2012039090A (ja) | 半導体装置及びその製造方法 | |
KR20030088357A (ko) | 금속 코어 기판 및 그 제조 방법 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
JP2011199077A (ja) | 多層配線基板の製造方法 | |
KR100897668B1 (ko) | 캐리어를 이용한 인쇄회로기판의 제조 방법 | |
JP2015185828A (ja) | 電子部品内蔵多層配線板およびその製造方法 | |
KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
TWI531291B (zh) | 承載板及其製作方法 | |
JP5359757B2 (ja) | 多層プリント配線板の位置認識マーク | |
JP5857632B2 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
TW201417663A (zh) | 承載板的製作方法 | |
TWI461135B (zh) | 製作電路板之方法 | |
JP2000232267A (ja) | 多層プリント配線板の製造方法 | |
JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
WO2018047612A1 (ja) | 部品内蔵基板及びその製造方法 | |
KR101108816B1 (ko) | 다층 인쇄회로기판 및 이의 제조방법 | |
JP4736251B2 (ja) | フィルムキャリア及びその製造方法 | |
TWI578865B (zh) | A circuit board manufacturing method that can embed high pin count components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5857632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |