JP2749461B2 - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法

Info

Publication number
JP2749461B2
JP2749461B2 JP3155915A JP15591591A JP2749461B2 JP 2749461 B2 JP2749461 B2 JP 2749461B2 JP 3155915 A JP3155915 A JP 3155915A JP 15591591 A JP15591591 A JP 15591591A JP 2749461 B2 JP2749461 B2 JP 2749461B2
Authority
JP
Japan
Prior art keywords
circuit board
resin layer
resin
wiring
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3155915A
Other languages
English (en)
Other versions
JPH04352387A (ja
Inventor
成夫 棚橋
伸 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3155915A priority Critical patent/JP2749461B2/ja
Publication of JPH04352387A publication Critical patent/JPH04352387A/ja
Application granted granted Critical
Publication of JP2749461B2 publication Critical patent/JP2749461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板及びその製造
方法、特に、多層回路基板及びその製造方法に関する。
【0002】
【従来の技術】混成集積回路等に用いられる回路基板と
して、所定の表面配線が配置されたセラミック製の回路
基板と、このセラミック製の回路基板上に積層されかつ
所定の表面配線を有するポリイミド樹脂製の樹脂基板と
を備えた多層回路基板が知られている。この多層回路基
板では、セラミック製の回路基板の表面配線と、樹脂基
板の表面配線とが、樹脂基板に設けられたスルーホール
を介して接続されている。
【0003】ところで、前記多層回路基板は、セラミッ
ク等の焼成可能な無機質材料のみからなる多層回路基板
の場合と異なり一体焼成により製造することができない
ので、次の工程を含む方法により製造されている。 ◎表面配線を有するセラミック製の回路基板を用意する
工程。 ◎前記表面配線の所定部位に導電性材料からなる柱部を
設ける工程。なお、柱部の直径は、表面配線の密度との
関係で、通常約25μmである。 ◎柱部の上端面が覆われるように、セラミック製の回路
基板上に感光性ポリイミド樹脂ペーストを塗布する工
程。 ◎塗布した感光性ポリイミド樹脂ペーストを半硬化する
工程。 ◎柱部の上端面に対応する、半硬化された感光性ポリイ
ミド樹脂上にフォトマスクを配置し、感光性ポリイミド
樹脂を露光する工程。 ◎フォトマスクにより露光されなかった半硬化状態の感
光性ポリイミド樹脂を現像液により除去する工程。 ◎感光性ポリイミド樹脂を加熱することにより硬化・収
縮させ、表面が柱部の上端面と同一平面の樹脂基板とす
る工程。 ◎柱部の上端面に接続された表面配線を樹脂基板上に配
置する工程。
【0004】この方法では、柱部が絶縁基板を貫くスル
ーホールとなり、この柱部によりセラミック製の回路基
板側の表面配線と樹脂基板側の表面配線とが接続され
る。
【0005】
【発明が解決しようとする課題】(a) 前記多層回路
基板を製造するための前記従来の製造方法では、柱部の
直径が通常約25μmと小さいために、フォトマスクを
柱部に対応するよう正確に配置するのが困難である。こ
のため、樹脂基板表面に露出する柱部の回りに凹凸の生
じる場合がある。このような凹凸は、樹脂基板上に配置
された表面配線と柱部との接続不良の原因となる。
【0006】また、感光性ポリイミド樹脂を露光する工
程において、樹脂基板表面と柱部の上端面とを同一平面
とするために、特殊な形状のフォトマスクを使用する必
要がある。また、感光性ポリイミド樹脂ペーストに異物
が付着すると、その部分が露光されず、ピンホールとな
ることがある。この場合、セラミック製の回路基板側の
表面配線と樹脂基板側の表面配線とが短絡してしまうお
それがある。このため、前記従来の製造方法では、信頼
性の高い多層回路基板を効率良く製造するのが困難であ
る。
【0007】(b) 前記従来の多層回路基板は、上述
の製造方法により製造されるため、樹脂基板は感光性樹
脂のみにより実現できる。したがって、前記従来の多層
回路基板では、信号の伝達速度をより高めることができ
る、ポリイミド樹脂よりも低誘電率のベンゾシクロブテ
ン樹脂やフッ素樹脂は、その感光性樹脂が存在しないた
め樹脂基板材料に利用できない。
【0008】本発明の目的は、信号がより高速に伝達で
きる多層回路基板を提供することにある。また、本発明
の他の目的は、信頼性の高い多層回路基板が効率良く製
造できる、多層回路基板の製造方法を提供することにあ
る。
【0009】
【課題を解決するための手段】本発明の多層回路基板
は、第1回路基板と、第2回路基板とを有している。第
1回路基板は、第1表面配線を有し、第1表面配線の所
定部位に導電性材料からなる柱部が形成され、電気絶縁
性の無機質材料から構成されている。また、第2回路基
板は、第1回路基板の上面に、柱部の上端面を覆うよう
に電気絶縁性の第1樹脂層が形成され、第1樹脂層の表
面が平坦になるように第2樹脂層を積層し、第1樹脂層
および第2樹脂層がドライエッチングされて柱部の上端
面と同一平面となるように構成されている。そして、第
1樹脂層および第2樹脂層がポリイミド樹脂よりも低誘
電率の電気絶縁性樹脂からなることを特徴としている。
【0010】本発明の多層回路基板の製造方法は、次の
工程を含んでいる。 ◎第1表面配線を有する、電気絶縁性の無機質材料から
なる第1回路基板を用意する工程。 ◎導電性材料からなる柱部を第1表面配線の所定部位に
設ける工程。 ◎柱部の上端面が覆われるように、第1回路基板上に電
気絶縁性の第1樹脂層を配置する工程。 ◎第1樹脂層上に表面が平坦になるよう第2樹脂層を配
置する工程。 ◎柱部の上端面と第1樹脂層の表面とが同一平面になる
よう第2樹脂層と第1樹脂層の一部とをドライエッチン
グにより除去する工程。 ◎ドライエッチングによる除去工程の後に、柱部に接続
された第2表面配線を第1樹脂層の表面に配置する工
程。
【0011】
【作用】本発明の多層回路基板では、第2回路基板を構
成する電気絶縁性樹脂がポリイミド樹脂よりも低誘電率
であるため、第2回路基板を通過する信号の速度は、第
2回路基板がポリイミド樹脂からなる場合に比べて速
い。このため、本発明の多層回路基板によれば、信号が
より高速に伝達できる。
【0012】本発明の多層回路基板の製造方法では、第
1回路基板上に第1樹脂層と第2樹脂層とを順に配置し
た後に、第2樹脂層と第1樹脂層の一部とをドライエッ
チングすることにより第1樹脂層の表面と柱部の上端面
とを同一平面にしている。したがって、本発明によれ
ば、リソグラフィ技術を用いた従来例に比べると効率良
く多層回路基板が製造できる。また、この製造方法によ
れば、柱部の上端面と第1樹脂層との境目に凹凸が生じ
にくいので、第1樹脂層に配置された第2表面配線は柱
部との接続不良を起こしにくい。よって、本発明によれ
ば、信頼性の高い多層回路基板が製造できる。さらに、
本発明の方法では、感光性樹脂以外の電気絶縁性樹脂を
用いることもできる。
【0013】
【実施例】図1に本発明の一実施例に係る多層回路基板
1を示す。図において、多層回路基板1は、セラミック
製の第1回路基板2と、その上に積層された樹脂製の第
2回路基板3とから主に構成されている。
【0014】第1回路基板2は、3枚のセラミックグリ
ーンシートを積層して一体焼成することにより得られた
一体化したシート2a,2b,2cから構成されてい
る。各セラミックグリーンシートを構成するセラミック
材料は、たとえばアルミナやガラス系のセラミック材料
である。
【0015】第1回路基板2は、内部配線4を内部に有
しており、また図の上面に表面配線5を有している。内
部配線4は、シート2a,2bの図上面にそれぞれ所定
のパターンに配置されている。また、表面配線5は、シ
ート2cの上面に所定のパターンに配置されている。こ
れらの内部配線4及び表面配線5は、シート2b,2c
に設けられたスルーホール6を通じて互いに接続されて
いる。また、シート2aに設けられた内部配線4は、シ
ート2aに設けられたスルーホール7を通って第1回路
基板2の図下面に延びており、その先端に実装用のピン
8が取り付けられている。なお、内部配線4、表面配線
5及びスルーホール6,7は、たとえば銅系の導電材料
を用いて構成されている。
【0016】樹脂製の第2回路基板3は、第1回路基板
2上に配置された第1樹脂層9と、第1樹脂層9に積層
された第2樹脂層10とから主に構成されている。第2
回路基板3は、内部配線11と表面配線12とを有して
いる。内部配線11は、第1樹脂層9の図上面に所定の
パターンに配置されており、第1樹脂層9に設けられた
スルーホール13を通じて第1回路基板2の表面配線5
に接続されている。また、表面配線12は、第2樹脂層
10上に所定のパターンに配置されており、第2樹脂層
10に設けられたスルーホール14を通じて内部配線1
1に接続されている。
【0017】第2回路基板3は、ポリイミド樹脂(誘電
率(ε)=3.3)よりも誘電率が小さな材料、たとえ
ばベンゾシクロブテン樹脂(ε=2.6)やフッ素樹脂
(ε=2.0)等を用いて形成されている。もちろん、
第2回路基板3はポリイミド樹脂により構成されていて
もよい。なお、ポリイミド樹脂は、感光性のポリイミド
樹脂または非感光性のポリイミド樹脂のいずれが用いら
れてもよい。
【0018】次に、図2から図9を参照して、前記多層
回路基板1の製造方法について説明する。まず、第1回
路基板2を製造する。第1回路基板2は、セラミックグ
リーンシートを積層して一体焼成すると得られる。ここ
で、内部配線4及び表面配線5は、導電ペーストを予め
各セラミックグリーンシートの表面に印刷し、これをセ
ラミックグリーンシートと同時に焼成すると形成でき
る。なお、表面配線5は、セラミックグリーンシートを
焼成して得られた焼成体の上面に導電ペーストを塗布し
て焼成することにより内部配線4とは別に形成してもよ
いし、スパッタリング法により配置してもよい。また、
スルーホール6,7は、セラミックグリーンシートに設
けられた貫通孔に導電ペーストを充填し、この導電ペー
ストをグリーンシートと同時に焼成すると形成できる。
【0019】次に、図2に示すように、第1回路基板2
の上面に、フォトレジストの樹脂層20を配置する。こ
の樹脂層20は、次のようにして配置できる。まず、第
1回路基板2の全体に均一にフォトレジストを塗布す
る。そして、表面配線5の所定部位(スルーホール13
を形成すべき部位)に対応するフォトレジスト上に円板
状のフォトマスクを配置した後に、フォトレジストを感
光させる。次に、フォトマスクを取り除いてフォトレジ
ストを現像処理すると、保護されていたフォトレジスト
が現像液により除去される。その後、フォトレジストを
加熱して硬化すると、樹脂層20が形成できる。この樹
脂層20は、フォトマスクが配置されていた部位に円筒
状の穴21を有している。なお、この穴21の直径は、
フォトマスクの直径の調節により、25μm程度に設定
される。
【0020】次に、樹脂層20が配置された第1回路基
板2をメッキ槽に浸漬し、図3に示すように、穴21内
にメッキ22を配置する。このメッキ22は、表面配線
5と接続される。
【0021】次に、第1回路基板2から樹脂層20を剥
離する。すると、図4に示すように、表面配線5上にメ
ッキによる柱部23が起立した第1回路基板2が得られ
る。
【0022】次に、柱部23が形成された第1回路基板
2上に、図4に二点鎖線で示すように、樹脂ペースト2
4を塗布する。ここで塗布する樹脂ペースト24は、た
とえばポリイミド樹脂、ベンゾシクロブテン樹脂または
フッ素樹脂のペーストである。樹脂ペースト24は、柱
部23の上面が完全に覆われるよう塗布する。なお、樹
脂ペースト24の塗布厚みは、硬化時の収縮を考慮し
て、柱部23の厚みに対し約3倍以上の厚いものとして
おくのが好ましい。
【0023】次に、樹脂ペースト24を加熱して硬化さ
せる。これにより、第1回路基板2上に第1樹脂層9が
積層される。この際、図5に示すように、樹脂ペースト
24の収縮により、柱部23上には段部24aが形成さ
れる。
【0024】次に、図6に示すように、得られた第1樹
脂層9上にダミー樹脂層25を配置する。ここでは、第
1樹脂層9の段部24による盛り上がりが生じないよ
う、ダミー樹脂層25の表面は平坦化しておく。このダ
ミー樹脂層25は、たとえばノボラック樹脂等の一般的
な熱硬化性樹脂のペーストを均一に塗布して硬化すると
配置できる。
【0025】次に、図7に示すように、柱部23の上面
が露出するまでダミー樹脂層25と第1樹脂層9の一部
とをドライエッチングする。ここでは、ダミー樹脂層2
5の表面が平坦に形成されているため、エッチングが均
一に行われ、エッチング後の第1樹脂層9の表面は平坦
になる。なお、ドライエッチングは、たとえば酸素やフ
ッ素等のプラズマエッチングによるのが好ましい。
【0026】エッチング処理の後、図8に示すように、
第1樹脂層9上に柱部23と接続されるよう所定のパタ
ーンの内部配線11を配置する。この内部配線11は、
たとえばスパッタリング法により配置される。ここで
は、第1樹脂層9の表面が平坦にエッチングされている
ため、内部配線11と柱部23との接続部に接続不良が
生じにくい。
【0027】次に、上述の工程を繰り返して第1樹脂層
9上に第2樹脂層10を形成し、さらに第2樹脂層10
上に表面配線12を配置する。そして、第1回路基板の
図1下面にピン8をろう付け等の手段により固定する
と、多層回路基板1が得られる。
【0028】得られた多層回路基板1には、第2回路基
板3の表面配線12上の所定部位にたとえばIC等の電
子部品26が配置できる。なお、第2回路基板3が低誘
電率のベンゾシクロブテン樹脂やフッ素樹脂により構成
されている場合、第2回路基板3がポリイミド樹脂によ
り構成されている場合に比べて信号の伝達速度がより速
まるため、多層回路基板1は高速駆動の半導体素子を搭
載するのに適している。電子部品26が搭載された多層
回路基板1は、ピン8により所定の回路基板に実装され
得る。
【0029】
【発明の効果】本発明の多層回路基板は、第2回路基板
が上述のような低誘電率の電気絶縁性樹脂から構成され
ているため、より高速に信号が伝達できる。本発明の多
層回路基板の製造方法では、従来例のようなリソグラフ
ィ技術を採用していないため、信頼性の高い多層回路基
板が効率良く製造できる。また、感光性樹脂以外の電気
絶縁性樹脂層を備えた多層回路基板も製造できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る多層回路基板の縦断面
図。
【図2】本発明の一実施例に係る、前記多層回路基板の
製造方法の一工程を示す縦断面部分図。
【図3】前記製造方法の他の一工程を示す図2に相当す
る図。
【図4】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図5】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図6】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図7】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【図8】前記製造方法のさらに他の一工程を示す図2に
相当する図。
【符号の説明】
1 多層回路基板 2 第1回路基板 3 第2回路基板 5 表面配線 9 第1樹脂層 11 内部配線 23 柱部 25 ダミー樹脂層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】第1表面配線を有し、前記第1表面配線の
    所定部位に導電性材料からなる柱部が形成される、電気
    絶縁性の無機質材料からなる第1回路基板と、 前記第1回路基板の上面に、前記柱部の上端面を覆うよ
    うに電気絶縁性の第1樹脂層が形成され、前記第1樹脂
    層の表面が平坦になるように第2樹脂層を積層し、前記
    第1樹脂層および第2樹脂層がドライエッチングされて
    前記柱部の上端面と同一平面となるようにした第2回路
    基板と、 を有し、前記第1樹脂層および第2樹脂層がポリイミド
    樹脂よりも低誘電率の電気絶縁性樹脂からなることを特
    徴とする多層回路基板。
  2. 【請求項2】第1表面配線を有する、電気絶縁性の無機
    質材料からなる第1回路基板を用意する工程と、 導電性材料からなる柱部を前記第1表面配線の所定部位
    に設ける工程と、 前記柱部の上端面が覆われるように、前記第1回路基板
    上に電気絶縁性の第1樹脂層を配置する工程と、 前記第1樹脂層上に表面が平坦になるよう第2樹脂層を
    配置する工程と、 前記柱部の上端面と前記第1樹脂層の表面とが同一平面
    になるよう前記第2樹脂層と前記第1樹脂層の一部とを
    ドライエッチングにより除去する工程と、 前記ドライエッチングによる除去工程の後に、前記柱部
    に接続された第2表面配線を前記第1樹脂層の表面に配
    置する工程と、 を含む多層回路基板の製造方法。
JP3155915A 1991-05-29 1991-05-29 多層回路基板及びその製造方法 Expired - Fee Related JP2749461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3155915A JP2749461B2 (ja) 1991-05-29 1991-05-29 多層回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3155915A JP2749461B2 (ja) 1991-05-29 1991-05-29 多層回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04352387A JPH04352387A (ja) 1992-12-07
JP2749461B2 true JP2749461B2 (ja) 1998-05-13

Family

ID=15616294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3155915A Expired - Fee Related JP2749461B2 (ja) 1991-05-29 1991-05-29 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2749461B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457348B2 (ja) 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
JP2531464B2 (ja) * 1993-12-10 1996-09-04 日本電気株式会社 半導体パッケ―ジ
JP2000106482A (ja) 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP3935480B2 (ja) * 1998-07-29 2007-06-20 ソニーケミカル&インフォメーションデバイス株式会社 フレキシブル基板製造方法
JP2000340905A (ja) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd 光・電気配線基板及び製造方法並びに実装基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
JPS63307768A (ja) * 1987-06-09 1988-12-15 Hitachi Chem Co Ltd 半導体搭載用多層回路板
JPH02208324A (ja) * 1989-02-08 1990-08-17 Nitto Denko Corp 低誘電率シート、該シートを用いてなる積層板および多層回路基板

Also Published As

Publication number Publication date
JPH04352387A (ja) 1992-12-07

Similar Documents

Publication Publication Date Title
JPH04345779A (ja) 電気接続要素の製造方法
JPS6317359B2 (ja)
JPH04355086A (ja) 電気接続要素の製造方法
JPH03246993A (ja) 実装基板
JP2749461B2 (ja) 多層回路基板及びその製造方法
US4882839A (en) Method of manufacturing multi-layered wiring substrate
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JPH07235768A (ja) 薄膜多層配線基板の製造方法
JPH06314878A (ja) プリント配線板の製造方法
JPH07212045A (ja) 電子部品及びその製造方法
JPH09232760A (ja) 多層プリント配線板およびその製造方法
JP2748890B2 (ja) 有機樹脂多層配線基板およびその製造方法
JP2530008B2 (ja) 配線基板の製造方法
JP2720511B2 (ja) ヴィアフィル形成方法
JP2000349447A (ja) 多層プリント配線板と、その多層プリント配線板の製造方法
JP2000223648A (ja) 集積マイクロ波アセンブリの製造方法
JP4067313B2 (ja) 薄膜多層配線基板の製造方法
JP2710492B2 (ja) 多層印刷配線基板の製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPS63313896A (ja) エアギャップ多層配線の形成方法
JPH04323895A (ja) 薄膜多層回路基板とその製造方法
JPH06268377A (ja) 多層配線基板の製造方法
JP2644847B2 (ja) 多層配線基板及びその製造方法
JP2755019B2 (ja) 多層配線基板の製造方法
JP2869616B2 (ja) 回路配線基板の製造法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees