JP2531464B2 - 半導体パッケ―ジ - Google Patents
半導体パッケ―ジInfo
- Publication number
- JP2531464B2 JP2531464B2 JP5310512A JP31051293A JP2531464B2 JP 2531464 B2 JP2531464 B2 JP 2531464B2 JP 5310512 A JP5310512 A JP 5310512A JP 31051293 A JP31051293 A JP 31051293A JP 2531464 B2 JP2531464 B2 JP 2531464B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor package
- ground layer
- ground
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【0001】
【産業上の利用分野】本発明は、集積度が高く高速動作
が要求される半導体デバイスのパッケージ技術に関す
る。
が要求される半導体デバイスのパッケージ技術に関す
る。
【0002】
【従来の技術】従来よりよく知られている半導体パッケ
ージとしては、アルミナなどのセラミック基板の内層に
メッシュ構造よりなる電源およびグランド層を設け、か
つ表層にメッシュ構造よりなるグランド層を形成し、そ
の上にポリイミドを層間絶縁膜に用いた薄膜多層配線基
板を形成し、セラミック基板の裏面に外部接続端子を設
けた構造よりなるものがある。
ージとしては、アルミナなどのセラミック基板の内層に
メッシュ構造よりなる電源およびグランド層を設け、か
つ表層にメッシュ構造よりなるグランド層を形成し、そ
の上にポリイミドを層間絶縁膜に用いた薄膜多層配線基
板を形成し、セラミック基板の裏面に外部接続端子を設
けた構造よりなるものがある。
【0003】図4は従来技術による半導体パッケージを
示した断面構成図である。メッシュ構造よりなる電源お
よびグランド層21を内層に設けたセラミック基板22
の表層にメッシュ構造よりなるグランド層23が設けら
れる。このうえにポリイミド薄膜多層配線24が設けら
れ、その上にチップとの接続パッド25が形成される。
また外部接続端子26はセラミック基板22の裏面に形
成されている。
示した断面構成図である。メッシュ構造よりなる電源お
よびグランド層21を内層に設けたセラミック基板22
の表層にメッシュ構造よりなるグランド層23が設けら
れる。このうえにポリイミド薄膜多層配線24が設けら
れ、その上にチップとの接続パッド25が形成される。
また外部接続端子26はセラミック基板22の裏面に形
成されている。
【0004】
【発明が解決しようとする課題】上述した従来の半導体
パッケージでは、グランド層の形状がメッシュ構造とな
っているので、漏れ電流の影響が大きく、また特性イン
ピーダンスの整合の精度にも限界があり、高速な信号を
伝送するにあたり波形の歪みやノイズの発生を引き起こ
すことが問題となってくる。しかしながらセラミック基
板においては、焼成時に収縮する、あるいはバインダー
が抜けない、研磨による平坦化に限界がある、などとい
ったプロセス上、あるいは構造上の問題点があり、漏れ
電流を完全にシールドすることのできるプレート構造の
グランドを形成することができない。
パッケージでは、グランド層の形状がメッシュ構造とな
っているので、漏れ電流の影響が大きく、また特性イン
ピーダンスの整合の精度にも限界があり、高速な信号を
伝送するにあたり波形の歪みやノイズの発生を引き起こ
すことが問題となってくる。しかしながらセラミック基
板においては、焼成時に収縮する、あるいはバインダー
が抜けない、研磨による平坦化に限界がある、などとい
ったプロセス上、あるいは構造上の問題点があり、漏れ
電流を完全にシールドすることのできるプレート構造の
グランドを形成することができない。
【0005】一方、プリント基板においてはプレート構
造よりなるグランドを用いているものの、上述した先の
セラミック基板と同等な高密度配線を形成するために
は、基板内に無数の貫通スルーホールを設ける必要があ
る。無数の貫通スルーホールが存在するため構造上はメ
ッシュのものとさほど変わらず、シールド性もさほどメ
ッシュ構造のものとはかわらない。さらに、プリント基
板はガラスクロスを含浸しているので絶縁層1層の膜厚
が大きく信号線とグランドとの距離を近づけることが困
難である。このため構造上ノイズの増大を避けることが
難しく、根本的にも高速な信号を伝送するには不向きで
ある。
造よりなるグランドを用いているものの、上述した先の
セラミック基板と同等な高密度配線を形成するために
は、基板内に無数の貫通スルーホールを設ける必要があ
る。無数の貫通スルーホールが存在するため構造上はメ
ッシュのものとさほど変わらず、シールド性もさほどメ
ッシュ構造のものとはかわらない。さらに、プリント基
板はガラスクロスを含浸しているので絶縁層1層の膜厚
が大きく信号線とグランドとの距離を近づけることが困
難である。このため構造上ノイズの増大を避けることが
難しく、根本的にも高速な信号を伝送するには不向きで
ある。
【0006】本発明は上述したこれら問題点を解決し、
高速な信号を伝送することのできる半導体パッケージを
提供することにある。
高速な信号を伝送することのできる半導体パッケージを
提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体パッケー
ジは、エポキシ、あるいはビスマレイミド−トリアジン
レジン(BTレジン)などの樹脂をガラスクロスに含浸
してなるプリント基板の内層にプレート構造の電源層を
設け、表層にプレート構造のグランド層を形成し、その
うえに銅とベンゾシクロブテンからなる薄膜多層配線を
形成した構造となっている。
ジは、エポキシ、あるいはビスマレイミド−トリアジン
レジン(BTレジン)などの樹脂をガラスクロスに含浸
してなるプリント基板の内層にプレート構造の電源層を
設け、表層にプレート構造のグランド層を形成し、その
うえに銅とベンゾシクロブテンからなる薄膜多層配線を
形成した構造となっている。
【0008】従来技術で用いられているポリイミドは硬
化温度が350℃以上と高く、プリント基板上に薄膜多
層配線を形成するには耐熱性上問題がある。さらにプリ
ント基板に用いられているCu導体とポリイミドの密着
性に問題があり、種々のカップリング剤の塗布、あるい
は酸素プラズマ処理などさまざまな表面処理が施されて
いるものの、表面すべてがCuグランドでないメッシュ
構造などはまだしも、プレート構造上に形成することは
依然困難である。
化温度が350℃以上と高く、プリント基板上に薄膜多
層配線を形成するには耐熱性上問題がある。さらにプリ
ント基板に用いられているCu導体とポリイミドの密着
性に問題があり、種々のカップリング剤の塗布、あるい
は酸素プラズマ処理などさまざまな表面処理が施されて
いるものの、表面すべてがCuグランドでないメッシュ
構造などはまだしも、プレート構造上に形成することは
依然困難である。
【0009】これに対して、ベンゾシクロブテンの硬化
温度は200℃程度と低いため、耐熱性上問題なく通常
のエポキシ、あるいはBTレジン系のプリント基板上に
これを層間絶縁膜に用いた薄膜多層配線基板を容易に形
成することができる。さらに、たとえばトリエトキシビ
ニルシラン、3−アミノプロピルトリエトキシシラン等
のシラン系カップリング剤を塗布することにより、さま
ざまな金属導体と優れた密着性を得ることができ、プレ
ート構造の金属グランド上にでも容易に薄膜多層配線を
形成することができるようになる。
温度は200℃程度と低いため、耐熱性上問題なく通常
のエポキシ、あるいはBTレジン系のプリント基板上に
これを層間絶縁膜に用いた薄膜多層配線基板を容易に形
成することができる。さらに、たとえばトリエトキシビ
ニルシラン、3−アミノプロピルトリエトキシシラン等
のシラン系カップリング剤を塗布することにより、さま
ざまな金属導体と優れた密着性を得ることができ、プレ
ート構造の金属グランド上にでも容易に薄膜多層配線を
形成することができるようになる。
【0010】プリント基板の内層には電源層、あるいは
グランド層のみを設け、高速な信号が伝送される信号配
線はベンゾシクロブテン薄膜多層配線層に設けられる構
造となっている。このため、表層に設けられるプレート
構造のグランド層については、貫通スルーホールを形成
する必要がないので、漏れ電流(ノイズ)のシールド性
は飛躍的に向上するばかりか、特性インピーダンスの整
合精度にもたいへん優れた構造となる。さらにたとえば
特開平4−167596号公報に記載されているよう
に、ベンゾシクロブテンは誘電率が2.7と低く、セラ
ミックあるいはプリント基板などの従来技術による半導
体パッケージよりも、より高速伝送を実現することがで
きる。さらにベンゾシクロブテンは耐吸湿性にも優れ、
信頼性にも優れた半導体パッケージを実現することがで
きる。
グランド層のみを設け、高速な信号が伝送される信号配
線はベンゾシクロブテン薄膜多層配線層に設けられる構
造となっている。このため、表層に設けられるプレート
構造のグランド層については、貫通スルーホールを形成
する必要がないので、漏れ電流(ノイズ)のシールド性
は飛躍的に向上するばかりか、特性インピーダンスの整
合精度にもたいへん優れた構造となる。さらにたとえば
特開平4−167596号公報に記載されているよう
に、ベンゾシクロブテンは誘電率が2.7と低く、セラ
ミックあるいはプリント基板などの従来技術による半導
体パッケージよりも、より高速伝送を実現することがで
きる。さらにベンゾシクロブテンは耐吸湿性にも優れ、
信頼性にも優れた半導体パッケージを実現することがで
きる。
【0011】
【実施例】次に本発明について図面を参照して説明す
る。図1は、本発明における半導体パッケージの断面構
成図を示す一実施例であり、図2、3はその応用例であ
る。
る。図1は、本発明における半導体パッケージの断面構
成図を示す一実施例であり、図2、3はその応用例であ
る。
【0012】エポキシ、あるいはBTレジンなどの耐熱
性樹脂をガラスクロスに含浸してなるプリント基板1の
内層にプレート構造よりなる銅箔電源層2が設けられ
る。このプリント基板1の表層に、プレート構造よりな
るグランド層3が形成される。このグランド層3は、た
とえば銅箔をプリント基板1上にラミネートし、所定の
形状にエッチングする工程により形成されるので、通常
のプリント基板に見られるような貫通スルーホールがま
ったくない構造となる。このためノイズの漏れがなく、
シールド性に優れた構造をとることができるようにな
る。
性樹脂をガラスクロスに含浸してなるプリント基板1の
内層にプレート構造よりなる銅箔電源層2が設けられ
る。このプリント基板1の表層に、プレート構造よりな
るグランド層3が形成される。このグランド層3は、た
とえば銅箔をプリント基板1上にラミネートし、所定の
形状にエッチングする工程により形成されるので、通常
のプリント基板に見られるような貫通スルーホールがま
ったくない構造となる。このためノイズの漏れがなく、
シールド性に優れた構造をとることができるようにな
る。
【0013】プレート構造のグランド層3形成後、その
表面にシラン系カップリング剤として3−アミノプロピ
ルトリエトキシシランを塗布したのち、銅薄膜導体4と
ベンゾシクロブテン5からなる薄膜多層信号配線6を形
成する。最上層にはチップとの接続パッド7が設けられ
る。また銅薄膜導体4には、信号配線のほか、必要とあ
らばグランド層、電源層なども設けることができる。
表面にシラン系カップリング剤として3−アミノプロピ
ルトリエトキシシランを塗布したのち、銅薄膜導体4と
ベンゾシクロブテン5からなる薄膜多層信号配線6を形
成する。最上層にはチップとの接続パッド7が設けられ
る。また銅薄膜導体4には、信号配線のほか、必要とあ
らばグランド層、電源層なども設けることができる。
【0014】外部接続端子8は、図1のようにプリント
基板1の裏面に設けることができるほか、プリント基板
の優れた成形加工性を生かして図2のように側面に設け
たり、図3のようにチップとの接続端子7を設けた面の
外周に設けることもできる。
基板1の裏面に設けることができるほか、プリント基板
の優れた成形加工性を生かして図2のように側面に設け
たり、図3のようにチップとの接続端子7を設けた面の
外周に設けることもできる。
【0015】
【発明の効果】以上説明したように本発明の半導体パッ
ケージは、エポキシ、あるいはビスマレイミド−トリア
ジンレジン(BTレジン)などの樹脂をガラスクロスに
含浸してなるプリント基板の内層にプレート構造の電源
層を設け、表層にプレート構造のグランド層を形成し、
そのうえに銅とベンゾシクロブテンからなる薄膜多層配
線を形成した構造となっているので、漏れ電流のシール
ド性に優れ、かつ特性インピーダンスの整合精度にも優
れるので、ノイズを大幅に低減でき、より高速な信号を
伝送をすることができるようになる。
ケージは、エポキシ、あるいはビスマレイミド−トリア
ジンレジン(BTレジン)などの樹脂をガラスクロスに
含浸してなるプリント基板の内層にプレート構造の電源
層を設け、表層にプレート構造のグランド層を形成し、
そのうえに銅とベンゾシクロブテンからなる薄膜多層配
線を形成した構造となっているので、漏れ電流のシール
ド性に優れ、かつ特性インピーダンスの整合精度にも優
れるので、ノイズを大幅に低減でき、より高速な信号を
伝送をすることができるようになる。
【図1】本発明における半導体パッケージの断面構成図
を示した一実施例である。
を示した一実施例である。
【図2】本発明における半導体パッケージの第1の応用
例を示した断面構成図である。
例を示した断面構成図である。
【図3】本発明における半導体パッケージの第2の応用
例を示した断面構成図である。
例を示した断面構成図である。
【図4】従来技術による半導体パッケージを示した断面
構成図である。
構成図である。
1 プリント基板 2 銅箔電源層 3 グランド層 4 銅薄膜導体 5 ベンゾシクロブテン 6 薄膜多層信号配線 7 接続パッド 8 外部接続端子 21 グランド層 22 セラミック基板 23 グランド層 24 ポリイミド薄膜多層配線 25 接続パッド 26 外部接続端子
Claims (1)
- 【請求項1】 耐熱性樹脂をガラスクロスに含浸した基
材を積層してなるプリント基板の表層にプレート構造の
金属グランド層を設け、その上にシラン系カップリング
剤を塗布したのちベンゾシクロブテン樹脂を層間絶縁膜
に用いた薄膜多層配線を形成したことを特徴とする半導
体パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5310512A JP2531464B2 (ja) | 1993-12-10 | 1993-12-10 | 半導体パッケ―ジ |
US08/341,202 US5483101A (en) | 1993-12-10 | 1994-12-05 | Multilayer printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5310512A JP2531464B2 (ja) | 1993-12-10 | 1993-12-10 | 半導体パッケ―ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07161867A JPH07161867A (ja) | 1995-06-23 |
JP2531464B2 true JP2531464B2 (ja) | 1996-09-04 |
Family
ID=18006124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5310512A Expired - Lifetime JP2531464B2 (ja) | 1993-12-10 | 1993-12-10 | 半導体パッケ―ジ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5483101A (ja) |
JP (1) | JP2531464B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3110922B2 (ja) * | 1993-08-12 | 2000-11-20 | 富士通株式会社 | マルチチップ・モジュール |
US6034194A (en) * | 1994-09-02 | 2000-03-07 | Quantum Materials/Dexter Corporation | Bismaleimide-divinyl adhesive compositions and uses therefor |
US6852814B2 (en) * | 1994-09-02 | 2005-02-08 | Henkel Corporation | Thermosetting resin compositions containing maleimide and/or vinyl compounds |
US6960636B2 (en) | 1994-09-02 | 2005-11-01 | Henkel Corporation | Thermosetting resin compositions containing maleimide and/or vinyl compounds |
US7645899B1 (en) | 1994-09-02 | 2010-01-12 | Henkel Corporation | Vinyl compounds |
JPH09260854A (ja) * | 1996-03-21 | 1997-10-03 | Nec Ibaraki Ltd | 多層回路基板およびその製造方法 |
US6169329B1 (en) * | 1996-04-02 | 2001-01-02 | Micron Technology, Inc. | Semiconductor devices having interconnections using standardized bonding locations and methods of designing |
US5751555A (en) * | 1996-08-19 | 1998-05-12 | Motorola, Inc. | Electronic component having reduced capacitance |
US20030055121A1 (en) * | 1996-09-10 | 2003-03-20 | Dershem Stephen M. | Thermosetting resin compositions containing maleimide and/or vinyl compounds |
US6207595B1 (en) | 1998-03-02 | 2001-03-27 | International Business Machines Corporation | Laminate and method of manufacture thereof |
US6203967B1 (en) * | 1998-07-31 | 2001-03-20 | Kulicke & Soffa Holdings, Inc. | Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base |
JP3907845B2 (ja) * | 1998-08-18 | 2007-04-18 | 沖電気工業株式会社 | 半導体装置 |
SE514949C2 (sv) * | 1998-09-18 | 2001-05-21 | Ericsson Telefon Ab L M | Förfarande och anordning för att belägga ett tryckt kretskort med en polymer |
TWI286826B (en) * | 2001-12-28 | 2007-09-11 | Via Tech Inc | Semiconductor package substrate and process thereof |
US6965160B2 (en) * | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
US6995322B2 (en) * | 2003-01-30 | 2006-02-07 | Endicott Interconnect Technologies, Inc. | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same |
US7145221B2 (en) * | 2004-03-31 | 2006-12-05 | Endicott Interconnect Technologies, Inc. | Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
US7270845B2 (en) * | 2004-03-31 | 2007-09-18 | Endicott Interconnect Technologies, Inc. | Dielectric composition for forming dielectric layer for use in circuitized substrates |
US7078816B2 (en) * | 2004-03-31 | 2006-07-18 | Endicott Interconnect Technologies, Inc. | Circuitized substrate |
US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
US20110079908A1 (en) * | 2009-10-06 | 2011-04-07 | Unisem Advanced Technologies Sdn. Bhd. | Stress buffer to protect device features |
US9131602B2 (en) | 2012-02-24 | 2015-09-08 | Mediatek Inc. | Printed circuit board for mobile platforms |
JP5684349B1 (ja) * | 2013-09-10 | 2015-03-11 | 株式会社東芝 | 半導体装置および半導体装置の検査方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57145397A (en) * | 1981-03-04 | 1982-09-08 | Hitachi Ltd | Method of producing multilayer printed circuit board |
JPH02277294A (ja) * | 1989-04-18 | 1990-11-13 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
JPH0353795A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | 誤動作検出方式 |
JPH0719973B2 (ja) * | 1990-10-31 | 1995-03-06 | 日本電気株式会社 | 多層配線基板 |
JP2906644B2 (ja) * | 1990-11-05 | 1999-06-21 | 日本電気株式会社 | 低誘電率配線基板 |
JP2749461B2 (ja) * | 1991-05-29 | 1998-05-13 | 京セラ株式会社 | 多層回路基板及びその製造方法 |
US5137618A (en) * | 1991-06-07 | 1992-08-11 | Foster Miller, Inc. | Methods for manufacture of multilayer circuit boards |
-
1993
- 1993-12-10 JP JP5310512A patent/JP2531464B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-05 US US08/341,202 patent/US5483101A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07161867A (ja) | 1995-06-23 |
US5483101A (en) | 1996-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2531464B2 (ja) | 半導体パッケ―ジ | |
JP5285842B2 (ja) | 集積回路実装基板および電力線通信装置 | |
US10172235B1 (en) | Wiring board and method for manufacturing the same | |
US6625037B2 (en) | Printed circuit board and method manufacturing the same | |
JP3236818B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
JPH01307236A (ja) | 電子デバイス組立体及びその製造方法 | |
JPS61220499A (ja) | 混成多層配線基板 | |
JP3199664B2 (ja) | 多層配線基板の製造方法 | |
US6756628B2 (en) | Capacitor sheet with built in capacitors | |
JPH0241192B2 (ja) | ||
US11690173B2 (en) | Circuit board structure | |
JPH0368149A (ja) | Icパッケージ | |
JP3081786B2 (ja) | 高周波半導体装置 | |
JP2958188B2 (ja) | 多層配線基板 | |
JPH08236940A (ja) | 多層配線基板 | |
JP2003332517A (ja) | マイクロ波集積回路及びその製造方法並びに無線装置 | |
JPS62128197A (ja) | 多層プリント配線板 | |
JP2002151854A (ja) | 多層プリント配線板およびその製造方法 | |
JPH0521959A (ja) | 高放熱形複合基板 | |
JPH01287999A (ja) | プリント配線板 | |
JPS6319896A (ja) | 多層配線基板 | |
JP2002344145A (ja) | 多層配線基板及びその製造方法 | |
JPS6214717Y2 (ja) | ||
JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
JPH06181268A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960507 |