JPH0521959A - 高放熱形複合基板 - Google Patents
高放熱形複合基板Info
- Publication number
- JPH0521959A JPH0521959A JP3174895A JP17489591A JPH0521959A JP H0521959 A JPH0521959 A JP H0521959A JP 3174895 A JP3174895 A JP 3174895A JP 17489591 A JP17489591 A JP 17489591A JP H0521959 A JPH0521959 A JP H0521959A
- Authority
- JP
- Japan
- Prior art keywords
- organic thin
- interconnection
- high heat
- ceramic
- composite substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 実装された半導体チップによる発熱を効率良
く放熱することができる高放熱形複合基板を提供する。 【構成】 有機絶縁膜を有する有機薄膜多層基板を挟む
ように２組のセラミック多層基板を配する。半導体の熱
を伝熱ビアを介してセラミック多層基板に伝達し、これ
等のセラミック多層基板によって放熱する。
く放熱することができる高放熱形複合基板を提供する。 【構成】 有機絶縁膜を有する有機薄膜多層基板を挟む
ように２組のセラミック多層基板を配する。半導体の熱
を伝熱ビアを介してセラミック多層基板に伝達し、これ
等のセラミック多層基板によって放熱する。
Description
【０００１】
【産業上の利用分野】本発明は高放熱形複合基板に関
し、特に高周波で動作する半導体部品を実装する高放熱
形複合基板の構造に関する。
し、特に高周波で動作する半導体部品を実装する高放熱
形複合基板の構造に関する。
【０００２】
【従来の技術】従来、この種の高放熱形複合基板は図２
又は図３に示すような構造を有している。
又は図３に示すような構造を有している。
【０００３】図２に示す高放熱形複合基板は、低インピ
ーダンス，低熱抵抗性を持ったセラミック層配線部５１
と、このセラミック多層配線部５１上に写真製版法によ
って形成される低誘導率を持った有機薄膜多層配線部５
２を積層した構造を有している。
ーダンス，低熱抵抗性を持ったセラミック層配線部５１
と、このセラミック多層配線部５１上に写真製版法によ
って形成される低誘導率を持った有機薄膜多層配線部５
２を積層した構造を有している。
【０００４】有機薄膜多層配線部５２の表面には半導体
チップ５３が実装されており、この半導体チップ５３の
一部は接続用半田ボール５４を介して伝熱ビア接続パッ
ド５５と接続されている。そして半導体チップ５３で発
生した熱は、有機薄膜多層配線部５２の伝熱ビア５６か
らセラミック多層配線部５１の伝熱ビア５７に伝達され
て放熱される。また半導体５３の信号は、有機薄膜多層
配線部５２に内蔵された薄膜内層導体５８に伝達され
る。尚、図において５９は電源導体であり、６０はセラ
ミック内層導体である。
チップ５３が実装されており、この半導体チップ５３の
一部は接続用半田ボール５４を介して伝熱ビア接続パッ
ド５５と接続されている。そして半導体チップ５３で発
生した熱は、有機薄膜多層配線部５２の伝熱ビア５６か
らセラミック多層配線部５１の伝熱ビア５７に伝達され
て放熱される。また半導体５３の信号は、有機薄膜多層
配線部５２に内蔵された薄膜内層導体５８に伝達され
る。尚、図において５９は電源導体であり、６０はセラ
ミック内層導体である。
【０００５】図３に示す高放熱形複合基板は、低熱抵抗
性を持った金属コア６１を有機絶縁物６２によって内包
すると共に、内層導体６３や表面導体６４を内蔵し、更
にスルーホール６５を形成した構造を有している。
性を持った金属コア６１を有機絶縁物６２によって内包
すると共に、内層導体６３や表面導体６４を内蔵し、更
にスルーホール６５を形成した構造を有している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の高放熱形複合基板では、発熱源である半導体チップ
と放熱を行うセラミック部分や金属コアとの間に高熱抵
抗性を持った有機絶縁物が存在するため、これ等のセラ
ミック部分や金属コアの放熱性を十分に利用し得ないと
いう問題があった。
来の高放熱形複合基板では、発熱源である半導体チップ
と放熱を行うセラミック部分や金属コアとの間に高熱抵
抗性を持った有機絶縁物が存在するため、これ等のセラ
ミック部分や金属コアの放熱性を十分に利用し得ないと
いう問題があった。
【０００７】本発明の目的は、セラミック多層配線部に
おけるセラミック部分の放熱性を十分に利用した高放熱
形複合基板を提供することにある。
おけるセラミック部分の放熱性を十分に利用した高放熱
形複合基板を提供することにある。
【０００８】
【課題を解決するための手段】本発明の高放熱形複合基
板は、有機絶縁膜を有する有機薄膜多層基板を挟んで２
組のセラミック多層基板を備えている。
板は、有機絶縁膜を有する有機薄膜多層基板を挟んで２
組のセラミック多層基板を備えている。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例の高放熱形複合基
板の断面図である。
板の断面図である。
【００１１】セラミック多層基板からなるセラミック多
層配線部１および３は、有機絶縁膜を有する有機薄膜多
層基板からなる有機薄膜多層配線部２を挟んで配されて
おり、各多層基板１〜３のそれぞれ接触する面は密着し
て積層されている。
層配線部１および３は、有機絶縁膜を有する有機薄膜多
層基板からなる有機薄膜多層配線部２を挟んで配されて
おり、各多層基板１〜３のそれぞれ接触する面は密着し
て積層されている。
【００１２】セラミック多層配線部１の表面には、伝熱
ビア接続パッド４および表面導体５が設けられており、
図示しない半導体チップとの接続に利用される。伝熱ビ
ア接続パッド４は、セラミック多層配線部１に設けた伝
熱ビア６および有機薄膜多層配線部２に設けた伝熱ビア
７を介してセラミック多層配線部３に接続され、半導体
チップの熱をセラミック多層配線部１およびセラミック
多層配線部３から放熱する。
ビア接続パッド４および表面導体５が設けられており、
図示しない半導体チップとの接続に利用される。伝熱ビ
ア接続パッド４は、セラミック多層配線部１に設けた伝
熱ビア６および有機薄膜多層配線部２に設けた伝熱ビア
７を介してセラミック多層配線部３に接続され、半導体
チップの熱をセラミック多層配線部１およびセラミック
多層配線部３から放熱する。
【００１３】表面導体５はビアを介して有機薄膜多層配
線部２の薄膜内層導体９に接続されて信号配線される。
またセラミック多層配線部１およびセラミック多層配線
部３にはセラミック内層導体８、電源導体１０が内蔵さ
れており、電源配線や信号配線に利用される。更に、セ
ラミック多層配線部３の裏面には裏面導体１１が設けら
れている。
線部２の薄膜内層導体９に接続されて信号配線される。
またセラミック多層配線部１およびセラミック多層配線
部３にはセラミック内層導体８、電源導体１０が内蔵さ
れており、電源配線や信号配線に利用される。更に、セ
ラミック多層配線部３の裏面には裏面導体１１が設けら
れている。
【００１４】
【発明の効果】以上説明したように本発明は、半導体チ
ップ接続部分にセラミック多層基板を用い、信号配線は
有機薄膜多層基板を用いるので、高周波信号の劣化を防
ぐと共に高放熱性を得ることができるという効果を有す
る。
ップ接続部分にセラミック多層基板を用い、信号配線は
有機薄膜多層基板を用いるので、高周波信号の劣化を防
ぐと共に高放熱性を得ることができるという効果を有す
る。
【図１】本発明の一実施例の高放熱形複合基板の断面図
である。
である。
【図２】従来の複合基板と半導体チップの実装状態の断
面図である。
面図である。
【図３】従来の金属コアを有する複合基板の断面図であ
る。
る。
１，３ セラミック多層配線部
２ 有機薄膜多層配線部
４ 伝熱ビア接続パッド
５ 表面導体
６，７ 伝熱ビア
８ セラミック内層導体
９ 薄膜内層導体
１０ 電源導体
Claims (2)
- 【請求項１】有機絶縁膜を有する有機薄膜多層基板を挟
んで２組のセラミック多層基板を配したことを特徴とす
る高放熱形複合基板。 - 【請求項２】前記有機薄膜多層基板とこの有機薄膜多層
基板を挟んで配された２組のセラミック多層基板が密着
して積層されていることを特徴とした請求項１記載の高
放熱形複合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174895A JPH0521959A (ja) | 1991-07-16 | 1991-07-16 | 高放熱形複合基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174895A JPH0521959A (ja) | 1991-07-16 | 1991-07-16 | 高放熱形複合基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521959A true JPH0521959A (ja) | 1993-01-29 |
Family
ID=15986566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174895A Pending JPH0521959A (ja) | 1991-07-16 | 1991-07-16 | 高放熱形複合基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521959A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999054935A1 (fr) * | 1998-04-16 | 1999-10-28 | Hitachi, Ltd. | Dispositif portable de telecommunications |
| JP2003101197A (ja) * | 2000-02-09 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 配線基板および多層配線基板 |
| JP2011029522A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 多層配線基板 |
| US7888789B2 (en) | 2000-02-09 | 2011-02-15 | Panasonic Corporation | Transfer material used for producing a wiring substrate |
| US11375611B2 (en) | 2017-03-09 | 2022-06-28 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
-
1991
- 1991-07-16 JP JP3174895A patent/JPH0521959A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999054935A1 (fr) * | 1998-04-16 | 1999-10-28 | Hitachi, Ltd. | Dispositif portable de telecommunications |
| JP2003101197A (ja) * | 2000-02-09 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 配線基板および多層配線基板 |
| US7888789B2 (en) | 2000-02-09 | 2011-02-15 | Panasonic Corporation | Transfer material used for producing a wiring substrate |
| JP2011029522A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 多層配線基板 |
| US11375611B2 (en) | 2017-03-09 | 2022-06-28 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995322B2 (en) | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same | |
| US6184477B1 (en) | Multi-layer circuit substrate having orthogonal grid ground and power planes | |
| US6992896B2 (en) | Stacked chip electronic package having laminate carrier and method of making same | |
| US7161810B2 (en) | Stacked chip electronic package having laminate carrier and method of making same | |
| KR100502498B1 (ko) | 다층 회로 기판 및 그 제조 방법 | |
| JPH06350020A (ja) | マルチチップ集積回路モジュール及びその製造方法 | |
| JP2003174265A (ja) | 多層配線回路基板 | |
| JPH06310870A (ja) | 配線基板構造及びその製造方法 | |
| JPH0697362A (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| JP2001068858A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
| JP2005244199A (ja) | 改善された熱拡散性能を有する多層回路ボード及びその製造方法 | |
| WO2022007277A1 (zh) | 埋入式电路板、电子装置 | |
| WO2004068923A1 (ja) | メタルコア多層プリント配線板 | |
| JP2010212375A (ja) | Ｉｃ搭載基板、プリント配線板、及び製造方法 | |
| JP5354394B2 (ja) | 部品内蔵基板及びその製造方法 | |
| JPH0521959A (ja) | 高放熱形複合基板 | |
| JP2003051427A (ja) | キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置 | |
| JPH0754874B2 (ja) | 多層プリント配線板 | |
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| JP2749472B2 (ja) | 多層薄膜配線基板、該基板を用いたモジュール | |
| JP2000101237A (ja) | ビルドアップ基板 | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP3750832B2 (ja) | 多層配線板 | |
| JP2002151854A (ja) | 多層プリント配線板およびその製造方法 |