JPH0794868A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JPH0794868A
JPH0794868A JP23761493A JP23761493A JPH0794868A JP H0794868 A JPH0794868 A JP H0794868A JP 23761493 A JP23761493 A JP 23761493A JP 23761493 A JP23761493 A JP 23761493A JP H0794868 A JPH0794868 A JP H0794868A
Authority
JP
Japan
Prior art keywords
land
wiring pattern
hole
wiring
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23761493A
Other languages
English (en)
Inventor
Yukiharu Takeuchi
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP23761493A priority Critical patent/JPH0794868A/ja
Publication of JPH0794868A publication Critical patent/JPH0794868A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 多層配線基板の製造を容易にするとともに、
配線基板の高集積化を図る。 【構成】 電気的絶縁性を有する基板10の表面に配線
パターン14とランド16が形成され、該ランド16の
形成個所において前記基板10の厚み方向に導電体20
が充填されて前記配線パターン14とランド16とが接
続された複数の基板10が異方性導電接着剤12により
一体に積層され、前記ランド16と、対向する位置にあ
る隣接する基板の配線パターン14あるいはランド16
とが電気的に接続されたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線基板及びその製
造方法に関する。
【0002】
【従来の技術】半導体装置等に使用する回路基板で配線
パターンを多層形成したものとしてはセラミックパッケ
ージのようにセラミック基板を使用したものの他に、多
層プリント基板のようにガラスエポキシ基板を使用した
ものやプラスチック基板を使用したものがある。前記セ
ラミック基板を使用した回路基板はビアで層間の配線パ
ターンを接続するから多層形成が容易であり高集積が可
能であるが高価であるという難点があり、セラミック基
板以外のプラスチック基板等の使用が検討されている。
【0003】プラスチック基板等を使用して配線パター
ンを多層形成する場合、層間の配線パターンを接合する
方法としては多層に積層した基板をドリル加工してスル
ーホールを設け、スルーホール内をめっきして層間の配
線パターンを電気的に接続する方法が普通に行われてい
る。図3はプラスチック基板5を積層した回路基板を示
す。7はプラスチック基板5に設けたスルーホールで、
スルーホール7の内壁にスルーホールめっきを施して層
間の配線パターン6を電気的に接続している様子を示
す。
【0004】
【発明が解決しようとする課題】上記のように、ガラス
エポキシ基板やプラスチック基板を用いた多層配線基板
では、基板に設ける配線パターンの配置に合わせてスル
ーホールを設け、スルーホールめっきを施して電気的に
接続する方法が一般的であるが、配線パターン間の電気
的接続を確実にするためにはスルーホールの内壁へのめ
っき液のつき回り性を良くする必要があり、スルーホー
ルの孔径をある程度以上小さくすることができない。通
常、このスルーホールの孔径は0.3mm 程度が限度であ
り、このため、配線パターンの高集積化が制限されると
いう問題点があった。
【0005】また、図3に示すように、基板にスルーホ
ールを設けて層間の配線パターンを電気的に接続する場
合にはスルーホールで層間をつなげるため中間の基板等
でスルーホールを形成する必要のない部分にもスルーホ
ールを設けたりしなければならず、回路基板の設計上で
制約を受けるという問題点があった。なお、このように
して層間の配線パターンを電気的に接続する場合は、基
板を積層してからスルーホールを形成し、スルーホール
めっきを施して層間の配線パターンを導通させる必要が
あるが異方性導電接着剤を使用することによってあらか
じめスルーホールめっきを施した基板を積層するだけで
層間の配線パターンを電気的に接続することを可能にす
る方法がある(特開昭62-23198号公報)。ただし、この
場合も層間接続がスルーホールめっきによることから配
線パターンの高集積化が阻害されるという問題点があ
る。
【0006】本発明はこれら問題点を解消すべくなされ
たものであり、その目的とするところは、層間の配線パ
ターンを電気的に接続する操作が容易にできて、多層配
線基板の製造が容易であるとともに、配線パターンの高
集積化を効果的に図ることができる多層配線基板及びそ
の製造方法を提供するにある。
【0007】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、多層配線基板に
おいて、電気的絶縁性を有する基板の表面に配線パター
ンとランドが形成され、該ランドの形成個所において前
記基板の厚み方向に導電体が充填されて前記配線パター
ンとランドとが接続された複数の基板が異方性導電接着
剤により一体に積層され、前記ランドと、対向する位置
にある隣接する基板の配線パターンあるいはランドとが
電気的に接続されたことを特徴とする。また、前記ラン
ドが基板面から配線パターンと略同厚で盛り上げ形成さ
れた前記導電体により形成されたことを特徴とする。ま
た、多層配線基板の製造方法において、基板の一方の表
面に銅箔等の導体層を被着形成し、該導体層をエッチン
グして配線パターンを形成し、該配線パターンのうち前
記基板の他方の面と導通をとる部位にスルーホールを設
け、該スルーホール内に導電性ぺーストを充填するとと
もに、該スルーホール位置の前記他方の面に導電性ぺー
ストを塗布してランドを形成し、加熱処理した後、前記
方法によって作製した前記基板を異方性導電接着剤を用
いて複数枚位置合わせして圧着することにより、前記基
板間で対向位置にあるランドと配線パターンあるいはラ
ンドとランドとを電気的に導通させて一体に接合するこ
とを特徴とする。また、基板の両面に銅箔等の導体層を
被着形成し、該導体層をエッチングして配線パターンお
よびランドを形成し、該ランドの位置にスルーホールを
設け、該スルーホール内に導電性ぺーストを充填し、加
熱処理した後、前記方法によって作製した前記基板を異
方性導電接着剤を用いて複数枚位置合わせして圧着する
ことにより、前記基板間で対向位置にあるランドと配線
パターンあるいはランドとランドとを電気的に導通させ
て一体に接合することを特徴とする。
【0008】
【作用】配線パターンおよび/またはランドを設けた基
板を異方性導電接着剤を用いて積層するから、基板間の
電気的接続が配線パターンとランド、あるいは配線パタ
ーンと配線パターン、ランドとランドが重なり合う部位
でなされ、積層する層間で電気的に接続する位置が自由
に設定できる。また、基板の両面に設けた配線パターン
および/またはランドは導電ぺーストを充填したビアに
よってなされ、ビアの径サイズが小さくできることから
配線パターンの高集積化を図ることができる。
【0009】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係る多層配線基
板の一実施例の構成を示す断面図である。本実施例の多
層配線基板は複数枚のガラスエポキシ基板10を異方性
導電接着剤12を用いて圧着して積層したことを特徴と
し、異方性導電接着剤12の導電性を利用して層間の配
線パターンを電気的に接続したことを特徴とする。
【0010】実施例では多層配線基板を構成する第1の
ガラスエポキシ基板10の一方の面に配線パターン14
を設け他方の面に接続用のランド16を設けた。接続用
のランド16は異方性導電接着剤12を用いて第1のガ
ラスエポキシ基板10と同一構成の第2のガラスエポキ
シ基板10’と接合した際に第2のガラスエポキシ基板
10’に設けた配線パターン14と電気的に導通され、
層間の配線パターン14を電気的に接続する。図2にガ
ラスエポキシ基板10の層間で配線パターン14が電気
的に接続される様子を拡大して模式的に示す。ガラスエ
ポキシ基板10の両面間の電気的接続は基板の厚み方向
にスルーホール18を設け、スルーホール18内に導電
性ぺースト20を充填することによって行う。
【0011】実施例でガラスエポキシ基板10を接合す
る接着剤として使用している異方性導電接着剤は、電気
的絶縁性を有する熱可塑性系接着剤などの基材にはんだ
粒子などの導電粒子12aを含有させたもので、図2に
示すように両側から強く挟圧された部分では絶縁物質が
排除されて導電粒子12aによって導通され、その他の
部分では電気的絶縁性を維持するという特性を有する。
なお、異方性導電接着剤はシート状やフィルム状に形成
されたものを用いてもよい。
【0012】前記配線パターン14およびランド16は
ガラスエポキシ基板10の表面に被着形成したもので、
ガラスエポキシ基板10の表面からその厚み分だけ段差
状に盛り上がっている。したがって、異方性導電接着剤
12を塗布してガラスエポキシ基板10を圧着すると、
図2に示すように、ランド16と異方性導電接着剤12
で接合される配線パターン14が導通し層間の電気的接
続がなされる。なお、この層間の導通はランド16と配
線パターン14が対向位置にある場合のみ、すなわちラ
ンド16と配線パターン14が重なり合う部分でのみ生
じ、配線パターン14が形成されていない部分、あるい
は配線パターン14とランド16の一方のみが形成され
た部分では導通が生じない。
【0013】このように、異方性導電接着剤12を用い
て多層形成する場合には、ランド16の配置位置と配線
パターン14の配置位置とを適当に設定することによっ
て層間の電気的接続を自由に行うことができる。したが
って、実際の多層配線基板の製造にあたっては、積層す
る個々のガラスエポキシ基板10にあらかじめ所定パタ
ーンで配線パターン14とランド16を形成し、これら
ガラスエポキシ基板10を位置合わせして重ね合わせ全
体を圧着することで、各層間の配線パターン14を電気
的に接続した多層配線基板を得ることができる。
【0014】図1は上記のようにして異方性導電接着剤
12を介してガラスエポキシ基板10を積層して形成し
た多層配線基板である。各層の異方性導電接着剤12部
分でランド16と配線パターン14とが電気的に接続さ
れて配線パターン14が多層形成されている。なお、実
施例では積層するガラスエポキシ基板10について一律
に一方の面に配線パターン14を設け他方の面にランド
16を設けたが、配線パターン14とランド16を同一
面に設けてももちろんかまわない。また、上記実施例の
場合は異方性接着剤12によって対向する配線パターン
14とランド16が電気的に接続されるが、対向する配
線パターン14どうし、あるいはランド16どうしで電
気的に接続されるようにしてもよい。
【0015】ガラスエポキシ基板10を作成する場合
は、あらかじめ銅箔等の導体層を両面に被着させたガラ
スエポキシ基板10を用い、両面の導体層をエッチング
して所定の配線パターン14およびランド16を形成
し、次に、ランド16を形成した箇所に合わせてドリル
でスルーホール18を穿設し、スルーホール18内に導
電性ぺースト20を充填することによって行う。導電性
ぺースト20は図2に示すように配線パターン14およ
びランド16の厚み分を含めてスルーホール18の全体
に充填する。導電性ぺースト20はたとえばスクリーン
印刷法によって充填する。充填後、キュア工程を経て導
電性ぺーストを硬化させる。
【0016】導電性ぺースト20を充填したガラスエポ
キシ基板10は前述したように、異方性導電接着剤12
を用いて、相互に位置合わせして積層し、加圧・加熱す
ることによってランド16等を配置した層間の所要位置
で電気的に導通し、層間の配線パターン14が導通され
た多層配線基板が得られる。本実施例の多層配線基板は
異方性導電接着剤の特性を利用して層間の配線パターン
を電気的に接続するようにしたことと、セラミック基板
と同様にビア形式で層間を電気的に接続したことを特徴
とする。
【0017】上記実施例のようにスルーホール18に導
電性ぺースト20を充填して層間を電気的に接続する方
法の場合だと、スルーホールめっきによって導通させる
方法にくらべてスルーホール18の孔径をはるかに小さ
くすることができ、これによって配線基板の高集積化を
効果的に図ることができるという特徴がある。
【0018】なお、上記実施例ではガラスエポキシ基板
10に配線パターン14とランド16を形成する際にあ
らかじめ両面に被着した導体層をエッチングしてからス
ルーホールを設けて導電性ぺースト20を充填したが、
積層するガラスエポキシ基板10について一方の面にの
み配線パターン14を設ければよい場合には、ガラスエ
ポキシ基板10としては配線パターン14を形成する片
面にのみ導体層を被着させたものを用意し、導体層をエ
ッチングして配線パターン14を形成した後、スルーホ
ール18を穿設して導電性ぺースト20を充填するよう
にすればよい。
【0019】この場合、ガラスエポキシ基板10にラン
ド16を形成する場合は、スルーホール18に導電性ぺ
ースト20を充填すると同時に基板面よりも突出させて
ランド16を形成するか、いったんスルーホール18内
に導電性ぺースト20を充填した後、さらに導電性ぺー
スト20を印刷してランド16を形成するようにしても
よい。このように導電性ぺースト20を印刷してランド
16を形成する方法の場合は、ガラスエポキシ基板10
の両面をエッチングして作製する方法にくらべてガラス
エポキシ基板10の作製が容易にできるという利点があ
る。
【0020】この場合にも、導電性ぺースト20によっ
て配線パターンを接続するから、多層配線基板に設ける
配線パターンの高集積化を図ることができる。導電性ぺ
ーストを使用する場合のスルーホールの孔径は0.1mm 程
度であり、ランド16を設けた場合でもランド径は0.2m
m 程度であるから、従来のスルーホールめっきによるよ
りも十分に高集積化が可能である。また、スルーホール
めっきを施す方法にくらべてスルーホールを設置する位
置の制約が少なくなり配線パターンを設計する上での自
由度が大きくなるという利点がある。
【0021】
【発明の効果】本発明に係る多層配線基板によれば、上
述したように層間での電気的接続が確実になされる多層
配線基板として得ることができるとともに、配線パター
ンの高集積化を図ることが可能になる。また、本発明に
係る多層配線基板の製造方法によれば、層間を電気的に
接続するスルーホールの設置位置を自由に設定できると
ともに、基板を積層して異方性導電接着剤によって圧着
することによって多層形成でき容易に多層配線基板を製
造することができる等の著効を奏する。
【図面の簡単な説明】
【図1】多層配線基板の一実施例の構成を示す説明図で
ある。
【図2】層間の接続部を拡大して示す説明図である。
【図3】多層配線基板の従来例の構成を示す説明図であ
る。
【符号の説明】
5 プラスチック基板 6 配線パターン 7 スルーホール 10 ガラスエポキシ基板 12 異方性導電接着剤 12a 導体部 14 配線パターン 16 ランド 18 スルーホール 20 導電性ぺースト

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電気的絶縁性を有する基板の表面に配線
    パターンとランドが形成され、該ランドの形成個所にお
    いて前記基板の厚み方向に導電体が充填されて前記配線
    パターンとランドとが接続された複数の基板が異方性導
    電接着剤により一体に積層され、前記ランドと、対向す
    る位置にある隣接する基板の配線パターンあるいはラン
    ドとが電気的に接続されたことを特徴とする多層配線基
    板。
  2. 【請求項2】 ランドが基板面から配線パターンと略同
    厚で盛り上げ形成された前記導電体により形成されたこ
    とを特徴とする請求項1記載の多層配線基板。
  3. 【請求項3】 基板の一方の表面に銅箔等の導体層を被
    着形成し、該導体層をエッチングして配線パターンを形
    成し、 該配線パターンのうち前記基板の他方の面と導通をとる
    部位にスルーホールを設け、 該スルーホール内に導電性ぺーストを充填するととも
    に、該スルーホール位置の前記他方の面に導電性ぺース
    トを塗布してランドを形成し、 加熱処理した後、 前記方法によって作製した前記基板を異方性導電接着剤
    を用いて複数枚位置合わせして圧着することにより、前
    記基板間で対向位置にあるランドと配線パターンあるい
    はランドとランドとを電気的に導通させて一体に接合す
    ることを特徴とする多層配線基板の製造方法。
  4. 【請求項4】 基板の両面に銅箔等の導体層を被着形成
    し、該導体層をエッチングして配線パターンおよびラン
    ドを形成し、 該ランドの位置にスルーホールを設け、 該スルーホール内に導電性ぺーストを充填し、 加熱処理した後、 前記方法によって作製した前記基板を異方性導電接着剤
    を用いて複数枚位置合わせして圧着することにより、前
    記基板間で対向位置にあるランドと配線パターンあるい
    はランドとランドとを電気的に導通させて一体に接合す
    ることを特徴とする多層配線基板の製造方法。
JP23761493A 1993-09-24 1993-09-24 多層配線基板及びその製造方法 Pending JPH0794868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23761493A JPH0794868A (ja) 1993-09-24 1993-09-24 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23761493A JPH0794868A (ja) 1993-09-24 1993-09-24 多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0794868A true JPH0794868A (ja) 1995-04-07

Family

ID=17017932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23761493A Pending JPH0794868A (ja) 1993-09-24 1993-09-24 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0794868A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147311A (en) * 1996-08-12 2000-11-14 Shinko Electric Industries Co., Ltd. Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
JP2002232143A (ja) * 2001-01-31 2002-08-16 Toppan Printing Co Ltd 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
JP2003149293A (ja) * 2000-09-26 2003-05-21 Yukihiro Hirai スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
KR20060071914A (ko) * 2004-12-22 2006-06-27 주식회사 엠. 씨. 텍 다층 연성회로기판의 합지기술 개발
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
JP2007243207A (ja) * 1999-08-19 2007-09-20 Seiko Epson Corp 配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器
JP2016058389A (ja) * 2014-09-09 2016-04-21 積水化学工業株式会社 接続構造体の製造方法
US10477704B2 (en) 2016-12-27 2019-11-12 Murata Manufacturing Co., Ltd. Multilayer board and electronic device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331679B1 (en) 1996-08-12 2001-12-18 Shinko Electric Industries Co., Ltd. Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US6544428B1 (en) 1996-08-12 2003-04-08 Shinko Electric Industries Co., Ltd. Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
US6147311A (en) * 1996-08-12 2000-11-14 Shinko Electric Industries Co., Ltd. Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
JP2007243207A (ja) * 1999-08-19 2007-09-20 Seiko Epson Corp 配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器
JP4716038B2 (ja) * 1999-08-19 2011-07-06 セイコーエプソン株式会社 電子部品及びその製造方法
JP2003149293A (ja) * 2000-09-26 2003-05-21 Yukihiro Hirai スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
JP2002232143A (ja) * 2001-01-31 2002-08-16 Toppan Printing Co Ltd 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法
JP4734723B2 (ja) * 2001-01-31 2011-07-27 凸版印刷株式会社 同軸ビアホールを用いた多層配線基板の製造方法
JP4683770B2 (ja) * 2001-05-31 2011-05-18 京セラ株式会社 電気素子内蔵配線基板およびその製法
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
KR20060071914A (ko) * 2004-12-22 2006-06-27 주식회사 엠. 씨. 텍 다층 연성회로기판의 합지기술 개발
JP2016058389A (ja) * 2014-09-09 2016-04-21 積水化学工業株式会社 接続構造体の製造方法
US10477704B2 (en) 2016-12-27 2019-11-12 Murata Manufacturing Co., Ltd. Multilayer board and electronic device

Similar Documents

Publication Publication Date Title
US8178191B2 (en) Multilayer wiring board and method of making the same
KR100534548B1 (ko) 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법
US5456004A (en) Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
JP2003174265A (ja) 多層配線回路基板
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
JPH0794868A (ja) 多層配線基板及びその製造方法
JP2004288989A (ja) 多層プリント配線板及びその製造方法
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
US6586687B2 (en) Printed wiring board with high density inner layer structure
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JP2008166456A (ja) 配線基板及びその製造方法
KR20070000644A (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2005123332A (ja) 回路基板及びその製造方法
US11910540B2 (en) Circuit board with solder mask on internal copper pad
US20020166697A1 (en) Circuit board construction
JP2001144445A (ja) 多層プリント配線板の製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511