JP2007243207A - 配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器 - Google Patents

配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2007243207A
JP2007243207A JP2007105802A JP2007105802A JP2007243207A JP 2007243207 A JP2007243207 A JP 2007243207A JP 2007105802 A JP2007105802 A JP 2007105802A JP 2007105802 A JP2007105802 A JP 2007105802A JP 2007243207 A JP2007243207 A JP 2007243207A
Authority
JP
Japan
Prior art keywords
substrate
wiring pattern
wiring
manufacturing
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007105802A
Other languages
English (en)
Other versions
JP4716038B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007105802A priority Critical patent/JP4716038B2/ja
Publication of JP2007243207A publication Critical patent/JP2007243207A/ja
Application granted granted Critical
Publication of JP4716038B2 publication Critical patent/JP4716038B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】安価な配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器を提供する。
【解決手段】配線基板は、電子素子の搭載領域１４を有して第１の配線パターン１２が形成された第１の基板１０と、第１の基板１０の少なくとも一部が貼り付けられている領域２６と電子素子の搭載領域２４とを有して第１の配線パターン１２と電気的に接続された第２の配線パターン２２が形成された第２の基板２０と、を含む。
【選択図】図１

Description

本発明は、配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器に関する。
近年、電子部品の実装の高密度化が進み、微細な配線基板が必要となっている。基板の片面にのみ配線パターンを形成した配線基板では、微細化の限界にあったので、ビルドアップ配線板が使用されることがあった。
しかし、ビルドアップ配線板は、配線と絶縁層を繰り返し積層する工程と感光性樹脂などの高価な材料を必要とするため、通常のプリント配線板のようにはコストを下げることができなかった。
特公平６−５８９４１号公報
本発明は、この問題点を解決するものであり、その目的は、安価な配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器を提供することにある。
（１）本発明に係る配線基板は、第１の配線パターンが形成された第１の基板と、第２の配線パターンが形成された第２の基板と、が積層されて配置されてなり、
前記第１の配線パターン及び前記第２の配線パターンの少なくとも一方は、電子素子の搭載領域を有し、
前記第１の配線パターンと前記第２の配線パターンとが電気的に接続されてなる。
本発明によれば、片面基板である第１及び第２の基板が使用されて、両面基板の機能を果たすことができる。なお、本発明に係る配線基板は、第１及び第２の基板の両方が電子素子の搭載領域を有する点で従来の多層基板と異なる。
（２）この配線基板において、
前記第１の基板よりも前記第２の基板が大きく、前記第１の基板の全体が前記第２の基板に貼り付けられていてもよい。
これによれば、第２の基板の外形が配線基板の平面形状となり、部分的に第１及び第２の基板が重ねられた構造となる。
（３）この配線基板において、
前記第１の配線パターンは、前記第１の基板の一方の面に形成され、
前記第２の配線パターンは、前記第２の基板の一方の面に形成され、
前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、が対向して配置されていてもよい。
これによれば、第１及び第２の基板に形成された第１及び第２の配線パターンが同じ方向を向いて配置される。
（４）この配線基板において、
前記第１の基板には、複数の貫通穴が形成されており、前記貫通穴を介して前記第１の配線パターンと前記第２の配線パターンとが電気的に接続されていてもよい。
（５）この配線基板において、
前記第１の配線パターンは、前記貫通穴上を通り、
前記貫通穴は、前記第２の配線パターン上に位置し、
前記貫通穴内に、前記第１及び第２の配線パターンに接触する導電材料が設けられていてもよい。
（６）この配線基板において、
前記貫通穴は、前記第２の配線パターン上に位置し、
前記第１の配線パターンの一部は、前記貫通穴内に入り込んで、前記第２の配線パターンに接続されていてもよい。
（７）この配線基板において、
前記第２の基板には、前記第２の配線パターンと電気的に接続されて前記第２の配線パターンが形成された面とは反対側に突出する複数の外部端子を形成するための複数の貫通穴が形成されていてもよい。
（８）この配線基板において、
前記第１の基板に形成された前記貫通穴と、前記第２の基板に形成された前記貫通穴とは、連通する位置に形成されていてもよい。
（９）この配線基板において、
前記第２の配線パターンの一部は、前記第１の基板に形成された前記貫通穴内に入り込んで、前記第１の配線パターンに接続されていてもよい。
（１０）この配線基板において、
前記第１及び第２の配線パターンの一部は、前記第２の基板に形成された前記貫通穴を介して前記第２の基板の面から突出して外部端子を構成してもよい。
（１１）この配線基板において、
前記第２の配線パターンの一部は、前記第１の配線パターンとの接触を避けて、前記第２の基板に形成された前記貫通穴の内側に突出してもよい。
（１２）この配線基板において、
前記第１及び第２の基板は、導電粒子を含有する異方性導電膜を介して貼り付けられてもよい。
（１３）この配線基板において、
前記第１及び第２の配線パターンは、前記導電粒子によって電気的に接続されてもよい。
（１４）本発明に係る電子部品は、第１の配線パターンが形成された第１の基板と、
前記第１の基板の少なくとも一部が対向して配置された領域を有し、前記第１の配線パターンと電気的に接続された第２の配線パターンが形成された第２の基板と、
前記第１の配線パターン及び前記第２の配線パターンの少なくとも一方に電気的に接続された電子素子と、
を含む。
本発明によれば、片面基板である第１及び第２の基板によって両面基板の機能を果たす配線基板が用いられている。なお、本発明に係る電子部品は、第１及び第２の基板の両方に電子素子が搭載される点で従来の多層基板を使用した電子部品と異なる。
（１５）この電子部品において、
前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、が貼り付けられてもよい。
これによれば、第１及び第２の基板に形成された第１及び第２の配線パターンが同じ方向を向いて配置される。
（１６）この電子部品において、
前記第１の基板には、複数の貫通穴が形成されており、前記貫通穴を介して前記第１の配線パターンと前記第２の配線パターンとが電気的に接続されてもよい。
（１７）この電子部品において、
前記第２の基板には、複数の貫通穴が形成され、
前記第２の基板に形成された前記貫通穴を介して前記第２の配線パターンに電気的に接続された外部端子が設けられてもよい。
（１８）この電子部品において、
前記第１の基板に形成された前記貫通穴と、前記第２の基板に形成された前記貫通穴とは、連通する位置に形成され、
前記外部端子は、前記第２の基板に形成された前記貫通穴を介して前記第２の配線パターンに接触し、かつ、前記第１の基板に形成された前記貫通穴を介して前記第１の配線パターン上に設けられてもよい。
（１９）この電子部品において、
前記第２の基板における前記第２の配線パターンが形成された面には、導電粒子を含有する異方性導電膜が設けられ、
前記異方性導電膜は、前記第１及び第２の基板を接着するとともに、前記第２の配線パターンと前記電子素子とを電気的に接続してもよい。
（２０）この電子部品において、
前記第２の基板が屈曲して、前記第１の基板上に搭載された前記第１の電子素子と、前記第２の基板上に搭載された前記第２の電子素子と、が接着されてもよい。
（２１）本発明に係る回路基板には、上記電子部品が搭載されている。
（２２）本発明に係る電子機器は、上記電子部品を備える。
（２３）本発明に係る配線基板の製造方法は、第１の配線パターンが形成された第１の基板の少なくとも一部を、第２の配線パターンが形成された第２の基板における電子素子の搭載領域を除く領域に対向させて配置する配置工程と、
前記第１及び第２の配線パターンを電気的に接続する接続工程と、
を含む。
本発明によれば、片面基板である第１及び第２の基板を使用して、両面基板の機能を果たす配線基板を製造することができる。なお、本発明によって製造される配線基板は、第１及び第２の基板の両方が電子素子の搭載領域を有する点で従来の多層基板と異なる。
（２４）この配線基板の製造方法において、
前記配置工程で、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、を貼り付け、
前記第１の基板には複数の貫通穴が形成されており、前記第１の配線パターンは、前記貫通穴上を通って形成されてもよい。
（２５）この配線基板の製造方法において、
前記配置工程の前に、前記第１の基板に形成された前記貫通穴を介して前記第１の配線パターンに導電材料を設け、
前記配置工程で前記第１及び第２の基板を貼り付けるときに、前記導電材料を前記第２の配線パターンに接触させることで、前記接続工程を行ってもよい。
これによれば、配置工程で接続工程の一部を行うので、工程を簡略化することができる。
（２６）この配線基板の製造方法において、
前記接続工程で、前記第１の配線パターンの一部を、前記第１の基板に形成された貫通穴内に屈曲させて前記第２の配線パターンに接続してもよい。
（２７）この配線基板の製造方法において、
前記第２の基板には、複数の貫通穴が形成され、
前記第１及び第２の基板に形成された貫通穴は、連通する位置に形成されていてもよい。
（２８）この配線基板の製造方法において、
前記接続工程で、前記第２の配線パターンの一部を、前記第１の基板に形成された貫通穴内に屈曲させて前記第１の配線パターンに接続してもよい。
（２９）この配線基板の製造方法において、
前記接続工程で、前記第１及び第２の配線パターンの一部を、一体的に、前記第２の基板に形成された前記貫通穴を介して前記第２の基板の面から突出させて外部端子を形成してもよい。
（３０）この配線基板の製造方法において、
前記接続工程で、外部端子の形成材料を、前記第２の配線パターンに接触させて前記第１及び第２の基板に形成された前記貫通穴を介して、前記第１の配線パターン上に設けてもよい。
これによれば、外部端子を形成するときに、第１及び第２の配線パターンの電気的な接続も行うことができる。
（３１）この配線基板の製造方法において、
前記第１及び第２の基板には、位置決め用の穴が形成され、
前記配置工程前に、前記位置決め用の穴に治具を挿通して、前記第１及び第２の基板の位置決めを行う工程を含んでもよい。
（３２）本発明に係る電子部品の製造方法は、電子素子の搭載領域を有して第１の配線パターンが形成された第１の基板の少なくとも一部を、第２の配線パターンが形成された第２の基板における電子素子の搭載領域を除く領域に貼り付ける配置工程と、
前記第１及び第２の配線パターンを電気的に接続する接続工程と、
前記第１の基板に、前記第１の配線パターンに電気的に接続される第１の電子素子を搭載する第１の搭載工程と、
前記第２の基板の前記電子素子の搭載領域に、前記第２の配線パターンに電気的に接続される第２の電子素子を搭載する第２の搭載工程と、
を含む。
本発明によれば、片面基板である第１及び第２の基板によって両面基板の機能を果たす配線基板を用いて電子部品を製造する。なお、本発明によって製造される電子部品は、第１及び第２の基板の両方に電子素子が搭載される点で従来の多層基板を使用した電子部品と異なる。
（３３）この電子部品の製造方法において、
前記配置工程で、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、を貼り付け、
前記第１の基板には複数の貫通穴が形成されており、前記第１の配線パターンは、前記貫通穴上を通って形成されてもよい。
（３４）この電子部品の製造方法において、
前記第２の基板には、複数の貫通穴が形成され、
前記第１及び第２の基板に形成された前記貫通穴は、連通する位置に形成されてもよい。
（３５）この電子部品の製造方法において、
前記接続工程で、外部端子の形成材料を、前記第２の配線パターンに接触させて前記第１及び第２の基板に形成された前記貫通穴を介して、前記第１の配線パターン上に設けてもよい。
これによれば、外部端子を形成するときに、第１及び第２の配線パターンの電気的な接続も行うことができる。
（３６）この電子部品の製造方法において、
前記配置工程及び前記第２の搭載工程で、前記第２の基板における前記第２の配線パターンが形成された面に導電粒子を含有する異方性導電膜を設け、前記異方性導電膜によって、前記第１及び第２の基板を接着するとともに、前記第２の配線パターンと前記第２の電子素子とを電気的に接続してもよい。
これによれば、一つの材料で、第１及び第２の基板を接着し、第２の配線パターンと第２の電子素子とを電気的に接続することができ、また、この二つの工程を同時に行うこともできる。
（３７）この電子部品において、
前記第２の基板を屈曲させて、前記第１の基板上に搭載された前記第１の電子素子と、前記第２の基板上に搭載された前記第２の電子素子と、を接着する工程を含んでもよい。
（３８）この電子部品製造方法において、
前記第１の搭載工程の後に、前記配置工程を行ってもよい。
（３９）この電子部品製造方法において、
前記第２の基板は、フレキシブル基板の一部であり、
前記配置工程後に、前記フレキシブル基板を打ち抜いて前記第２の基板を形成してもよい。
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を示す図であり、図２は、本発明を適用した第１の実施の形態に係る配線基板を示す図である。
図１に示す配線基板は、第１の基板１０と、第２の基板２０と、を含み、例えば半導体装置のインターポーザとして使用することができる。
第１及び第２の基板１０、２０は、異なる材料から形成されてもよいが、同じ材料で形成されていてもよい。材料として、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された第１又は第２の基板１０、２０として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられている。フレキシブル基板として、ＦＰＣ（Flexible Printed Circuit）や、ＴＡＢ（Tape Automated Bonding）技術で使用されるテープを使用してもよい。また、無機系の材料から形成された第１又は第２の基板１０、２０として、例えばセラミック基板やガラス基板が挙げられている。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられている。また、第１及び第２の基板１０、２０は、異なる厚みであってもよいが、同じ厚みであってもよい。
第１及び第２の基板１０、２０の平面的な大きさ及び形状は、特に限定されないが、図１及び図２に示す例では、第１の基板１０よりも第２の基板２０が大きくなっている。
第１の基板１０の一方の面には、配線パターン１２が形成されている。配線パターン１２は、銅などの導電材料で形成することができる。第１の基板１０は、半導体チップ４０（図３参照）などの電子素子の搭載領域１４を有する。配線パターン１２は、搭載領域１４では、電子素子の電極に対応したパターンを有し、電極との接続のためにランド部が形成されてもよい。配線パターン１２が接着剤（図示せず）を介して基板１０に貼り付けられて、３層基板を構成してもよい。あるいは、配線パターン１２を、接着剤なしで第１の基板１０に形成して２層基板を構成してもよい。
第２の基板２０の一方の面には、配線パターン２２が形成されている。配線パターン２２は、銅などの導電材料で形成することができる。第２の基板２０は、半導体チップ４２（図３参照）などの電子素子の搭載領域２４と、第１の基板１０の少なくとも一部を貼り付ける領域２６と、を有する。配線パターン２２は、搭載領域２４及び領域２６の両方にわたって形成されている。第２の配線パターン２２は第１の配線パターン１２と電気的に接続されている。
配線パターン２２は、搭載領域２４では、電子素子の電極に対応したパターンを有し、電極との接続のためにランド部が形成されてもよい。配線パターン２２が接着剤（図示せず）を介して基板２０に貼り付けられて、３層基板を構成してもよい。あるいは、配線パターン２２を、接着剤なしで第２の基板２０に形成して２層基板を構成してもよい。
第２の基板２０の領域２６に、第１の基板１０の少なくとも一部が貼り付けられている。この貼り付けには、例えば接着剤１６を用いることができる。第１の基板１０が第２の基板２０よりも平面的に小さいときには、第１の基板１０の全体が第２の基板の領域２６に貼り付けられていてもよい。
第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられていてもよい。この場合、第１及び第２の配線パターン１２、２２の間に、第１の基板１０が介在するので、両者間の電気的な接続のために第１の基板１０には複数の貫通穴１８が形成されている。貫通穴１８にハンダ等の導電材料１９を設け、導電材料１９によって第１及び第２の配線パターン１２、２２の電気的な導通を図ってもよい。具体的には、第１の配線パターン１２が貫通穴１８上を通り、第２の配線パターン２２上に貫通穴１８が位置していれば、貫通穴１８内に設けられた導電材料１９によって、第１及び第２の配線パターン１２、２２の電気的な接続を図ることができる。第１及び第２の配線パターン１２、２２は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。
第２の基板２０には、貫通穴２８が形成されている。貫通穴２８は、第２の配線パターン２２に複数の外部端子４４（図３参照）を電気的に接続するためのものである。すなわち、第２の基板２０における第２の配線パターン２２が形成された面とは反対側の面に突出する外部端子４４を、貫通穴２８を介して第２の配線パターン２２に電気的に接続することができる。例えば、第２の配線パターン２２が貫通穴２８上を通るようになっていれば、貫通穴２８を介して、第２の配線パターン２２上に外部端子４４を設けることができる。
第１の基板１０に形成された貫通穴１８と、第２の基板２０に形成された貫通穴２８とは、連通する位置に形成されてもよい。ただし、貫通穴１８、２８は実際に連通する必要はなく、第２の配線パターン２２などで塞がれていてもよい。
本実施の形態に係る配線基板は、安価な片面基板が用いられて、ビルドアップ基板や多層基板の機能を有するものである。すなわち、第１の基板１０の第１の配線パターン１２と、第２の基板２０の第２の配線パターン２２とが積層されているので、微細な配線が可能になっている。また、第１及び第２の基板１０、２０の両方が搭載領域１４、２４を有するので、複数の半導体チップ４０、４２（図３参照）などの電子素子を搭載することができる。
本実施の形態に係る配線基板は、上述したように構成されており、以下その製造方法を説明する。
まず、第１及び第２の基板１０、２０を用意する。第１及び第２の基板１０、２０は、フレキシブル基板を打ち抜いて形成することができる。フレキシブル基板は、テープ状をなすものであってもよい。予めフレキシブル基板に、第１又は第２の配線パターン１２、２２や、貫通穴１８、２８などを形成しておいてから、これを打ち抜いてもよい。
フレキシブル基板を打ち抜いて第２の基板２０を形成する場合には、フレキシブル基板に第１の基板１０を貼り付けてから、これを打ち抜いてもよい。さらに、複数の第１の基板１０が形成される第１のフレキシブル基板を、複数の第２の基板２０を形成する第２のフレキシブル基板に貼り付けて、各第２の基板２０の外形で第２のフレキシブル基板を打ち抜いてもよい。こうすることで、各第１の基板１０も切り離される。
そして、第１の基板１０の少なくとも一部を第２の基板２０における電子部品の搭載領域２４を除く領域２６に貼り付ける配置工程と、第１及び第２の配線パターン１２、２２を電気的に接続する接続工程と、を行う。
配置工程の前に、あるいは配置工程の一部として、第１及び第２の基板１０、２０の位置合わせを行うことが好ましい。例えば、図１に示すように、第１及び第２の基板１０、２０に、位置合わせされたときに連通する位置決め用の穴３０、３２を形成しておき、ピンなどの治具３４を挿通して位置合わせしてもよい。
配置工程では、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面と、第２の基板２０における第２の配線パターン２２が形成された面と、を貼り付けてもよい。接着には、接着剤１６を使用すればよい。
接着剤１６は、シート状で用意してもよく、あるいは液状又はゲル状で用意してもよい。シート状で用意した場合には、接着剤１６を、加熱及び加圧して接着力を発現させる。接着剤１６の特性は、熱硬化性又は熱可塑性のいずれであってもよい。接着剤１６として、シート状のエポキシ樹脂を使用してもよく、熱可塑性のポリイミド樹脂を使用してもよい。
接着剤１６は、第１の基板１０又は第２の基板２０の少なくともいずれか一方に設ければよい。接着剤１６として絶縁性のものを使用した場合には、接着剤１６は、第１及び第２の配線パターン１２、２２の電気的な接続部分を避けて設けることが好ましい。詳しくは、導電材料１９又は第２の配線パターン２２における導電材料１９との接合部を避けて、接着剤１６を設ける。例えば、接着剤１６をシート状で第１の基板１０に貼り付けた場合には、接着剤１６における導電材料１９が形成された位置と重なる部分に、予め穴を形成した後に、接着剤１６を第１の基板１０に貼り付けてもよい。このような穴は、図示しない治具によって型を抜くことで形成できる。
あるいは、第１の基板１０に接着剤１６を貼り付けた後に、第１の基板１０における貫通穴１８の形成と同時に、接着剤１６に貫通穴１８と連通する穴を形成してもよい。これによれば、接着剤１６に、改めて穴を形成する工程を省略できる。この場合には、第１の基板１０を形成するときに既に接着剤１６を貼り付けているので、第１及び第２の基板１０、２０を接着するまでの工程において加えられる熱によって、接着剤１６の接着力が失われないようにその材料を選定する。例えば、接着剤１６は、熱可塑性のもの（例えば熱可塑性のポリイミド樹脂）を使用してもよい。
配置工程によって、接続工程の一部が行われてもよい。例えば、配置工程の前に、第１の基板１０に形成された貫通穴１８内に導電材料１９を設ける。導電材料１９として、ハンダ、高温ハンダ、クリームハンダ等を使用することができる。そして、配置工程で第１及び第２の基板１０、２０を貼り付けるときに、導電材料１９を第２の配線パターン２２に接触させることで、接続工程の少なくとも一部を行ってもよい。
導電材料１９が軟性のものであれば、第１の基板１０の表面又は接着剤１６が設けられているときにはその表面からあふれる程度に、貫通穴１８内に導電材料１９を設けておく。こうすることで、配置工程によって、第１及び第２の配線パターン１２、２２を電気的に接続することができる。
導電材料１９が常温では硬化しているものであれば、配置工程後に、導電材料１９を加熱して溶融させて、第１及び第２の配線パターン１２、２２を電気的に接続する。加熱は、外部端子４４（図３参照）を形成するときや、半導体装置を回路基板に実装するときなどで行われるリフロー工程で行ってもよい。
以上の実施の形態では、基板の片面に配線パターンを形成した基板同士を重ね合わせる例について述べたが、２つの基板を重ねる方がコストが安い範囲内において、ビルドアップ基板を含む多層基板同士、多層基板と片面基板とを重ねる構造をとってもよい。
また、以上の実施の形態では、上側の基板の間を通して上下の基板の配線パターン同士を導通させる構造について述べたが、上側の基板の配線パターンと下側の基板の配線パターンが向かい合って重なって導通するようにしてもよい。
更に、以上の実施の形態では、第２の基板２０を第１の基板１０から一方向のみに延出させた例を図示したが、複数方向（２方向、３方向又は４方向）に延出させてもよい。
さらに、第１又は第２の基板１０、２０の配線パターン１２、２２の少なくとも一部は、他方の基板の配線パターン間をまたぐジャンパーリードのように形成されていても良い。こうすることで、基板に多層の配線パターンが必要になっても、片面板で疑似的な多層構造を安価に構成することができる。
こうして製造された配線基板を用いて半導体装置を製造することもできる。本実施の形態で説明した内容は、可能な限り以下の実施の形態でも適用される。
（第２の実施の形態）
図３は、本発明を適用した第２の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、第１の実施の形態で説明した配線基板を含む。配線基板については、第１の実施の形態で説明した通りであり詳しい説明を省略する。また、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられている。
第１の基板１０の搭載領域１４には半導体チップ４０が搭載されている。半導体チップ４０は第１の配線パターン１２に電気的に接続されている。詳しくは、半導体チップ４０の電極４１と第１の配線パターン１２とが電気的に接続されている。電極４１は、配線パターン１２のランド部に接合されることが多い。配線パターン１２における電極４１と接続される部分及び電極４１の少なくとも一方は、バンプとなっていてもよい。配線パターン１２と電極４１との接合には、異方性導電膜やハンダや導電ペースト等を用いたり、超音波を使用した金属接合を適用してもよい。超音波には、熱や圧力を加えてもよい。図３に示すように、電極４１が貫通穴１８の上方に位置するように半導体チップ４０を実装しても良いし、貫通穴１８を避けて実装してもよい。後者の方が、外部端子４４からの距離が長くなって力の伝達を減少させ、信頼性を向上させることができる。これは、以降の実施の形態でも同様である。
第２の基板２０の搭載領域２４には半導体チップ４２が搭載されている。半導体チップ４２は第２の配線パターン２２に電気的に接続されている。詳しくは、半導体チップ４２の電極４３と第２の配線パターン２２とが電気的に接続されている。この点については、上述した半導体チップ４０と第１の配線パターン１２との接続に関する内容を適用してもよい。それぞれの半導体チップ４０、４２と、第１又は第２の基板１０、２０と、の間には図示しないアンダーフィル等の樹脂が存在する方が信頼性上好ましい。
第２の基板２０には、第２の配線パターン２２と電気的に接続された複数の外部端子４４が設けられている。外部端子４４は、第２の基板２０における第２の配線パターン２２が形成された面とは反対側の面に設けられている。例えば、第２の基板２０に形成された貫通穴２８を介して、第２の配線パターン２２上に外部端子４４を設けてもよい。外部端子４４は、ハンダ等で形成することができる。例えば、貫通穴２８内に盛り上がった状態でクリームハンダを設け、これを溶融させてボール状の端子を形成してもよい。あるいは、貫通穴２８内にハンダを設けたり、導電材料のメッキなどを施し、ハンダボールを搭載して外部端子４４を設けてもよい。
以上の説明では、半導体チップと配線パターンとの実装をフェースダウン方式にて行った例で説明したが、ワイヤーボンディング法によるフェースアップ方式、フライングリードによるＴＡＢ方式を適用してもよい。上述した半導体チップと配線パターンとの実装方式は、以降に述べる実施の形態で用いてもよい。
本実施の形態に係る半導体装置によれば、第１の実施の形態で説明した配線基板をインターポーザとして使用するので、コストを下げることができる。
本実施の形態は、上述したように構成されており、以下その製造方法を説明する。
（製造方法の第１の例）
この例は、予め第１の実施の形態で説明した配線基板を用意し、これに半導体チップ４０、４２を搭載し、外部端子４４を設ける方法である。その詳細については、上述した内容から自明であるため説明を省略する。
（製造方法の第２の例）
この例では、第１及び第２の基板１０、２０を用意する。そして、第１及び第２の基板１０、２０を貼り付けて配線基板を構成する前に、半導体チップ４０、４２の少なくとも一方を搭載する方法である。例えば、半導体チップ４０を第１の基板１０の搭載領域１４に搭載し、半導体チップ４２を第２の基板２０の搭載領域２４に搭載した後に、第１及び第２の基板１０、２０を貼り付ける。
あるいは、半導体チップ４０、４２の一方を第１及び第２の基板１０、２０の搭載領域１４、２４の一方に搭載し、第１及び第２の基板１０、２０を貼り付けた後に、半導体チップ４０、４２の他方を第１及び第２の基板１０、２０の搭載領域１４、２４の他方に搭載する。
第１又は第２の基板１０、２０が、フレキシブル基板を打ち抜いて形成される場合には、フレキシブル基板に半導体チップ４０又は４２を搭載してからこれを打ち抜いて第１又は第２の基板１０、２０を形成してもよい。
第２の基板２０が、フレキシブル基板を打ち抜いて形成される場合には、フレキシブル基板に第１の基板１０を搭載してから、このフレキシブル基板を打ち抜いて第２の基板を形成してもよい。この場合、第１の基板１０に、すでに半導体チップ４０が搭載されていてもよい。
複数の第１の基板１０を形成する第１のフレキシブル基板に、複数の第１の半導体チップ４０を搭載し、この第１のフレキシブル基板を、複数の第２の基板２０を形成する第２のフレキシブル基板に貼り付けてもよい。そして、第２のフレキシブル基板を、各第２の基板２０の外形で打ち抜いてもよい。これにより、第１の基板１０の外形で第１のフレキシブル基板も切断される。
そして、第２の基板２０に複数の外部端子４４を設ける。この工程は、第１及び第２の基板１０、２０を形成して両者を貼り付け、第１及び第２の半導体チップ４０、４２を第１及び第２の基板１０、２０に搭載した後に行ってもよいがこれに限定されない。例えば、外部端子４４を設ける工程は、第２の基板２０を形成する前に、複数の第２の基板２０を形成する第２のフレキシブル基板に予め設けておいてもよい。また、外部端子４４を設ける工程は、第２の基板２０に第２の半導体チップ４２を搭載する前に行ってもよい。
この例では、第１及び第２の基板１０、２０の相互関係、両者の貼り付け構造、電気的な接続構造などについて、第１の実施の形態で説明した内容を適用することができ、製造方法についても同様である。
第１又は第２の基板１０、２０の配線パターンの少なくとも一部を、ジャンパーリードのように形成した場合は、少なくとも一方の基板に半導体チップを実装して、疑似多層構造を達成してもよい。このことは、後述する全ての実施の形態に適用することができる。
（第３の実施の形態）
図４は、本発明を適用した第３の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、第２の実施の形態で説明した半導体装置の構成部材を含み、各構成部材は、第２の実施の形態で説明した通りであり詳しい説明を省略する。また、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられている。
本実施の形態では、第２の基板２０が屈曲している。また、第１の半導体チップ４０と第２の半導体チップ４２とが接着されている。詳しくは、第１の半導体チップ４０における第１の基板１０への搭載面とは反対側の面と、第２の半導体チップ４２における第２の基板２０への搭載面とは反対側の面と、が接着されている。接着には、接着剤５０を使用することができる。あるいは、粘着剤を使用したり、かしめ、フリップ等の機械的な方法によって第２の基板２０の屈曲を維持させてもよい。
本実施の形態に係る半導体装置によれば、第１及び第２の半導体チップ４０、４２が積み重ねられて小型化されている。第２の基板２０が第１の基板１０から複数方向に延出している場合は、複数方向から第２の基板２０が折り畳まれてもよい。また、複数の半導体チップが搭載される場合は、それぞれの半導体チップの間で第２の基板２０が折り畳まれてもよい。
本実施の形態に係る半導体装置の製造方法は、上述した第２の実施の形態で説明した半導体装置の製造方法に加えて、第２の基板２０を屈曲させて、第１の基板１０上に搭載された第１の半導体チップ４０と、第２の基板２０上に搭載された第２の半導体チップ４２と、を接着する工程を含む。なお、外部端子４４は、第２の基板２０を屈曲させる前に設けてもよいし、第２の基板２０を屈曲させてから設けてもよい。
図４では、こうして製造された半導体装置が、回路基板５２に実装されている。回路基板５２には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板５２には例えば銅からなる配線パターン５４が所望の回路となるように形成されていて、それらの配線パターン５４と半導体装置の外部端子４４とを接続することでそれらの電気的導通が図られている。
（第４の実施の形態）
図５は、本発明を適用した第４の実施の形態に係る配線基板を示す図である。本実施の形態では、第１の配線パターン１２の一部が、第１の基板１０に形成された貫通穴１８内に入り込んで第２の配線パターン２２に接続されている。詳しくは、貫通穴１８の内部に、第１の配線パターン１２の一部からなる屈曲部６０が、凸部６２により押圧されることで形成されている。屈曲部６０は、第２の配線パターン２２に接触している。貫通穴２８中の第２の配線パターン２２を屈曲時の加圧方向とは逆方向から保持すると接触が容易となる。凸型６２の一点又は複数点を一括して加熱し、屈曲部６０と第２の配線パターン２２とをハンダ付け、ロウ付けしてもよく、導電接着剤等で接合してもよい。また、凸型６２に超音波を印加する超音波接合を適用してもよい。また、凸型６２の代わりにシングルポイントボンダを用いて１点ずつ屈曲部６０と第２の配線パターン２２とを接合してもよい。この際、貫通穴２８中の第２の配線パターン２２を、屈曲時の加圧方向とは逆方向から保持してもよい。その前提として、第１の基板１０に形成された貫通穴１８は、第２の配線パターン２２上に位置している。なお、屈曲部６０は、一部が破断していてもよい。これ以外の構成は、第１の実施の形態で説明した内容を適用することができる。また、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられている。
本実施の形態によれば、屈曲部６０によって、第１及び第２の配線パターン１２、２２の電気的接続が図られている。図５に示すように、第１の基板１０に形成された貫通穴１８と、第２の基板２０に形成された貫通穴２８と、が連通する位置に形成されていてもよい。この場合、第２の配線パターン２２が貫通穴２８上に形成されているときには、第２の配線パターン２２の一部が貫通穴２８の内部に入り込んでもよい。
あるいは、図６に示すように、第１の基板１０に形成された貫通穴１８と、第２の基板２０に形成された貫通穴２８と、がずれた位置に形成されていてもよい。この場合、屈曲部６４は、第２の配線パターン２２における第２の基板２０に密着する部分に接触又は接合される。その方法は、前述した通りである。
本実施の形態に係る配線基板の製造方法では、凸型６２を使用して第１の配線パターン１２の一部を貫通穴１８に入り込ませる。詳しくは、第１の基板１０の貫通穴１８上を第１の配線パターン１２が通っており、第１の配線パターン１２における貫通穴１８上の部分を、凸型６２によって貫通穴１８内に入り込ませる。こうして、屈曲部６０を形成することができる。その場合、第２の基板２０を平面的に支える治具で保持することができる。この工程は、第１及び第２の配線パターン１２、２２を電気的に接続する接続工程である。なお、屈曲部６０を、その一部が破断された状態で形成してもよい。屈曲部６０を形成する工程と、接続する工程は、第１の配線パターン１２を曲げながら第２の配線パターン２２に接合することで同一工程で行うこともでき、その場合、工程数を削減できる。
屈曲部６０と第２の配線パターン２２とを接続するときに、屈曲部６０を、接着剤１６の一部を押しのけながら加圧して、第２の配線パターンに電気的に接続させることが好ましい。この場合に、接着剤１６は、液状又はゲル状で用意することが好ましい。詳しくは、まず、接着剤１６を第１又は第２の基板１０、２０の少なくとも一方に、両者の電気的な接続部も含めて設ける。その後、接着剤１６を硬化させる前に、屈曲部６０を第２の配線パターン２２に向けて加圧することで、屈曲部６０の外側に接着剤１６の一部を押しのける。この場合に、屈曲部１６に超音波振動を印可すれば、電気的な接合を確実にすることができる。これによれば、屈曲部６０と第２の配線パターン２２との間に接着剤１６を介在させなくて済むので、両者の電気的接続の信頼性を高められる。なお、この方法は、全ての実施の形態において可能な限り適用することができる。
こうして、製造された配線基板をインターポーザとして使用して半導体装置を製造することもできる。
（第５の実施の形態）
図７は、本発明を適用した第５の実施の形態に係る配線基板を示す図である。本実施の形態では、第２の配線パターン２２の一部が、第１の基板１０に形成された貫通穴１８内に入り込んで第１の配線パターン１２に接続されている。詳しくは、貫通穴１８の内部に、第２の配線パターン２２の一部からなる屈曲部６６が形成されている。屈曲部６６は、第１の配線パターン１２に接触又は接合している。なお、屈曲部６６は、図７に示すようにその一部が破断されていてもよいし、図５に示す屈曲部６０のように破断のない連続的な形状であってもよい。これ以外の構成並びに形成及び接合方法は、前述した実施の形態で説明した内容を適用することができる。なお、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられている。本実施の形態によれば、屈曲部６６によって、第１及び第２の配線パターン１２、２２の電気的接続が図られている。
本実施の形態に係る配線基板の製造方法では、凸型６８を使用して第２の配線パターン２２の一部を貫通穴１８に入り込ませる。この工程を行うには、第２の基板２０の貫通穴２８と、第１の基板１０の貫通穴１８と、が連通する位置に形成されていることが好ましい。
詳しくは、凸型６８を、第２の基板２０における第２の配線パターン２２が形成された面とは反対側から、貫通穴２８内に挿入する。そして、凸型６８によって第２の配線パターン２２を、貫通穴１８内に入り込ませて第１の配線パターン１２に接合する。こうして、屈曲部６６を形成することができる。この工程は、第１及び第２の配線パターン１２、２２を電気的に接続する接続工程である。もちろん、複数の凸部を有する凸型で複数点（複数箇所）を一括して接合してもよい。
こうして、製造された配線基板をインターポーザとして使用して半導体装置を製造することもできる。
（第６の実施の形態）
図８は、本発明を適用した第６の実施の形態に係る配線基板を示す図である。本実施の形態では、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられている。
また、第２の配線パターン２２の一部が、第２の基板２０に形成された貫通穴２８内に入り込んで外部端子７０を形成している。第２の配線パターン２２は、外部端子７０の少なくとも外壁部となっている。また、第１の配線パターン１２の一部が、第１及び第２の基板１０、２０に形成された貫通穴１８、２８内に入り込んで第２の配線パターン２２に接続、接触又は接合されている。
第１の基板１０に形成された貫通穴１８と、第２の基板２０に形成された貫通穴２８と、が連通する位置に形成されている。第１の配線パターン１２の一部は、第２の基板２０の貫通穴２８内に入り込んで、外部端子７０の内壁部となる。これ以外の構成及び形成方法は、上述したいずれかの実施の形態で説明した内容を適用することができる。
本実施の形態によれば、第２の配線パターン２２の一部あるいは第１及び第２の配線パターン１２、２２の一部によって外部端子７０が形成されるので、別部材としての外部端子が不要になり部品点数を減らすことができる。
本実施の形態に係る配線基板の製造方法では、図５に示す凸型６２を使用して第１の配線パターン１２の一部を貫通穴１８に入り込ませ、さらに、第２の配線パターン２２を貫通穴２８に入り込ませればよい。外部端子７０を、第２の基板２０から突出させたいときは、第２の配線パターン２２の一部を第２の基板２０から突出させる。外部端子７０を、第２の基板２０から突出させる必要がないときは、第２の配線パターン２２の一部を貫通穴２８の内部で止めてもよい。
本実施形態に係る製造方法では、上述したいずれかの実施の形態で説明した製造方法の内容を適用することができる。こうして、製造された配線基板をインターポーザとして使用して半導体装置を製造することもできる。
また、第４〜第６の実施の形態において、第１の基板１０と第２の基板２０との間を接着すれば、基板間の接着強度が強まり半導体装置の信頼性が向上するため、より好ましい。
（第７の実施の形態）
図９は、本発明を適用した第７の実施の形態に係る配線基板の製造方法を示す図である。本実施の形態では、第１及び第２の基板１０、２０の配置工程で異方性導電膜７２を使用する。すなわち、第１及び第２の基板１０、２０の間に、異方性導電膜７２を介在させて両者を接着する。なお、異方性導電膜７２は、予めテープ状又はシート状をなす異方性導電材料であってもよいし、第１及び第２の基板１０、２０の少なくとも一方に塗られている液状の異方性導電材料であってもよい。異方性導電材料は、接着剤に導電粒子が分散されてなる。なお、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられている。
異方性導電膜７２が、第２の基板２０における第２の配線パターン２２が形成された面上に設けられているときには、異方性導電膜７２を介して第２の半導体チップ４２を、第２の基板２０にフェースダウンボンディングしてもよい。この場合、第２の半導体チップ４２を搭載するための搭載領域２４と、第２の基板２０における第１の基板１０を貼り付ける領域２６と、の両方に異方性導電膜７２を設けることが好ましい。そして、第１及び第２の基板１０、２０の配置工程と、第２の半導体チップ４０のための第２の搭載工程と、の両方を同時に行ってもよいし、一方を行ってから他方を行ってもよい。
これによれば、第１及び第２の基板１０、２０を接着する材料と、第２の半導体チップ４２を第２の基板２０に接着するとともに電気的に接続する材料と、が一つの材料である。したがって、部品点数を減らすことができる。
図９に示す例では、第１及び第２の基板１０、２０の配置工程の後に、第２の半導体チップ４２のための第２の搭載工程と、第１及び第２の配線パターン１２、２２の電気的な接続工程と、を行う。詳しくは、図９において、第１及び第２の基板１０、２０の間には、異方性導電膜７２が介在しており、異方性導電膜７２は、第２の基板２０における第２の半導体チップ４２の搭載領域２４上にも設けられている。
第２の半導体チップ４２と第２の基板２０とが、押圧治具７４により加圧されて、第２の半導体チップ４２は、第２の基板２０にフェースダウンボンディングされる。すなわち、第２の半導体チップ４０のための第２の搭載工程が行われる。
また、凸型６２を使用して、図５に示す工程と同じ工程によって、第１及び第２の配線パターン１２、２２を電気的に接続する。すなわち、接続工程を行う。さらに、凸型６２を使用して図８に示す工程と同じ工程によって、外部端子７０を形成してもよい。本実施の形態では、第１及び第２の配線パターン１２、２２の間に異方性導電膜７２が介在するので、第１及び第２の配線パターン１２、２２は、導電粒子によって電気的に接続されてもよい。
なお、本実施の形態で、半導体チップ４２の搭載工程を除外すれば、配線基板を製造することができる。この配線基板の構成は、上述した内容から半導体チップ４２を除外した内容である。
（第８の実施の形態）
図１０は、本発明を適用した第８の実施の形態に係る配線基板を示す図である。本実施の形態では、第１及び第２の基板１０、２０の貫通穴１８、２８が連通する位置に形成されている。第１の配線パターン１２は、貫通穴１８上を通る。第２の配線パターン２２の一部は、図１０に示す突片８２のように、貫通穴２８の内側に突出することが好ましいが、第２の配線パターン２２と貫通穴２８とが連通する空間があれば、突出していなくてもよい。また、第２の配線パターン２２の一部は、第１の配線パターン１２に接触している必要はないが、接触していてもよい。なお、第１の基板１０における第１の配線パターン１２が形成された面とは反対側の面が、第２の基板２０における第２の配線パターン２２が形成された面に貼り付けられている。
連通する貫通穴１８、２８には、ハンダ等の導電材料が設けられて外部端子８０が形成されている。導電材料は、第１の配線パターン１２に設けられてもよい。また、導電材料は、第２の配線パターン２２における貫通穴２８の内側へ設けられて、突片８２に接合されていてもよい。こうすることで、導電材料を設ける工程が１度で済み、工程の短縮化を図ることができる。あるいは、導電材料は、少なくとも第２の配線パターン２２の一部の表面に接触していればよい。外部端子８０を構成する導電材料は、貫通穴１８、２８を介して、第１及び第２の配線パターン１２、２２を電気的に接続している。
本実施の形態によれば、第１及び第２の配線パターン１２、２２を電気的に接続する導電材料によって、一体的に外部端子８０を形成することができる。あるいは、連通する貫通穴１８、２８に、第１及び第２の配線パターン１２、２２を電気的に接続する導電材料を設け、これとは別に、ハンダボールなどの端子部材を設けてもよい。
本実施の形態に係る配線基板の製造方法では、上述した構成の第１及び第２の配線パターン１２、２２が形成された第１及び第２の基板１０、２０を貼り付け、連通する貫通穴１８、２８内に導電材料を設ける。そして、この導電材料を加熱し溶融させて、あるいは、この導電材料にハンダボールなどの端子部材を設けて、外部端子８０を形成する。
こうして得られた配線基板を使用して半導体装置を製造してもよい。半導体装置の製造工程の一部として、本実施の形態を適用してもよい。
更に、上述した全ての実施の形態において、複数枚の基板を重ねる構造を採用してもよい。この際、重ねる基板の延出方向を半導体チップが露出するようにずらした方が実装性が向上する。更に全ての実施の形態において、全ての１枚の基板上に複数の半導体チップを実装してもよい。
また、上述した全ての実施の形態において、外部端子４４は必ずしも必要ではなく、基板の延出部をコネクタとしたり、コネクタを実装するなどの手段で配線を外部へ拡張させてもよいし、他のパッシブパーツを基板上に実装して半導体モジュールとして完結させてもよい。
そして、本発明を適用した半導体装置を有する電子機器として、図１１には、ノート型パーソナルコンピュータ１００が示されている。
なお、上記実施の形態で、「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。あるいは、半導体チップと電子素子とを混載してもよい。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
図１は、本発明を適用した第１の実施の形態に係る配線基板の製造方法を示す図である。 図２は、本発明を適用した第１の実施の形態に係る配線基板を示す図である。 図３は、本発明を適用した第２の実施の形態に係る半導体装置を示す図である。 図４は、本発明を適用した第３の実施の形態に係る半導体装置を示す図である。 図５は、本発明を適用した第４の実施の形態に係る配線基板の製造方法を示す図である。 図６は、本発明を適用した第４の実施の形態に係る配線基板の製造方法の変形例を示す図である。 図７は、本発明を適用した第５の実施の形態に係る配線基板の製造方法を示す図である。 図８は、本発明を適用した第６の実施の形態に係る配線基板を示す図である。 図９は、本発明を適用した第７の実施の形態に係る配線基板の製造方法を示す図である。 図１０は、本発明を適用した第８の実施の形態に係る配線基板を示す図である。 図１１は、本発明に係る方法を適用して製造された半導体装置を備える電子機器を示す図である。
符号の説明
１０ 第１の基板、 １２ 第１の配線パターン、 １４ 搭載領域、 １８ 貫通穴、 １９ 導電材料、 ２０ 第２の基板、 ２２ 配線パターン、 ２４ 搭載領域、 ２６ 領域、 ３０ 位置決め用の穴、 ３２ 位置決め用の穴、 ３４ 治具、 ４０ 半導体チップ、 ４２ 半導体チップ、 ４４ 外部端子、 ５２ 回路基板、 ７０ 外部端子、 ７２ 異方性導電膜、 ８０ 外部端子

Claims (39)

  1. 第１の配線パターンが形成された第１の基板と、第２の配線パターンが形成された第２の基板と、が積層されて配置されてなり、
    前記第１の配線パターン及び前記第２の配線パターンの少なくとも一方は、電子素子の搭載領域を有し、
    前記第１の配線パターンと前記第２の配線パターンとが電気的に接続されてなる配線基板。
  2. 請求項１記載の配線基板において、
    前記第１の基板よりも前記第２の基板が大きく、前記第１の基板の全体が前記第２の基板に貼り付けられてなる配線基板。
  3. 請求項１の配線基板において、
    前記第１の配線パターンは、前記第１の基板の一方の面に形成され、
    前記第２の配線パターンは、前記第２の基板の一方の面に形成され、
    前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、が対向して配置されてなる配線基板。
  4. 請求項３記載の配線基板において、
    前記第１の基板には、複数の貫通穴が形成されており、前記貫通穴を介して前記第１の配線パターンと前記第２の配線パターンとが電気的に接続されてなる配線基板。
  5. 請求項４記載の配線基板において、
    前記第１の配線パターンは、前記貫通穴上を通り、
    前記貫通穴は、前記第２の配線パターン上に位置し、
    前記貫通穴内に、前記第１及び第２の配線パターンに接触する導電材料が設けられてなる配線基板。
  6. 請求項４記載の配線基板において、
    前記貫通穴は、前記第２の配線パターン上に位置し、
    前記第１の配線パターンの一部は、前記貫通穴内に入り込んで、前記第２の配線パターンに接続されてなる配線基板。
  7. 請求項４記載の配線基板において、
    前記第２の基板には、前記第２の配線パターンと電気的に接続されて前記第２の配線パターンが形成された面とは反対側に突出する複数の外部端子を形成するための複数の貫通穴が形成されてなる配線基板。
  8. 請求項７記載の配線基板において、
    前記第１の基板に形成された前記貫通穴と、前記第２の基板に形成された前記貫通穴とは、連通する位置に形成されている配線基板。
  9. 請求項８記載の配線基板において、
    前記第２の配線パターンの一部は、前記第１の基板に形成された前記貫通穴内に入り込んで、前記第１の配線パターンに接続されてなる配線基板。
  10. 請求項８記載の配線基板において、
    前記第１及び第２の配線パターンの一部は、前記第２の基板に形成された前記貫通穴を介して前記第２の基板の面から突出して外部端子を構成する配線基板。
  11. 請求項８記載の配線基板において、
    前記第２の配線パターンの一部は、前記第１の配線パターンとの接触を避けて、前記第２の基板に形成された前記貫通穴の内側に突出してなる配線基板。
  12. 請求項１から請求項１１のいずれかに記載の配線基板において、
    前記第１及び第２の基板は、導電粒子を含有する異方性導電膜を介して貼り付けられてなる配線基板。
  13. 請求項１２記載の配線基板において、
    前記第１及び第２の配線パターンは、前記導電粒子によって電気的に接続されてなる配線基板。
  14. 第１の配線パターンが形成された第１の基板と、
    前記第１の基板の少なくとも一部が対向して配置された領域を有し、前記第１の配線パターンと電気的に接続された第２の配線パターンが形成された第２の基板と、
    前記第１の配線パターン及び前記第２の配線パターンの少なくとも一方に電気的に接続された電子素子と、
    を含む電子部品。
  15. 請求項１４記載の電子部品において、
    前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、が貼り付けられてなる電子部品。
  16. 請求項１５記載の電子部品において、
    前記第１の基板には、複数の貫通穴が形成されており、前記貫通穴を介して前記第１の配線パターンと前記第２の配線パターンとが電気的に接続されてなる電子部品。
  17. 請求項１６記載の電子部品において、
    前記第２の基板には、複数の貫通穴が形成され、
    前記第２の基板に形成された前記貫通穴を介して前記第２の配線パターンに電気的に接続された外部端子が設けられてなる電子部品。
  18. 請求項１７記載の電子部品において、
    前記第１の基板に形成された前記貫通穴と、前記第２の基板に形成された前記貫通穴とは、連通する位置に形成され、
    前記外部端子は、前記第２の基板に形成された前記貫通穴を介して前記第２の配線パターンに接触し、かつ、前記第１の基板に形成された前記貫通穴を介して前記第１の配線パターン上に設けられてなる電子部品。
  19. 請求項１５から請求項１８のいずれかに記載の電子部品において、
    前記第２の基板における前記第２の配線パターンが形成された面には、導電粒子を含有する異方性導電膜が設けられ、
    前記異方性導電膜は、前記第１及び第２の基板を接着するとともに、前記第２の配線パターンと前記電子素子とを電気的に接続する電子部品。
  20. 請求項１９記載の電子部品において、
    前記第２の基板が屈曲して、前記第１の基板上に搭載された前記第１の電子素子と、前記第２の基板上に搭載された前記第２の電子素子と、が接着されてなる電子部品。
  21. 請求項１４から請求項１８のいずれかに記載の電子部品が搭載された回路基板。
  22. 請求項１４から請求項１８のいずれかに記載の電子部品を備える電子機器。
  23. 第１の配線パターンが形成された第１の基板の少なくとも一部を、第２の配線パターンが形成された第２の基板における電子素子の搭載領域を除く領域に対向させて配置する配置工程と、
    前記第１及び第２の配線パターンを電気的に接続する接続工程と、
    を含む配線基板の製造方法。
  24. 請求項２３記載の配線基板の製造方法において、
    前記配置工程で、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、を貼り付け、
    前記第１の基板には複数の貫通穴が形成されており、前記第１の配線パターンは、前記貫通穴上を通って形成されてなる配線基板の製造方法。
  25. 請求項２４記載の配線基板の製造方法において、
    前記配置工程の前に、前記第１の基板に形成された前記貫通穴を介して前記第１の配線パターンに導電材料を設け、
    前記配置工程で前記第１及び第２の基板を貼り付けるときに、前記導電材料を前記第２の配線パターンに接触させることで、前記接続工程を行う配線基板の製造方法。
  26. 請求項２４記載の配線基板の製造方法において、
    前記接続工程で、前記第１の配線パターンの一部を、前記第１の基板に形成された貫通穴内に屈曲させて前記第２の配線パターンに接続する配線基板の製造方法。
  27. 請求項２４記載の配線基板の製造方法において、
    前記第２の基板には、複数の貫通穴が形成され、
    前記第１及び第２の基板に形成された貫通穴は、連通する位置に形成されてなる配線基板の製造方法。
  28. 請求項２７記載の配線基板の製造方法において、
    前記接続工程で、前記第２の配線パターンの一部を、前記第１の基板に形成された貫通穴内に屈曲させて前記第１の配線パターンに接続する配線基板の製造方法。
  29. 請求項２７記載の配線基板の製造方法において、
    前記接続工程で、前記第１及び第２の配線パターンの一部を、一体的に、前記第２の基板に形成された前記貫通穴を介して前記第２の基板の面から突出させて外部端子を形成する配線基板の製造方法。
  30. 請求項２７記載の配線基板の製造方法において、
    前記接続工程で、外部端子の形成材料を、前記第２の配線パターンに接触させて前記第１及び第２の基板に形成された前記貫通穴を介して、前記第１の配線パターン上に設ける配線基板の製造方法。
  31. 請求項２３から請求項３０のいずれかに記載の配線基板の製造方法において、
    前記第１及び第２の基板には、位置決め用の穴が形成され、
    前記配置工程前に、前記位置決め用の穴に治具を挿通して、前記第１及び第２の基板の位置決めを行う工程を含む配線基板の製造方法。
  32. 電子素子の搭載領域を有して第１の配線パターンが形成された第１の基板の少なくとも一部を、第２の配線パターンが形成された第２の基板における電子素子の搭載領域を除く領域に貼り付ける配置工程と、
    前記第１及び第２の配線パターンを電気的に接続する接続工程と、
    前記第１の基板に、前記第１の配線パターンに電気的に接続される第１の電子素子を搭載する第１の搭載工程と、
    前記第２の基板の前記電子素子の搭載領域に、前記第２の配線パターンに電気的に接続される第２の電子素子を搭載する第２の搭載工程と、
    を含む電子部品の製造方法。
  33. 請求項３２記載の電子部品の製造方法において、
    前記配置工程で、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面と、前記第２の基板における前記第２の配線パターンが形成された面と、を貼り付け、
    前記第１の基板には複数の貫通穴が形成されており、前記第１の配線パターンは、前記貫通穴上を通って形成されてなる電子部品の製造方法。
  34. 請求項３３記載の電子部品の製造方法において、
    前記第２の基板には、複数の貫通穴が形成され、
    前記第１及び第２の基板に形成された前記貫通穴は、連通する位置に形成されてなる電子部品の製造方法。
  35. 請求項３４記載の電子部品の製造方法において、
    前記接続工程で、外部端子の形成材料を、前記第２の配線パターンに接触させて前記第１及び第２の基板に形成された前記貫通穴を介して、前記第１の配線パターン上に設ける電子部品の製造方法。
  36. 請求項３２記載の電子部品の製造方法において、
    前記配置工程及び前記第２の搭載工程で、前記第２の基板における前記第２の配線パターンが形成された面に導電粒子を含有する異方性導電膜を設け、前記異方性導電膜によって、前記第１及び第２の基板を接着するとともに、前記第２の配線パターンと前記第２の電子素子とを電気的に接続する電子部品の製造方法。
  37. 請求項３２記載の電子部品の製造方法において、
    前記第２の基板を屈曲させて、前記第１の基板上に搭載された前記第１の電子素子と、前記第２の基板上に搭載された前記第２の電子素子と、を接着する工程を含む電子部品の製造方法。
  38. 請求項３２から請求項３７のいずれかに記載の電子部品の製造方法において、
    前記第１の搭載工程の後に、前記配置工程を行う電子部品の製造方法。
  39. 請求項３８記載の電子部品の製造方法において、
    前記第２の基板は、フレキシブル基板の一部であり、
    前記配置工程後に、前記フレキシブル基板を打ち抜いて前記第２の基板を形成する前記電子部品の製造方法。
JP2007105802A 1999-08-19 2007-04-13 電子部品及びその製造方法 Expired - Fee Related JP4716038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007105802A JP4716038B2 (ja) 1999-08-19 2007-04-13 電子部品及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1999232565 1999-08-19
JP23256599 1999-08-19
JP2007105802A JP4716038B2 (ja) 1999-08-19 2007-04-13 電子部品及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001519491A Division JP4058607B2 (ja) 1999-08-19 2000-08-11 配線基板及びその製造方法、電子部品、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2007243207A true JP2007243207A (ja) 2007-09-20
JP4716038B2 JP4716038B2 (ja) 2011-07-06

Family

ID=16941341

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001519491A Expired - Fee Related JP4058607B2 (ja) 1999-08-19 2000-08-11 配線基板及びその製造方法、電子部品、回路基板並びに電子機器
JP2007105802A Expired - Fee Related JP4716038B2 (ja) 1999-08-19 2007-04-13 電子部品及びその製造方法
JP2007281920A Expired - Fee Related JP4662079B2 (ja) 1999-08-19 2007-10-30 配線基板の製造方法及び電子部品の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001519491A Expired - Fee Related JP4058607B2 (ja) 1999-08-19 2000-08-11 配線基板及びその製造方法、電子部品、回路基板並びに電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007281920A Expired - Fee Related JP4662079B2 (ja) 1999-08-19 2007-10-30 配線基板の製造方法及び電子部品の製造方法

Country Status (4)

Country Link
US (1) US6977441B2 (ja)
JP (3) JP4058607B2 (ja)
TW (1) TW567561B (ja)
WO (1) WO2001015228A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524647A (ja) * 2008-06-16 2011-09-01 テセラ・リサーチ・リミテッド・ライアビリティ・カンパニー ウェハレベルでの縁部の積重ね
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
US11420431B2 (en) 2019-11-27 2022-08-23 Nichia Corporation Adhering jig and adhering method

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
JP2005150154A (ja) * 2003-11-11 2005-06-09 Sharp Corp 半導体モジュールとその実装方法
WO2005067044A1 (en) * 2004-01-12 2005-07-21 Infineon Technologies Ag A method for connecting a die assembly to a substrate in an integrated circuit and a semiconductor device comprising a die assembly
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US7413995B2 (en) * 2004-08-23 2008-08-19 Intel Corporation Etched interposer for integrated circuit devices
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP4666345B2 (ja) * 2004-11-05 2011-04-06 ローム株式会社 チャージポンプ回路
US7495330B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
TWI307154B (en) * 2005-09-30 2009-03-01 Advanced Semiconductor Eng Package method and structure for preventing chips from being interfered
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7812440B2 (en) * 2006-03-07 2010-10-12 Nec Corporation Electronic package device, module, and electronic apparatus
KR100746361B1 (ko) * 2006-07-11 2007-08-06 삼성전기주식회사 인쇄회로기판 제조방법
US7727887B2 (en) * 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7701064B2 (en) * 2007-10-31 2010-04-20 International Business Machines Corporation Apparatus for improved power distribution in a three dimensional vertical integrated circuit
US7955954B2 (en) * 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers
US8461693B2 (en) * 2008-08-26 2013-06-11 Siemens Medical Instruments Pte. Ltd. Substrate arrangement
JP2010225943A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
KR101768960B1 (ko) * 2011-07-04 2017-08-18 삼성전자 주식회사 칩 적층 반도체 패키지
WO2014096140A1 (de) * 2012-12-19 2014-06-26 Forster Rohner Ag Bauelement, verfahren zur herstellung eines bauelements, bauelementanordnung, sowie verfahren zum applizieren eines bauelements
US8698288B1 (en) * 2013-05-23 2014-04-15 Freescale Semiconductor, Inc. Flexible substrate with crimping interconnection
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
US20160172562A1 (en) * 2014-01-31 2016-06-16 Sharp Laboratories Of America, Inc. Method for forming Circuit-on-Wire
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2018011805A (ja) * 2016-07-21 2018-01-25 オリンパス株式会社 撮像ユニット、および内視鏡
JP7397564B2 (ja) * 2017-06-06 2023-12-13 川崎重工業株式会社 リード線の挿入方法
JP7044007B2 (ja) * 2018-07-31 2022-03-30 株式会社オートネットワーク技術研究所 回路構成体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204665A (ja) * 1992-11-06 1994-07-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JPH0658941B2 (ja) * 1991-10-28 1994-08-03 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータシステム内への機能的サブシステム形成方法
JPH0794868A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH07193096A (ja) * 1991-07-30 1995-07-28 At & T Corp 階段状多層相互接続装置
JPH09181215A (ja) * 1995-12-25 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法ならびにその実装方法
JPH11340631A (ja) * 1998-05-26 1999-12-10 Yamaichi Electronics Co Ltd Ｉｖｈ多層配線基板およびその製造方法
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
US3760090A (en) * 1971-08-19 1973-09-18 Globe Union Inc Electronic circuit package and method for making same
US3888639A (en) * 1974-01-02 1975-06-10 Teledyne Electro Mechanisms Method for connecting printed circuits
JPS55138291A (en) * 1979-04-11 1980-10-28 Alps Electric Co Ltd Substrate for mounting electric parts
US4599636A (en) * 1984-03-08 1986-07-08 General Semiconductor Industries, Inc. Two terminal axial lead suppressor and diode bridge device
US4817280A (en) * 1985-06-10 1989-04-04 O. Key Printed Wiring Co., Ltd. Method of manufacturing printed circuit boards
JPS62117391A (ja) * 1985-11-18 1987-05-28 ブラザー工業株式会社 回路基板の接続方法
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4935749A (en) * 1986-03-04 1990-06-19 Brother Kogyo Kabushiki Kaisha Image transfer system with preliminary-exposure device
US4914259A (en) * 1987-09-08 1990-04-03 The Furukawa Electric Co., Ltd. Molded circuit board
US4935584A (en) 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
DE4003345C1 (ja) * 1990-02-05 1991-08-08 Fa. Carl Freudenberg, 6940 Weinheim, De
JPH04196350A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd マルチチップ半導体装置
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
DE4309005A1 (de) * 1992-07-23 1994-01-27 Bosch Gmbh Robert Verfahren zur Herstellung von Mehrlagen-Hybriden
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US5483024A (en) * 1993-10-08 1996-01-09 Texas Instruments Incorporated High density semiconductor package
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP3007023B2 (ja) * 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JPH09232377A (ja) 1996-02-27 1997-09-05 Toshiba Corp 実装構造体およびその製造方法
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
JP3611957B2 (ja) * 1997-10-29 2005-01-19 日東電工株式会社 積層型実装体
US6014316A (en) * 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts
JPH11112150A (ja) * 1997-09-30 1999-04-23 Hokuriku Electric Ind Co Ltd 多層基板とその製造方法
JPH11112144A (ja) 1997-10-07 1999-04-23 Hitachi Cable Ltd 積層型配線基板の製造方法
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2000068444A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193096A (ja) * 1991-07-30 1995-07-28 At & T Corp 階段状多層相互接続装置
JPH0658941B2 (ja) * 1991-10-28 1994-08-03 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータシステム内への機能的サブシステム形成方法
JPH06204665A (ja) * 1992-11-06 1994-07-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JPH0794868A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH09181215A (ja) * 1995-12-25 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法ならびにその実装方法
JPH11340631A (ja) * 1998-05-26 1999-12-10 Yamaichi Electronics Co Ltd Ｉｖｈ多層配線基板およびその製造方法
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
US9378967B2 (en) 2006-10-10 2016-06-28 Tessera, Inc. Method of making a stacked microelectronic package
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2011524647A (ja) * 2008-06-16 2011-09-01 テセラ・リサーチ・リミテッド・ライアビリティ・カンパニー ウェハレベルでの縁部の積重ね
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US11420431B2 (en) 2019-11-27 2022-08-23 Nichia Corporation Adhering jig and adhering method

Also Published As

Publication number Publication date
US20040164396A1 (en) 2004-08-26
TW567561B (en) 2003-12-21
JP4716038B2 (ja) 2011-07-06
WO2001015228A1 (fr) 2001-03-01
JP2008060602A (ja) 2008-03-13
US6977441B2 (en) 2005-12-20
JP4662079B2 (ja) 2011-03-30
JP4058607B2 (ja) 2008-03-12

Similar Documents

Publication Publication Date Title
JP4662079B2 (ja) 配線基板の製造方法及び電子部品の製造方法
EP1041633B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP4051531B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10083887B2 (en) Chip component-embedded resin multilayer substrate and manufacturing method thereof
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP4102969B2 (ja) 半導体装置
JP4019251B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP4123321B2 (ja) 配線基板の接合方法
KR20040045017A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3897278B2 (ja) フレキシブル配線基板の製造方法
WO2000026959A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3080106B2 (ja) Ｉｃモジュールの接続方法
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001068620A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP2161747A1 (en) Electronic component package and method of manufacturing the same
CN116963394A (zh) 嵌埋连接器的电路板及其制作方法
JP2000216200A (ja) 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器
JP2001060656A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10233573A (ja) プリント配線板及び部品実装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees