JP3879803B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
電子機器の小型化に伴い、複数の半導体チップを高密度に組み込んだマルチチップモジュールの開発が進められている。マルチチップモジュールによれば、既存の複数の半導体チップを使用することができるので、新規の集積回路を設計するよりもコストの引き下げが可能になる。
【０００３】
例えば、特開平１０−２４２３７９号公報に開示される半導体モジュールでは、複数の半導体チップが搭載されたテープ状の基板が折り畳まれて多層化されている。テープ状の基板の一方の端部には外部端子が設けられ、その長手方向に沿って他方の端部に至るまで複数の半導体チップが搭載されている。したがって、テープ状の基板の一方の端部に設けられた外部端子と、他方の端部に搭載される半導体チップとの距離が長くなる。その結果、電気信号の伝達距離が長くなり、信号の遅延が生じる。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、外部端子と半導体チップとの距離を短くすることができる配線基板、半導体装置及びその製造製造、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る配線基板は、複数の外部端子を設けるための第１構造を有する第１領域と、半導体チップを搭載するための第２構造を有する複数の第２領域と、を含んで屈曲可能な基板と、
前記第１領域及び第２領域に形成された配線パターンと、
を含み、
それぞれの前記第２領域は、前記第１領域に対して異なる方向に位置する。
【０００６】
本発明によれば、半導体チップが搭載される第２領域が、外部端子が設けられる第１領域に対して異なる方向に位置する。したがって、従来のように同一方向に複数の半導体チップが並べられる配線基板と比べて、第１領域と各第２領域との距離が短くなる。その結果、外部端子と半導体チップとの距離を短くすることができ、信号伝達特性の劣化を最小限に抑えることができる。また、この配線基板は、屈曲可能な基板を含むので、複数の第２領域に搭載された複数の半導体チップを積み重ねることができる。
【０００７】
（２）この配線基板において、
それぞれの前記第２領域は、前記第１領域に接続されて形成されていてもよい。
【０００８】
（３）この配線基板において、
前記第１構造は、前記配線パターンの一部からなる、前記外部端子を設ける部分を含んでもよい。
【０００９】
（４）この配線基板において、
前記第１構造は、前記第１領域に形成された貫通穴をさらに含み、
前記配線パターンの一部は前記貫通穴上を通ってもよい。
【００１０】
これによれば、貫通穴を通って配線パターン上に外部端子を設けることができる。この場合、外部端子は、基板における配線パターンが形成された面とは反対側の面から突出する。
【００１１】
（５）この配線基板において、
前記第２構造は、前記配線パターンの一部からなる、前記半導体チップを接続する部分を含んでもよい。
【００１２】
（６）この配線基板において、
前記第１領域は、半導体チップを搭載するための第３構造をさらに有してもよい。
【００１３】
すなわち、第１領域は、外部端子が設けられるとともに、半導体チップを搭載できるようになっていてもよい。
【００１４】
（７）この配線基板において、
前記第３構造は、前記配線パターンの一部からなる、前記半導体チップを接続する部分を含んでもよい。
【００１５】
（８）この配線基板において、
前記第１領域の前記第１構造は、一方の面側に前記外部端子を突出させて設ける構造であり、
前記第１領域の前記第３構造は、他方の面に前記半導体チップを搭載する構造であってもよい。
【００１６】
すなわち、第１領域の一方の面に外部端子が突出し、他方の面に半導体チップが搭載されてもよい。
【００１７】
（９）この配線基板において、
前記第１領域と前記第２領域との境界を含む部分に、少なくとも一つの穴を有してもよい。
（１０）本発明に係る半導体装置は、複数の半導体チップと、
複数の外部端子と、
第１領域と複数の第２領域とを含み、前記第１領域と第２領域との境界を含む部分で屈曲した基板と、
前記第１領域及び第２領域に形成された配線パターンと、
を含み、
前記外部端子は、前記第１領域に設けられ、
前記半導体チップは、前記第１領域及び第２領域のうち、少なくとも前記第２領域に搭載され、前記基板が屈曲することで積み重ねられ、
前記基板を平面的に展開したときに、それぞれの前記第２領域は、前記第１領域に対して異なる方向に位置する。
【００１８】
本発明によれば、基板を展開したときに、半導体チップが搭載される第２領域が、外部端子が設けられる第１領域に対して異なる方向に位置する。したがって、従来のように同一方向に複数の半導体チップが並べられる配線基板と比べて、第１領域と各第２領域との距離が短くなる。その結果、外部端子と半導体チップとの距離を短くすることができ、信号伝達特性の劣化を最小限に抑えることができる。
【００１９】
また、この半導体装置では、基板が屈曲して複数の半導体チップを積み重ねられるので、半導体装置の平面方向のサイズを小さくすることができる。
【００２０】
（１１）この半導体装置において、
それぞれの前記第２領域は、前記第１領域に接続されて形成されていてもよい。
【００２１】
（１２）この半導体装置において、
前記第１領域には、複数の貫通穴が形成され、
前記配線パターンの一部は、前記貫通穴上を通り、
前記外部端子は、前記貫通穴を通って前記配線パターン上に設けられ、前記基板における前記配線パターンが形成された面とは反対側の面から突出してもよい。
【００２２】
（１３）この半導体装置において、
前記半導体チップは、前記第１領域及び第２領域に搭載されてもよい。
【００２３】
すなわち、第１領域は、外部端子が設けられるとともに、半導体チップを搭載できるようになっていてもよい。
【００２４】
（１４）この半導体装置において、
前記第１領域の一方の面側に、前記外部端子が突出して設けられ、
前記第１領域の他方の面に、少なくとも一つの前記半導体チップが搭載されてもよい。
【００２５】
すなわち、第１領域の一方の面に外部端子が突出し、他方の面に半導体チップが搭載されてもよい。
【００２６】
（１５）この半導体装置において、
前記半導体チップは、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記配線パターンに電気的に接続されてもよい。
【００２７】
これによれば、異方性導電材料を使用して、半導体チップと配線パターンとを電気的に導通させるので、信頼性及び生産性に優れている。
【００２８】
（１６）この半導体装置において、
前記基板は、前記第１領域と前記第２領域との境界を含む部分に少なくとも一つの穴を有してもよい。
（１７）この半導体装置において、
前記複数の半導体チップは、前記第１の領域または前記第２の領域と対向している第１の面と、前記第１の面とは反対側の第２の面を有し、
前記複数の半導体チップは、接着剤を介して前記第２の面同士が対向して接着されている半導体チップを含んでもよい。
（１８）この半導体装置において、前記接着剤は、導電性の接着剤であってもよい。
（１９）この半導体装置において、前記接着剤は、熱伝導性の接着剤であってもよい。
（２０）本発明に係る回路基板には、上記半導体装置が実装されている。
【００２９】
（２１）本発明に係る電子機器は、上記半導体装置を備える。
【００３０】
（２２）本発明に係る半導体装置の製造方法は、第１領域と複数の第２領域とを含んで屈曲可能な基板と、前記第１領域及び第２領域に形成された配線パターンと、を含み、それぞれの前記第２領域は、前記第１領域に対して異なる方向に位置する配線基板を用意する工程と、
複数の外部端子を前記第１領域に設ける工程と、
前記第１領域及び第２領域のうち、少なくとも前記第２領域に、複数の半導体チップを搭載する工程と、
前記基板を屈曲させて、前記半導体チップを積み重ねる工程と、
を含む。
【００３１】
本発明によれば、半導体チップが搭載される第２領域が、外部端子が設けられる第１領域に対して異なる方向に位置する配線基板を使用する。したがって、従来のように同一方向に複数の半導体チップが並べられる配線基板と比べて、第１領域と各第２領域との距離が短くなる。その結果、外部端子と半導体チップとの距離を短くすることができ、信号伝達特性の劣化を最小限に抑えることができる。
【００３２】
また、この製造方法では、基板を屈曲させて複数の半導体チップを積み重ねるので、半導体装置の平面方向のサイズを小さくすることができる。
【００３３】
（２３）この半導体装置の製造方法において、
前記第１領域には、複数の貫通穴が形成され、
前記配線パターンの一部は、前記貫通穴上を通り、
前記外部端子を、前記貫通穴を通って前記配線パターン上に設け、前記基板における前記配線パターンが形成された面とは反対側の面から突出させてもよい。
【００３４】
（２４）この半導体装置の製造方法において、
前記半導体チップを、前記第１領域及び第２領域に搭載してもよい。
【００３５】
（２５）この製造方法において、
前記外部端子を、前記第１領域の一方の面から突出させて設け、
少なくとも一つの前記半導体チップを、前記第１領域の他方の面に搭載してもよい。
【００３６】
すなわち、第１領域の一方の面に外部端子を突出させ、他方の面に半導体チップを搭載してもよい。
【００３７】
（２６）この半導体装置の製造方法において、
前記半導体チップを、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記配線パターンに電気的に接続してもよい。
【００３８】
これによれば、異方性導電材料を使用して、半導体チップと配線パターンとを電気的に導通させるので、信頼性及び生産性に優れた半導体装置を製造することができる。
【００３９】
（２７）この半導体装置の製造方法において、
前記配線基板は、上述したものであってもよい。
（２８）この半導体装置の製造方法において、
前記複数の半導体チップは、前記第１の領域または前記第２の領域と対向している第１の面と、前記第１の面とは反対側の第２の面を有し、
前記複数の半導体チップのうち、少なくとも一組の半導体チップの第２の面同士を接着剤を介して接着する工程を更に含んでもよい。
（２９）この半導体装置の製造方法において、
前記接着剤は、導電性の接着剤であってもよい。
（３０）この半導体装置の製造方法において、
前記接着剤は、熱伝導性の接着剤であってもよい。
【００４０】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００４１】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。半導体装置は、基板１０と、複数の半導体チップ２０と、複数の外部端子３０と、を含み、マルチチップモジュールということができる。また、基板１０が屈曲して半導体チップ２０が積み重ねられている。半導体装置は、その平面形状が半導体チップ２０の外形に近ければ、ＣＳＰ（Chip Scale/Size Package）に分類することができる。図２は、図１に示す半導体装置の基板を平面的に展開した図である。
【００４２】
基板１０に配線パターン１２を形成して、配線基板１を構成することができる。なお、図２には配線パターン１２を省略してある。配線パターン１２は、基板１０の一方の面に形成される。基板１０の一方の面の配線パターン１２の他に、他方の面にも配線パターンを形成してもよい。配線パターン１２は、スパッタリング等により基板１０に銅などの導電性の膜を被着し、これをエッチングして形成することができる。この場合には、基板１０に配線パターン１２が直接形成され、接着剤が介在しない２層基板となる。あるいは、基板１０と配線パターン１２との間に接着剤が介在する３層基板を使用してもよい。あるいは、基板に絶縁樹脂と配線パターンを積層して構成されるビルドアップ多層構造の基板や、複数の基板が積層された多層基板を使用してもよい。
【００４３】
基板１０は、材質において特に限定されないが、屈曲できる、あるいは折り畳むことができるものである。有機系の材料から形成された基板１０として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。
【００４４】
基板１０は、１つの第１領域１４及び複数の第２領域１６とを含む。図２に示すように基板１０が平面的に展開されたときに、複数の第２領域１６は、第１領域１４に対して異なる方向に位置する。具体的には、第１領域１４に対して、２方向に第２領域１６が位置している。この構成が採用されているので、従来のように同一方向に複数の半導体チップが並べられる配線基板と比べて、第１領域１４と各第２領域１６との距離が短くなる。その結果、第１領域１４に設けられる外部端子３０と、第２領域１６に搭載される半導体チップ２０との距離を短くすることができ、信号伝達特性の劣化を最小限に抑えることができる。
【００４５】
例えば、図２に示す例では、第１領域１４に対して所定の方向（例えば図において上方向）に一つの第２領域１６が位置し、その方向とは１８０°逆の方向（例えば図において下方向）に他の第２領域１６が位置している。第２領域１６は、第１領域１４に接続されていることが好ましい。基板１０の第１領域１４及び第２領域１６に、配線パターン１２が形成されている。
【００４６】
第１領域１４は、複数の外部端子３０を設けるための第１構造を有する。第１構造は、配線パターン１２の一部からなる、外部端子３０を設けるための部分を含む。さらに、第１構造は、基板１０の第１領域１４に形成された貫通穴１８を含む。配線パターン１２の一部は、貫通穴１８上を通る。外部端子３０は、貫通穴１８を通して配線パターン１２上に設けられており、基板１０の第１領域１４における配線パターン１２が形成された面とは反対側に突出する。複数の貫通穴１８をマトリクス状に配列し、複数の外部端子３０をマトリクス状に配列することが好ましい。
【００４７】
第２領域１６は、半導体チップ２０を搭載するための第２構造を有する。第２構造は、配線パターン１２の一部からなる、半導体チップ２０を接続するための部分を含む。半導体チップ２０は、基板１０の第２領域１６における配線パターン１２が形成された面上に搭載されている。半導体チップ２０と配線パターン１２との電気的な接続には、フェースアップボンディング又はフェースダウンボンディングのいずれを適用してもよい。
【００４８】
基板１０の第１領域１４は、半導体チップ２０を搭載するための第３構造も有する。すなわち、第１領域１４には、外部端子３０が設けられるとともに、半導体チップ２０も搭載される。例えば、基板１０の第１領域１４の一方の面から外部端子３０が突出し、他方の面に半導体チップ２０が搭載される。第１領域１４に搭載される半導体チップ２０と、第２領域１６に搭載される半導体チップ２０とは、基板１０における同じ面に位置することが好ましい。
【００４９】
外部端子３０を設けるため又は半導体チップ２０との接続のために、配線パターン１２に複数のランド部を形成してもよい。すなわち、第１〜３構造は、ランド部を含んでもよい。ランド部は、配線のための部分よりも広い面積で形成される。なお、半導体チップ２０との接続のためのランド部にはバンプを形成してもよい。
【００５０】
複数の半導体チップ２０は、第１領域１４及び第２領域１６のうち、少なくとも第２領域１６に搭載される。半導体チップ２０は、例えば、フラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、メモリ、ＡＳＩＣ又はＭＰＵなどである。複数の半導体チップ２０の組み合わせとして、例えば、フラッシュメモリとＳＲＡＭ、ＳＲＡＭ同士、ＤＲＡＭ同士、メモリとＡＳＩＣ、あるいはＭＰＵとメモリなどがある。半導体チップ２０は、アルミニウムなどで形成された複数の電極２２を有する。フェースダウンボンディングが適用されるときには、電極２２にバンプ２４が設けられることが好ましい。バンプ２４は、メッキや、ワイヤーで形成された金であることが多いが、ニッケル、ハンダなどを材料としてもよい。複数の半導体チップ２０は、大きさ及び形状が異なるものであっても、同じ大きさ及び形状のものであってもよい。
【００５１】
フェースダウンボンディングの一例として、図１では、異方性導電材料３２が使用されている。半導体チップ２０と配線パターン１２とは、異方性導電材料３２を介して電気的に接続されている。半導体チップ２０は、電極２２が形成された面を配線パターン１２に向けてフェースダウンボンディングされる。フェースダウンボンディングは、ハンダあるいは金属接合によるフェースダウン実装、絶縁樹脂の硬化収縮力による圧接接合によるフェースダウン実装などの方法でもよい。
【００５２】
異方性導電材料３２は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電材料３２は、予めシート状に形成されてから基板１０に貼り付けてもよく、あるいは液状のまま基板１０に設けてもよい。なお、異方性導電材料３２の接着剤として、熱硬化性の接着剤が使用されることが多い。異方性導電材料３２は、少なくとも配線パターン１２における半導体チップ２０とのボンディング部上に設けられる。あるいは、基板１０の全体を覆うように異方性導電材料３２を設ければ、簡単にその工程を行うことができる。異方性導電材料３２は、バンプ２４と配線パターン１２との間で押しつぶされて、導電粒子によって両者間での電気的導通を図るようになっている。また、ワイヤーボンディングされた半導体チップにモールドを施す実装形態を適用してもよく、シングルポイントボンディングやギャングボンディング（ＴＡＢ又はフェースダウンボンディング）による実装形態を適用してもよい。
【００５３】
本実施の形態では、半導体チップ２０が積み重ねられている。すなわち、図１に示すように、基板１０が屈曲又は折り畳まれて、複数の半導体チップ２０が重なった状態になっている。詳しくは、外部端子３０が突出する面とは反対側の面を谷として基板１０を屈曲あるいは折り曲げて、基板１０のいずれか１つの第２領域１６を、第１領域１４の上方に位置させる。屈曲あるいは折り曲げる位置は、第１領域１４と第２領域１６との境界を含む部分である。第１領域１４と第２領域１６との境界は明確に存在する必要はなく、第１領域１４における半導体チップ２０が搭載された部分と、第２領域１６における半導体チップ２０が搭載された部分との間で、基板１０を屈曲させればよい。
【００５４】
第１領域１４に搭載された半導体チップ２０と、第２領域１６に搭載された半導体チップ２０とは、電極２２の形成面とは反対側面同士が対向し、図１に示すように、接着剤２６を介して接着される。接着剤２６の接着力によって、基板１０の屈曲が維持される。また、半導体チップ２０の面は、平坦になっているので接着がしやすい。接着剤２６が、導電性の接着剤であれば、接着される半導体チップ２０の接着面の電位を同じにすることができる。接着剤２６が、熱伝導性の接着剤であれば、半導体チップ２０間で熱の伝達が可能になる。例えば、半導体チップ２０のうち一方の発熱量が大きく他方の発熱量が小さい場合には、一方から他方へと熱を伝えることで冷却が可能になる。接着剤２６は、粘着剤でもよい。シート状もしくは液状の接着剤２６を、基板１０が平面的な状態のときに、半導体チップ２０の裏面に貼り付け、その後両方の半導体チップ２０の裏面同士を貼り付けてもよい。もしくは、半導体チップ２０の裏面同士を位置合わせした状態で液状の接着剤２６を充填してもよい。あるいは、係合部及び被係合部を形成したり、ピンなどの固定手段を使用することで、基板１０の屈曲を維持してもよい。
【００５５】
さらに、他の第２領域１６と第１領域１４との境界を含む部分で、基板１０を屈曲又は折り曲げる。一方の第２領域１６における半導体チップ２０の搭載面とは反対側の面と、他方の第２領域１６に搭載された半導体チップ２０における電極２２の形成面とは反対側の面とは、対向して接着剤２６を介して接着される。こうして、複数の半導体チップ２０は、積み重なった状態になっている。
【００５６】
図１には、折り目を付けずに基板１０が屈曲した状態が示されているが、基板１０は折り曲げてもよい。基板１０には、屈曲する領域に、少なくとも一つ又は複数の穴が形成されてもよい。これによって、基板１０の弾力が小さくなって曲げやすくなるとともに、屈曲した状態を維持しやすくなる。なお、穴を避けて、配線パターン１２を形成することが好ましいが、穴上に配線パターン１２が形成されてもよい。穴には、変成ポリイミド、変成ウレタン等の軟らかい樹脂を充填してもよい。
【００５７】
本実施の形態は、上記のように構成されており、以下その製造方法の一例を説明する。まず、図２に示す配線基板１を用意する。配線基板１は、第１領域１４及び複数の第２領域１６を含む基板１０と、基板１０に形成された配線パターン１２（図１参照）と、を含む。基板１０は、屈曲可能なものであるが、平面的に展開された状態で用意する。
【００５８】
次に、第１領域１４及び複数の第２領域１６のうち、少なくとも複数の第２領域１６に半導体チップ２０を搭載する。フェースダウンボンディングの例として、半導体チップ２０と配線パターン１２との電気的な接続に異方性導電材料３２を使用するときには、基板１０における配線パターン１２が形成された面に、異方性導電材料３２を設ける。詳しくは、配線パターン１２における少なくともボンディング領域に、異方性導電材料３２を設ける。そして、複数の電極２２を有する複数の半導体チップ２０を用意する。バンプ２４を位置合わせして、半導体チップ２０を基板１０上に載せる。続いて、半導体チップ２０と基板１０との少なくともいずれか一方を押圧して、異方性導電材料３２の導電粒子を介して、配線パターン１２とバンプ２４とを電気的に接続する。
【００５９】
フェースダウンボンディングの別の例として、光、熱、圧力及び振動のうちの少なくとも１つによって、バンプ２４と配線パターン１２とを接合してもよい。この場合、金属同士で接合される方が信頼性が高い。その場合は、半導体チップ２０と基板１０との間に、アンダーフィル樹脂が充填されることが多い。あるいは、ワイヤなどを使用してフェースアップボンディングを適用してもよい。
【００６０】
また、基板１０の第１領域１４に複数の外部端子３０を設ける。例えば、第１領域１４における配線パターン１２の形成された面とは反対側から、貫通穴１８を介して、ランド部１６に外部端子３０を形成する。
【００６１】
外部端子３０は、基板１０における外部端子３０が突出する側の面で貫通穴１８上にフラックスと共にハンダボールを搭載して、リフローを通して形成することが多い。外部端子３０と配線パターン１２との電気的な接続は、貫通穴１８の内面にメッキされた金や銅などの導電部材によって図ってもよい。あるいは、ハンダボールを外部端子３０とする場合には、ハンダボールの材料となるハンダを貫通穴１８に充填して、ハンダボールと一体化した導電部材を貫通穴１８内に形成してもよい。あるいは、外部端子３０が突出する側の面に、配線パターン１２とビアホールやスルーホールで接続された外部電極用のランドを形成し、その上に外部端子を形成してもよい。また、外部端子３０は、上述のハンダ以外の金属や導電性樹脂などから形成してもよい。
【００６２】
続いて、基板１０を屈曲、折り曲げ又は折り畳んで、図１に示すように、複数の半導体チップ２０を積み重ねる。必要であれば、半導体チップ２０を、他の半導体チップ２０又は基板１０に接着する。
【００６３】
以上の工程により、半導体装置が得られる。本実施の形態によれば、半導体チップ２０が搭載される第２領域１６が、外部端子３０が設けられる第１領域１４に対して異なる方向に位置する配線基板１を使用する。したがって、従来のように同一方向に複数の半導体チップが並べられる配線基板と比べて、第１領域１４と各第２領域１６との距離が短くなる。その結果、外部端子３０と半導体チップ２０との距離を短くすることができ、信号伝達特性の劣化を最小限に抑えることができる。また、この製造方法では、基板１０を屈曲させて複数の半導体チップ２０を積み重ねるので、半導体装置の平面方向のサイズを小さくすることができる。
【００６４】
（第２の実施の形態）
図３は、本発明を適用した第２の実施の形態に係る半導体装置の展開図である。本実施の形態では、基板４０が１つの第１領域４４及び３つの第２領域４６を有する。３つの第２領域４６は、第１領域４４に対して３方向に位置する。そのため、基板４０はＴ字状をなしている。これ以外の構成は、第１の実施の形態と同じである。本実施の形態でも、第１領域４４と第２領域４６との境界を含む領域で基板４０を屈曲、折り曲げ又は折り畳んで、複数の半導体チップ２０を積み重ねることができる。
【００６５】
（第３の実施の形態）
図４は、本発明を適用した第３の実施の形態に係る半導体装置の展開図である。本実施の形態では、基板５０が１つの第１領域５４及び４つの第２領域５６を有する。４つの第２領域５６は、第１領域５４に対して４方向に位置する。そのため、基板５０は十字状をなしている。これ以外の構成は、第１の実施の形態と同じである。本実施の形態でも、第１領域５４と第２領域５６との境界を含む領域で基板５０を屈曲、折り曲げ又は折り畳んで、複数の半導体チップ２０を積み重ねることができる。
【００６６】
以上述べてきた全ての実施の形態において、第２領域よりも、第１領域からさらに離れた第３領域に半導体チップを搭載し、屈曲又は折り畳んでもよい。この際、第１及び第２領域には、高速応答の必要な回路を内蔵した半導体チップ同士を搭載することが好ましい。
【００６７】
図５には、本発明を適用した半導体装置１１０を実装した回路基板１００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部端子とを機械的に接続することでそれらの電気的導通を図る。
【００６８】
そして、本発明を適用した半導体装置１１０を備える電子機器として、図６には、ノート型パーソナルコンピュータ１２０が示されている。
【００６９】
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）の電極にバンプを形成することもできる。このような電子素子から製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の展開図である。
【図３】図３は、本発明を適用した第２の実施の形態に係る半導体装置の展開図である。
【図４】図４は、本発明を適用した第３の実施の形態に係る半導体装置の展開図である。
【図５】図５は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図６】図６は、本実施の形態に係る半導体装置を備える電子機器を示す図である。
【符号の説明】
１ 配線基板
１０ 基板
１２ 配線パターン
１４ 第１領域
１６ 第２領域
１８ 貫通穴
２０ 半導体チップ
３０ 外部端子
４０ 異方性導電材料

Claims (16)

1. 複数の半導体チップと、
   複数の外部端子と、
   第１領域と複数の第２領域とを含み、前記第１領域と第２領域との境界を含む部分で屈曲した基板と、
   前記第１領域及び第２領域に形成された配線パターンと、
   を含み、
   前記外部端子は、前記第１領域に設けられ、
   前記半導体チップは、前記第１領域及び第２領域のうち、少なくとも前記第２領域に搭載され、前記基板が屈曲することで積み重ねられ、
   前記基板を平面的に展開したときに、それぞれの前記第２領域は、前記第１領域に対して異なる方向に位置し、
   前記複数の半導体チップは、それぞれ、前記第１の領域または前記第２の領域と対向している第１の面と、前記第１の面とは反対側の第２の面を有し、
   前記複数の半導体チップは、導電性の接着剤を介して前記第２の面同士が対向して接着されている半導体チップを含む半導体装置。
2. 複数の半導体チップと、
   複数の外部端子と、
   第１領域と複数の第２領域とを含み、前記第１領域と第２領域との境界を含む部分で屈曲した基板と、
   前記第１領域及び第２領域に形成された配線パターンと、
   を含み、
   前記外部端子は、前記第１領域に設けられ、
   前記半導体チップは、前記第１領域及び第２領域のうち、少なくとも前記第２領域に搭載され、前記基板が屈曲することで積み重ねられ、
   前記基板を平面的に展開したときに、それぞれの前記第２領域は、前記第１領域に対して異なる方向に位置し、
   前記複数の半導体チップは、それぞれ、前記第１の領域または前記第２の領域と対向している第１の面と、前記第１の面とは反対側の第２の面を有し、
   前記複数の半導体チップは、熱伝導性の接着剤を介して前記第２の面同士が対向して接着されている半導体チップを含む半導体装置。
3. 請求項１又は請求項２記載の半導体装置において、
   それぞれの前記第２領域は、前記第１領域に接続されて形成されている半導体装置。
4. 請求項１から請求項３のいずれかに記載の半導体装置において、
   前記第１領域には、複数の貫通穴が形成され、
   前記配線パターンの一部は、前記貫通穴上を通り、
   前記外部端子は、前記貫通穴を通って前記配線パターン上に設けられ、前記基板における前記配線パターンが形成された面とは反対側の面から突出する半導体装置。
5. 請求項１から請求項４のいずれかに記載の半導体装置において、
   前記半導体チップは、前記第１領域及び第２領域に搭載される半導体装置。
6. 請求項５記載の半導体装置において、
   前記第１領域の一方の面側に、前記外部端子が突出して設けられ、
   前記第１領域の他方の面に、少なくとも一つの前記半導体チップが搭載される半導体装置。
7. 請求項１から請求項６のいずれかに記載の半導体装置において、
   前記半導体チップは、異方性導電材料を介して前記配線パターンに電気的に接続される半導体装置。
8. 請求項１から請求項７のいずれかに記載の半導体装置において、
   前記基板は、前記第１領域と前記第２領域との境界を含む部分に少なくとも一つの穴を有する半導体装置。
9. 請求項１から請求項８のいずれかに記載の半導体装置が実装された回路基板。
10. 請求項１から請求項８のいずれかに記載の半導体装置を備える電子機器。
11. 第１領域と複数の第２領域とを含んで屈曲可能な基板と、
    前記第１領域及び第２領域に形成された配線パターンと、を含み、それぞれの前記第２領域は、前記第１領域に対して異なる方向に位置する配線基板を用意する工程と、
    複数の外部端子を前記第１領域に設ける工程と、
    前記第１領域及び第２領域のうち、少なくとも前記第２領域に、複数の半導体チップを搭載する工程と、
    前記基板を屈曲させて、前記半導体チップを積み重ねる工程と、
    を含み、
    前記複数の半導体チップは、それぞれ、前記第１の領域または前記第２の領域と対向している第１の面と、前記第１の面とは反対側の第２の面を有し、
    前記複数の半導体チップのうち、少なくとも一組の前記半導体チップの前記第２の面同士を、導電性の接着剤を介して接着する工程を更に含む半導体装置の製造方法。
12. 第１領域と複数の第２領域とを含んで屈曲可能な基板と、
    前記第１領域及び第２領域に形成された配線パターンと、を含み、それぞれの前記第２領域は、前記第１領域に対して異なる方向に位置する配線基板を用意する工程と、
    複数の外部端子を前記第１領域に設ける工程と、
    前記第１領域及び第２領域のうち、少なくとも前記第２領域に、複数の半導体チップを搭載する工程と、
    前記基板を屈曲させて、前記半導体チップを積み重ねる工程と、
    を含み、
    前記複数の半導体チップは、それぞれ、前記第１の領域または前記第２の領域と対向している第１の面と、前記第１の面とは反対側の第２の面を有し、
    前記複数の半導体チップのうち、少なくとも一組の前記半導体チップの前記第２の面同士を、熱伝導性の接着剤を介して接着する工程を更に含む半導体装置の製造方法。
13. 請求項１１又は請求項１２記載の半導体装置の製造方法において、
    前記第１領域には、複数の貫通穴が形成され、
    前記配線パターンの一部は、前記貫通穴上を通り、
    前記外部端子を、前記貫通穴を通って前記配線パターン上に設け、前記基板における前記配線パターンが形成された面とは反対側の面から突出させる半導体装置の製造方法。
14. 請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法において、
    前記半導体チップを、前記第１領域及び第２領域に搭載する半導体装置の製造方法。
15. 請求項１４記載の半導体装置の製造方法において、
    前記外部端子を、前記第１領域の一方の面から突出させて設け、
    少なくとも一つの前記半導体チップを、前記第１領域の他方の面に搭載する半導体装置の製造方法。
16. 請求項１１から請求項１５のいずれかに記載の半導体装置の製造方法において、
    前記半導体チップを、異方性導電材料を介して前記配線パターンに電気的に接続する半導体装置の製造方法。

Images