JP3897278B2 - フレキシブル配線基板の製造方法 - Google Patents
フレキシブル配線基板の製造方法 Download PDFInfo
- Publication number
- JP3897278B2 JP3897278B2 JP2001106671A JP2001106671A JP3897278B2 JP 3897278 B2 JP3897278 B2 JP 3897278B2 JP 2001106671 A JP2001106671 A JP 2001106671A JP 2001106671 A JP2001106671 A JP 2001106671A JP 3897278 B2 JP3897278 B2 JP 3897278B2
- Authority
- JP
- Japan
- Prior art keywords
- columnar electrode
- conductive layer
- film substrate
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Description
【０００１】
【発明の属する技術分野】
この発明はフレキシブル配線基板の製造方法に関する。
【０００２】
【従来の技術】
例えば液晶表示装置には、一例として、図３２に示すようなものがある。この液晶表示装置は、液晶表示パネル１０１がフレキシブル配線基板１１１を介して回路基板１２１に接続された構造となっている。このうち液晶表示パネル１０１は、２枚のガラス基板１０２、１０３がほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、シール材の内側における両ガラス基板１０２、１０３間に液晶（図示せず）が封入された構造となっている。この場合、下側のガラス基板１０２の右辺部は上側のガラス基板１０３から突出され、この突出部の上面には接続端子１０４が設けられている。
【０００３】
フレキシブル配線基板１１１はフィルム基板１１２を備えている。フィルム基板１１２の一の面のほぼ右半分には出力配線１１３が設けられ、その左側には上側の入力配線１１４が設けられている。フィルム基板１１１の他の面の左側には下側の入力配線１１５が設けられている。両入力配線１１４、１１５の相対応する所定の部分は、その間に介在されたフィルム基板１１２等にメッキ処理により形成されたスルーホール導通部１１６を介して導電接続されている。
【０００４】
フレキシブル配線基板１１１の一の面のほぼ中央部にはＬＳＩ等からなる半導体チップ１３１が搭載されている。すなわち、半導体チップ１３１は、その下面右側に設けられた出力用の突起電極１３２が出力配線１１３の一端部に接合され、下面左側に設けられた入力用の突起電極１３３が上側の入力配線１１４の一端部に接合されていることにより、フレキシブル配線基板１１１の一の面のほぼ中央部に搭載されている。この場合、半導体チップ１３１の下面とフレキシブル配線基板１１１の上面との間には封止樹脂層１３４が設けられている。
【０００５】
そして、フレキシブル配線基板１１１の出力配線１１３の設けられた部分がほぼＵ字状に折り曲げられ、出力配線１１３の他端部の部分が液晶表示パネル１１１の接続端子１０４の部分に異方性導電接着剤１３５を介して接合され、下側の入力配線１１５の一端部の部分が回路基板１２１の上面の所定の箇所に設けられた配線１２２の一端部に異方性導電接着剤１３６を介して接合されている。
【０００６】
また、従来の技術として、ＢＧＡ(ball grid array)と呼ばれる半導体装置では、一例として、図３３に示すように、下面側に半田ボール１４５を有するフレキシブル配線基板１４１の上面にＬＳＩ等からなる半導体チップ１５１が搭載された構造となっている。このうちフレキシブル配線基板１４１はフィルム基板１４２を備えている。フィルム基板１４２の上面には配線１４３が設けられている。配線１４３の所定の部分に対応するフィルム基板１４２には貫通孔１４４が設けられている。貫通孔１４４内およびその下側には半田ボール１４５が設けられている。
【０００７】
半導体チップ１５１は、フレキシブル配線基板１４１の上面の所定の箇所に異方性導電接着剤１６１を介して搭載されている。すなわち、半導体チップ１５１の下面周辺部に設けられた突起電極１５２はフレキシブル配線基板１４１の配線１４３の先端のパッド部上面に異方性導電接着剤１６１の導電性粒子１６２を介して導電接続されている。また、半導体チップ１５１の下面はフレキシブル配線基板１４１の上面の所定の箇所に異方性導電接着剤１６１の絶縁性接着剤１６２を介して接着されている。
【０００８】
【発明が解決しようとする課題】
ところで、図３２に示すフレキシブル配線基板１１１では、スルーホール導通部１１６をメッキ処理により形成しているので、メッキ処理に時間がかかり、またメッキ廃液の処理に伴う環境上の問題があり、ひいてはコスト高となってしまうという問題があった。
また、図３２および図３３に示す半導体チップ１３１、１５１では、突起電極１３２、１３３、１５２をメッキ処理により形成しているので、上記の場合と同様の問題がある上、突起電極１３２、１３３、１５２をフォトリソグラフィ法により形成しているので、工程が長くなり、より一層コスト高となってしまうという問題があった。
また、図３２および図３３に示す異方性導電接着剤１３５、１３６、１６１では、代表として図３３に示すように、絶縁性接着剤１６３中に非常に微小な導電性粒子１６２を分散させたものであるので、所定の粒径の導電性粒子１６２が非常に高価であり、コスト高となってしまう上、導電性粒子１６２を介しての導電接続が基本的には点接触であるので、接続抵抗が高くなってしまうという問題があった。
さらに、図３３に示すフレキシブル配線基板１４１では、半田ボール１４５を形成する場合、各貫通孔１４４内の配線１４３の下面（実際は、図３３に示すものの上下面を反転させた状態で行うが、図３３に示す状態で説明する。）にフラックスを塗布し、各貫通孔１４４内に所定の粒径の半田ボールを配置し、半田ボールの融点以上の温度にてリフローし、洗浄によりフラックスを除去しており、工程が長い上、所定の粒径の半田ボールが非常に高価であり、コスト高となってしまうという問題があった。
この発明の課題は、フレキシブル配線基板のスルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することである。
この発明の他の課題は、半導体チップへの突起電極の形成を不要とするために、フレキシブル配線基板に柱状電極を環境上の問題を伴うことなく短い工程で且つ低コストで形成することである。
この発明のさらに他の課題は、フレキシブル配線基板と半導体チップ等の電子部品とを低コストで接合し且つその接続抵抗を低くすることである。
この発明のさらに他の課題は、フレキシブル配線基板に半田ボール等からなる低融点金属ボールを短い工程で且つ低コストで形成することである。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明に係るフレキシブル配線基板の製造方法は、少なくとも一方の面に導電層が形成されたフィルム基板の前記導電層を含む領域、前記フィルム基板の一の面に粘着剤層を介してまたは介さずに積層される剥離層および前記フィルム基板の他の面に積層される柱状電極形成用導電層の各複数の箇所に１回の打ち抜きにより複数の貫通孔を形成し、且つ、前記柱状電極形成用導電層からの打ち抜き片からなる柱状電極を前記導電層を含む前記フィルム基板および該フィルム基板の一の面に積層された前記剥離層の貫通孔内に埋め込む工程と、前記柱状電極形成用導電層を取り除く工程と、前記剥離層を剥離する工程とを有することを特徴とするものである。
請求項２に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１に記載の発明において、前記柱状電極形成用導電層を取り除いた後に前記導電層を含む前記フィルム基板および前記剥離層の貫通孔内に埋め込まれた前記柱状電極の上下面を加圧して整面することを特徴とするものである。
請求項３に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１または２に記載の発明において、前記柱状電極形成用導電層の厚さは、前記導電層を含む前記フィルム基板および前記剥離層の合計厚さと同じかそれよりも厚くなっていることを特徴とするものである。
請求項４に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１に記載の発明において、前記柱状電極形成用導電層は低融点金属からなり、前記柱状電極形成用導電層を取り除いた後に、前記フィルム基板の一の面に形成された前記導電層からなる配線に電子部品の接続端子または該接続端子上に形成された突起電極を接合し、前記剥離層を剥離して前記柱状電極の一部を前記フィルム基板の他の面側に突出させ、前記柱状電極の前記フィルム基板の他の面側に突出された突出部を熱処理によりボール状部とすることを特徴とするものである。
請求項５に記載の発明に係るフレキシブル配線基板の製造方法は、請求項４に記載の発明において、前記柱状電極形成用導電層を取り除いた後であって前記電子部品を接合する前に、前記柱状電極の上下面を加圧して整面することを特徴とするものである。
請求項６に記載の発明に係るフレキシブル配線基板の製造方法は、請求項４または５に記載の発明において、前記接合工程は、前記導電層からなる配線を含む前記フィルム基板の一の面に熱硬化性樹脂層を形成し、その上に前記電子部品を載置し、所定の温度と圧力を加えて行うことを特徴とするものである。
請求項７に記載の発明に係るフレキシブル配線基板の製造方法は、請求項４〜６のいずれかに記載の発明において、前記電子部品は半導体チップであることを特徴とするものである。
請求項８に記載の発明に係るフレキシブル配線基板の製造方法は、少なくとも一方の面に導電層が形成されたフィルム基板の前記導電層を含む領域、前記フィルム基板の一の面に粘着剤層を介してまたは介さずに積層される第１の剥離層、前記フィルム基板の他の面に粘着剤層を介してまたは介さずに積層される第２の剥離層および該第２の剥離層上に積層される柱状電極形成用導電層の各複数の箇所に１回の打ち抜きにより複数の貫通孔を形成し、且つ、前記柱状電極形成用導電層からの打ち抜き片からなる柱状電極を前記第２の剥離層、前記導電層を含む前記フィルム基板および前記第１の剥離層の貫通孔内に埋め込む工程と、前記柱状電極形成用導電層を取り除いた後に前記第２の剥離層、前記導電層を含む前記フィルム基板および前記第１の剥離層の貫通孔内に埋め込まれた前記柱状電極の上下面を加圧して整面する工程と、前記両剥離層を剥離する工程とを有することを特徴とするものである。
請求項９に記載の発明に係るフレキシブル配線基板の製造方法は、請求項８に記載の発明において、前記柱状電極形成用導電層の厚さは、前記導電層を含む前記フィルム基板および前記両剥離層の合計厚さと同じかそれよりも厚くなっていることを特徴とするものである。
請求項１０に記載の発明に係るフレキシブル配線基板の製造方法は、請求項８または９に記載の発明において、前記第１の剥離層の厚さと前記第２の剥離層の厚さとは同じであることを特徴とするものである。
請求項１１に記載の発明に係るフレキシブル配線基板の製造方法は、請求項８または９に記載の発明において、前記第１の剥離層の厚さと前記第２の剥離層の厚さとは異なることを特徴とするものである。
請求項１２に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１〜１１のいずれかに記載の発明において、前記フィルム基板をそのいずれか一方の面に形成された前記導電層と共に打ち抜くことを特徴とするものである。
請求項１３に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１〜３および８〜１１のいずれかに記載の発明において、前記フィルム基板をその両面に形成された前記導電層と共に打ち抜くことを特徴とするものである。
請求項１４に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１３に記載の発明において、前記両導電層の相対応する所定の部分およびその間の前記フィルム基板に前記１回の打ち抜きにより前記貫通孔とは別の貫通孔を形成するとともに、前記両導電層の前記別の貫通孔形成領域に対応する部分上に積層されたスルーホール導通部形成用導電層からの打ち抜き片からなる柱状のスルーホール導通部を前記別の貫通孔内に埋め込むことを特徴とするものである。
請求項１５に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１４に記載の発明において、前記スルーホール導通部形成用導電層の厚さは、前記フィルム基板および前記両導電層の合計厚さとほぼ同じかそれよりも厚くなっていることを特徴とするものである。
そして、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極をフィルム基板および該フィルム基板の両面に形成された両配線の貫通孔内に埋め込むと、両配線を柱状電極を介して導電接続することができ、すなわち、柱状電極形成用導電層からの打ち抜き片からなる柱状電極にスルーホール導通部を兼用させることができ、この結果、メッキ処理によりスルーホール導通部を形成する場合と比較して、スルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。
また、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極を導電層を含むフィルム基板および剥離層の貫通孔内に埋め込み、剥離層を剥離して柱状電極の一部をフィルム基板から突出させると、半導体チップへの突起電極の形成を不要とすることができる上、メッキ処理により柱状電極を形成する場合と比較して、フレキシブル配線基板に柱状電極を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。この場合、導電層を含むフィルム基板および剥離層の貫通孔内に埋め込まれた柱状電極の上下面を加圧して整面しているのは、柱状電極の上下面を平坦にするとともに、柱状電極のフィルム基板から突出された突出部の高さを均一にするためである。
また、この発明によれば、フレキシブル配線基板の柱状電極の突出端面に半導体チップ等の電子部品の接続端子または該接続端子上に形成された突起電極を接合すると、当該接合が面接触であるので、接続抵抗を低くすることができ、また高価な異方性導電接着剤を用いていないので、コストを低減することができる。
さらに、この発明によれば、低融点金属からなる柱状電極形成用導電層からの打ち抜き片からなる柱状電極のフィルム基板から突出された突出部を熱処理によりボール状部とすると、従来の半田ボールを用いる場合と比較して、フレキシブル配線基板に半田ボール等からなる低融点金属ボールを短い工程で且つ低コストで形成することができる。
【００１０】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としてのフレキシブル配線基板の接合構造の要部の断面図を示したものである。このフレキシブル配線基板の接合構造では、両面配線構造のフレキシブル配線基板１の上面にＬＳＩ等からなる半導体チップ１１が搭載された構造となっている。このうちフレキシブル配線基板１はフィルム基板２を備えている。フィルム基板２の上面および下面には配線３、４が設けられている。両配線３、４の相対応する所定の部分およびその間に介在されたフィルム基板２には貫通孔５が設けられている。貫通孔５内には柱状電極６の下部が埋め込まれ、柱状電極６の上部はフィルム基板２の上面側に突出されている（以下、この突出部を突出部６ａという。）。柱状電極６の下部は両配線３、４の貫通孔５の内壁面に密接されて両配線３、４と導電接続されている。したがって、柱状電極６は両配線３、４を導電接続するためのスルーホール導通部を兼ねている。柱状電極６は、複数であって、後述する半導体チップ１１の複数の接続パッド１３にそれぞれ対応する位置に配置されている。
【００１１】
半導体チップ１１はシリコン基板等からなる半導体基板１２を備えている。半導体基板１２の下面周辺部には複数の接続パッド（接続端子）１３が設けられている。接続パッド１３の周辺部を含む半導体基板１２の下面全体には絶縁膜１４が設けられ、接続パッド１３の中央部は絶縁膜１４に形成された開口部１５を介して露出されている。そして、半導体チップ１１は、接続パッド１３の露出面がフレキシブル配線基板１の柱状電極６の上面に接合された状態で、絶縁膜１４の下面がフレキシブル配線基板１の上面の所定の箇所に熱硬化性樹脂層１６を介して接着されていることにより、フレキシブル配線基板１の上面の所定の箇所に搭載されている。
【００１２】
次に、このフレキシブル配線基板の接合構造の製造方法の一例について説明する。まず、図２に示すように、ポリイミド、アラミド、液晶ポリマー等からなるフィルム基板２の上面および下面に銅箔等からなる配線形成用導電層２１、２２が積層されたものを用意し、また半田、銅等からなる柱状電極形成用導電層２３およびＰＥＴ（ポリエチレンテレフタレート）等からなる剥離層２４を用意する。このうち剥離層２４は、作業性の向上を図るため、その上面に塗布されたアクリル系微粘着剤層（図示せず）を介して下側の配線形成用導電層２２の下面に貼り付けられている。
【００１３】
ここで、上記各材料の厚さの一例について説明する。フィルム基板２の厚さは２５μｍ、配線形成用導電層２１、２２の厚さは１２μｍ、剥離層２４の厚さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍである。柱状電極形成用導電層２３の厚さは、フィルム基板２、配線形成用導電層２１、２２、剥離層２４およびアクリル系微粘着剤層の合計厚さ１０６μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明し、必要に応じてほぼ同じ場合について説明する。）。この場合、剥離層２４の厚さは、図１に示す柱状電極６の突出部６ａの高さに対応するものである。したがって、剥離層２４の厚さを５０μｍよりもさらに厚くし、且つ、これに対応して柱状電極形成用導電層２３の厚さもさらに厚くすると、図１に示す柱状電極６の突出部６ａの高さをさらに高くすることができる。
【００１４】
一方、この場合の製造方法では、図２に示すように、打ち抜き用の上金型２５および下金型２７を用いる。上金型２５の下面および下金型２７には、図１に示す柱状電極６に対応する位置に突起２６および貫通孔２８が設けられている。この場合、上金型２５の突起２６の高さは柱状電極形成用導電層２３の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。したがって、図１に示す柱状電極６の突出部６ａの高さをさらに高くする場合には、それに応じて柱状電極形成用導電層２３の厚さもさらに厚くなるので、上金型２５としてその突起２６の高さがさらに高いものを用いることになる。
【００１５】
さて、図１に示すフレキシブル配線基板の接合構造を製造する場合には、まず、図２に示すように、両配線形成用導電層２１、２２を有するフィルム基板２および剥離層２４等を剥離層２４を下側にして下金型２７の上面に載置し、上側の配線形成用導電層２１の上面に柱状電極形成用導電層２３を載置する。次に、上金型２５を下降させる。すると、図３に示すように、上金型２５の突起２６により柱状電極形成用導電層２３が打ち抜かれ、その打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等が打ち抜かれ、それらの打ち抜き片２９が下金型２７の貫通孔２８から排出される。これにより、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等に貫通孔５が形成され、且つ、当該貫通孔５内に柱状電極６が埋め込まれる。
【００１６】
この状態では、上金型２５の突起２６の高さが柱状電極形成用導電層２３の厚さとほぼ同じであるので、突起２６の下面が上側の配線形成用導電層２１の上面とほぼ同一面となり、柱状電極６の上面が上側の配線形成用導電層２１の上面とほぼ同一面となる。また、柱状電極形成用導電層２３の厚さが、フィルム基板２、配線形成用導電層２１、２２および剥離層２４等の合計厚さよりもやや厚いので、柱状電極６の下部が剥離層２４の下面側にやや突出される。一方、上金型２５の突起２６の高さが柱状電極形成用導電層２３の厚さよりもやや高い場合には、突起２６の下面が上側の配線形成用導電層２１の貫通孔５内にやや入り込み、柱状電極６の上面が上側の配線形成用導電層２１の上面よりもやや低くなり、柱状電極６の下部の剥離層２４の下面側への突出量がやや大きくなる。
【００１７】
また、この状態では、柱状電極形成用導電層２３の打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等を打ち抜いているので、柱状電極６の下面は適宜に圧力を受け、当該下面の表面粗さにバラツキが生じ、また当該下面側がつぶれることにより柱状電極６の全体の高さにバラツキが生じる。
【００１８】
次に、上金型２５を上昇させ、柱状電極形成用導電層２３を取り出し、また柱状電極６を含むフィルム基板２および剥離層２４等を取り出す。柱状電極形成用導電層２３は、ここで用済みとなる。次に、図４に示すように、柱状電極６を含むフィルム基板２および剥離層２４等を剥離層２４を下側にして下加圧板３１の上面に載置し、上加圧板３２を下降させて加圧する。すると、柱状電極６の剥離層２４の下面から突出された部分が適宜につぶされ、その下面が整面化されて平坦となる。また、このとき、柱状電極６の上面が上側の配線形成用導電層２１の上面とほぼ同一面であっても、上側の配線形成用導電層２１の上面よりもやや低くなっていても、フィルム基板２および剥離層２４等が適宜に且つ均等に押しつぶされることにより、柱状電極６の上面も整面化されて平坦となる。そして、柱状電極６の上下面が整面化されると、柱状電極６の全体の高さが均一になる。また、柱状電極６が高さ方向に対して直交する方向への膨出力を受けて膨出することにより、特に、柱状電極６の上部が両配線形成用導電層２１、２２の貫通孔５の内壁面により一層強く密接される。この場合、特に、剥離層２４は、上下面を整面化される柱状電極６の座屈乃至曲がりを防止するように機能する。
【００１９】
ここで、柱状電極形成用導電層２３の厚さが、フィルム基板２、配線形成用導電層２１、２２および剥離層２４等の合計厚さとほぼ同じである場合には、上加圧板３２による加圧力をより強くすると、フィルム基板２および剥離層２４等がより大きく且つ均等に押しつぶされることにより、柱状電極６の上下面が整面化されるとともに、柱状電極６の高さが均一化される。
【００２０】
次に、上加圧板３２を上昇させ、下加圧板３１上に載置されたものの上下面を反転し、剥離層２４をアクリル系微粘着剤層と共に剥離すると、図５に示すように、フィルム基板２および両配線形成用導電層２１、２２に形成された貫通孔５内に下部を埋め込まれた柱状電極６の上部がフィルム基板２の上面側に突出される。次に、両配線形成用導電層２１、２２をパターニングすると、図６に示すように、両配線３、４が形成される。この後、必要に応じて、図示していないが、柱状電極６および両配線３、４の表面に無電解メッキにより錫、銅、ニッケル、金等からなるメッキ層を形成する。かくして、柱状電極６を備えたフレキシブル配線基板１が得られる。
【００２１】
次に、図７に示すように、柱状電極６を除くフィルム基板２の上面の所定の箇所にポッティング等によりエポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂層１６を形成し、次いで熱硬化性樹脂層１６の硬化温度よりも低い温度と圧力を加えて仮圧着する。この場合、エポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂シートを用いてもよい。そして、この状態では、柱状電極６の上面は熱硬化性樹脂層１６の上面とほぼ同一面となっている。
【００２２】
次に、図１に示すように、半導体チップ１１の接続パッド１３の露出面をフレキシブル配線基板１の柱状電極６の上面上に位置させた状態で、所定の温度と圧力を加えて本圧着を行うことにより、半導体チップ１１の接続パッド１３の露出面をフレキシブル配線基板１の柱状電極６の上面に接合するとともに、半導体チップ１１の絶縁膜１４の下面をフレキシブル配線基板１の上面の所定の箇所に熱硬化性樹脂層１６を介して接着し、半導体チップ１１をフレキシブル配線基板１の上面の所定の箇所に搭載する。かくして、図１に示すフレキシブル配線基板の接合構造が得られる。
【００２３】
このようにして得られたフレキシブル配線基板の接合構造では、半田、銅等からなる柱状電極形成用導電層２３からの打ち抜き片からなる柱状電極６をフィルム基板２および該フィルム基板２の両面に形成された両配線３、４の貫通孔５内に埋め込んでいるので、上述の如く、両配線３、４を柱状電極６を介して導電接続することができ、柱状電極形成用導電層２３からの打ち抜き片からなる柱状電極６にスルーホール導通部を兼用させることができる。この結果、メッキ処理によりスルーホール導通部を形成する場合と比較して、フレキシブル配線基板１のスルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。
【００２４】
また、図３に示すように、柱状電極形成用導電層２３からの打ち抜き片からなる柱状電極６を上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等の貫通孔６内に埋め込み、剥離層２４を剥離して、図５に示すように、柱状電極６の上部をフィルム基板２の上面側に突出させているので、メッキ処理により柱状電極を形成する場合と比較して、フレキシブル配線基板１に柱状電極６を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。そして、図１に示すように、半導体チップ１１の接続パッド１３の露出面をフレキシブル配線基板１の柱状電極６の上面に接合することにより、半導体チップ１１への突起電極の形成を不要とすることができる。
【００２５】
さらに、フレキシブル配線基板１の柱状電極６の上面に半導体チップ１１の接続パッド１３を接合しているので、当該接合が面接触となり、接続抵抗を低くすることができる。また、図３３に示すような高価な異方性導電接着剤１６３を用いていないので、コストを低減することができる。さらに、この場合、フレキシブル配線基板１の上面の所定の箇所に熱硬化性樹脂層１６を仮圧着し、その上に半導体チップ１１を載置して本圧着しているので、図３２に示す従来例の場合と比較して、作業時間を短縮することができる。すなわち、図３２に示す従来例の場合には、半導体チップ１３１をフレキシブル配線基板１１１上に熱圧着により接合した後にポッティング等により封止樹脂層１３４を形成しているので、半導体チップ１３１とフレキシブル配線基板１１１との間への封止樹脂の毛細管現象による進入に時間がかかってしまう。
【００２６】
（第２実施形態）
図８はこの発明の第２実施形態としてのフレキシブル配線基板の接合構造の要部の断面図を示したものである。このフレキシブル配線基板の接合構造では、両面配線構造のフレキシブル配線基板１の上面および下面にＬＳＩ等からなる半導体チップ１１Ａ、１１Ｂが搭載された構造となっている。このうちフレキシブル配線基板１はフィルム基板２を備えている。フィルム基板２の上面および下面には配線３、４が設けられている。両配線３、４の相対応する所定の部分およびその間に介在されたフィルム基板２には貫通孔５が設けられている。貫通孔５内には柱状電極６の中央部が埋め込まれ、柱状電極６の上部および下部はフィルム基板２の上面側および下面側に突出されている（以下、これらの突出部を上側の突出部６ａ、下側の突出部６ｂという。）。柱状電極６は両配線３、４の貫通孔５の内壁面に密接されて両配線３、４と導電接続されている。したがって、柱状電極６の中央部は両配線３、４を導電接続するためのスルーホール導通部を兼ねている。柱状電極６は、複数であって、後述する半導体チップ１１Ａ、１１Ｂの複数の接続パッド１３Ａ、１３Ｂにそれぞれ対応する位置に配置されている。
【００２７】
半導体チップ１１Ａ、１１Ｂはシリコン基板等からなる半導体基板１２Ａ、１２Ｂを備えている。半導体基板１２Ａ、１２Ｂの下面および上面の周辺部には複数の接続パッド１３Ａ、１３Ｂが設けられている。接続パッド１３Ａ、１３Ｂの周辺部を含む半導体基板１２Ａ、１２Ｂの下面全体および上面全体には絶縁膜１４Ａ、１４Ｂが設けられ、接続パッド１３Ａ、１３Ｂの中央部は絶縁膜１４Ａ、１４Ｂに形成された開口部１５Ａ、１５Ｂを介して露出されている。そして、半導体チップ１１Ａ、１１Ｂは、接続パッド１３Ａ、１３Ｂの露出面がフレキシブル配線基板１の柱状電極６の上面および下面に接合された状態で、絶縁膜１４Ａ、１４Ｂの下面および上面がフレキシブル配線基板１の上面および下面の各所定の箇所に熱硬化性樹脂層１６Ａ、１６Ｂを介して接着されていることにより、フレキシブル配線基板１の上面および下面の各所定の箇所に搭載されている。
【００２８】
次に、このフレキシブル配線基板の接合構造の製造方法の一例について説明する。まず、図９に示すように、ポリイミド、アラミド、液晶ポリマー等からなるフィルム基板２の上面および下面に銅箔等からなる配線形成用導電層２１、２２が積層されたものを用意し、また、半田、銅等からなる柱状電極形成用導電層２３およびＰＥＴ等からなる剥離層２４Ａ、２４Ｂを用意する。この場合、剥離層２４Ａ、２４Ｂは、作業性の向上を図るため、その下面および上面に塗布されたアクリル系微粘着剤層（図示せず）を介して配線形成用導電層２１、２２の上面および下面に貼り付けられている。
【００２９】
ここで、上記各材料の厚さの一例について説明する。フィルム基板２の厚さは２５μｍ、配線形成用導電層２１、２２の厚さは１２μｍ、剥離層２４Ａ、２４Ｂの厚さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍである。柱状電極形成用導電層２３の厚さは、フィルム基板２、配線形成用導電層２１、２２、剥離層２４Ａ、２４Ｂおよびアクリル系微粘着剤層の合計厚さ１６３μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明する。）。この場合、剥離層２４Ａ、２４Ｂの厚さは、図８に示す柱状電極６の上側の突出部６ａおよび下側の突出部６ｂの高さに対応するものである。したがって、剥離層２４Ａ、２４Ｂの厚さを５０μｍよりもさらに厚くし、且つ、これに対応して柱状電極形成用導電層２３の厚さもさらに厚くすると、図８に示す柱状電極６の上側の突出部６ａおよび下側の突出部６ｂの高さをさらに高くすることができる。
【００３０】
一方、この場合の製造方法では、図９に示すように、打ち抜き用の上金型２５および下金型２７を用いる。上金型２５の下面および下金型２７には、図８に示す柱状電極６に対応する位置に突起２６および貫通孔２８が設けられている。この場合、上金型２５の突起２６の高さは柱状電極形成用導電層２３の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。したがって、図８に示す柱状電極６の上側の突出部６ａおよび下側の突出部６ｂの高さをさらに高くする場合には、それに応じて柱状電極形成用導電層２３の厚さもさらに厚くなるので、上金型２５としてその突起２６の高さがさらに高いものを用いることになる。
【００３１】
さて、図８に示すフレキシブル配線基板の接合構造を製造する場合には、まず、図９に示すように、両配線形成用導電層２１、２２を有するフィルム基板２および剥離層２４Ａ、２４Ｂ等を剥離層２４Ｂを下側にして下金型２７の上面に載置し、上側の剥離層２４Ａの上面に柱状電極形成用導電層２３を載置する。次に、上金型２５を下降させる。すると、図１０に示すように、上金型２５の突起２６により柱状電極形成用導電層２３が打ち抜かれ、その打ち抜き片からなる柱状電極６により上側の剥離層２４Ａ、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および下側の剥離層２４Ｂ等が打ち抜かれ、それらの打ち抜き片２９が下金型２７の貫通孔２８から排出される。これにより、上側の剥離層２４Ａ、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および下側の剥離層２４Ｂ等に貫通孔５が形成され、且つ、当該貫通孔５内には柱状電極６が埋め込まれる。
【００３２】
この状態では、上金型２５の突起２６の高さが柱状電極形成用導電層２３の厚さとほぼ同じであるので、突起２６の下面が上側の剥離層２４Ａの上面とほぼ同一面となり、柱状電極６の上面が上側の剥離層２４Ａの上面とほぼ同一面となる。また、柱状電極形成用導電層２３の厚さが、フィルム基板２、配線形成用導電層２１、２２および剥離層２４Ａ、２４Ｂ等の合計厚さよりもやや厚いので、柱状電極６の下部が下側の剥離層２４Ｂの下面側にやや突出される。
【００３３】
また、この状態では、柱状電極形成用導電層２３の打ち抜き片からなる柱状電極６により上側の剥離層２４Ａ、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および下側の剥離層２４Ｂ等を打ち抜いているので、柱状電極６の下面は適宜に圧力を受け、当該下面の表面粗さにバラツキが生じ、また当該下面側がつぶれることにより柱状電極６の全体の高さにバラツキが生じる。
【００３４】
次に、上金型２５を上昇させ、柱状電極形成用導電層２３を取り出し、また柱状電極６を含むフィルム基板２および剥離層２４Ａ、２４Ｂ等を取り出す。柱状電極形成用導電層２３は、ここで用済みとなる。次に、図１１に示すように、柱状電極６を含むフィルム基板２および剥離層２４Ａ、２４Ｂ等を剥離層２４Ｂを下側にして下加圧板３１の上面に載置し、上加圧板３２を下降させて加圧する。すると、柱状電極６の下側の剥離層２４Ｂの下面から突出された部分が適宜につぶされ、その下面が整面化されて平坦となる。また、このとき、フィルム基板２および剥離層２４Ａ、２４Ｂ等が適宜に且つ均等に押しつぶされることにより、柱状電極６の上面も整面化されて平坦となる。そして、柱状電極６の上下面が整面化されると、柱状電極６の全体の高さが均一になる。また、柱状電極６が高さ方向に対して直交する方向への膨出力を受けて膨出することにより、特に、柱状電極６の中央部が両配線形成用導電層２１、２２の貫通孔５の内壁面により一層強く密接される。この場合、特に、剥離層２４Ａ、２４Ｂは、上下面を整面化される柱状電極６の座屈乃至曲がりを防止するように機能する。
【００３５】
次に、上加圧板３２を上昇させ、下加圧板３１上に載置されたものから剥離層２４Ａ、２４Ｂをアクリル系微粘着剤層と共に剥離すると、図１２に示すように、フィルム基板２および両配線形成用導電層２１、２２に形成された貫通孔５内に中央部を埋め込まれた柱状電極６の上部および下部がフィルム基板２の上面側および下面側に突出される。次に、両配線形成用導電層２１、２２をパターニングすると、図１３に示すように、両配線３、４が形成される。この後、必要に応じて、図示していないが、柱状電極６および両配線３、４の表面に無電解メッキによりすず、銅、ニッケル、金等からなるメッキ層を形成する。かくして、柱状電極６を備えたフレキシブル配線基板１が得られる。
【００３６】
次に、図１４に示すように、柱状電極６を除くフィルム基板２の上面および下面の各所定の箇所にポッティング等によりエポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂層１６Ａ、１６Ｂを形成し、次いで熱硬化性樹脂層１６Ａ、１６Ｂの硬化温度よりも低い温度と圧力を加えて仮圧着する。この場合、エポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂シートを用いてもよい。そして、この状態では、柱状電極６の上面および下面は熱硬化性樹脂層１６Ａ、１６Ｂの上面および下面とほぼ同一面となっている。
【００３７】
次に、図８に示すように、半導体チップ１１Ａ、１１Ｂの接続パッド１３Ａ、１３Ｂの露出面をフレキシブル配線基板１の柱状電極６の上面上および下面上に位置させた状態で、所定の温度と圧力を加えて本圧着を行うことにより、半導体チップ１１Ａ、１１Ｂの接続パッド１３Ａ、１３Ｂの露出面をフレキシブル配線基板１の柱状電極６の上面および下面に接合するとともに、絶縁膜１４Ａ、１４Ｂの下面および上面を熱硬化性樹脂層１６Ａ、１６Ｂを介してフレキシブル配線基板１の上面および下面の各所定の箇所に接着し、半導体チップ１１Ａ、１１Ｂをフレキシブル配線基板１の上面および下面の各所定の箇所に搭載する。かくして、図８に示すフレキシブル配線基板の接合構造が得られる。
【００３８】
このようにして得られたフレキシブル配線基板の接合構造でも、上記第１実施形態の場合と同様に、フレキシブル配線基板１のスルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができ、またフレキシブル配線基板１に柱状電極６を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができ、これにより、半導体チップ１１Ａ、１１Ｂへの柱状電極の形成を不要とすることができ、さらにフレキシブル配線基板１の柱状電極６と半導体チップ１１の接続パッド１３とを低コストで接合することができるとともにその間の接続抵抗を低くすることができる。その上、この第２実施形態では、フレキシブル配線基板１の上下面に半導体チップ１１Ａ、１１Ｂを搭載しているので、より一層の高密度化を図ることができる。
【００３９】
なお、上記第２実施形態において、上側の剥離層２４Ａの厚さと下側の剥離層２４Ｂの厚さとを異ならせ、柱状電極６の上側の突出部６ａの高さと下側の突出部６ｂの高さとを異ならせるようにしてもよい。また、半導体チップ１１Ａの接続パッド１３Ａの数と半導体チップ１１Ｂの接続パッド１３Ｂの数とが異なる場合には、複数の柱状電極６のうち少なくとも一部をフレキシブル配線基板１の両側に突出させるようにしてもよい。
【００４０】
（第３、第４実施形態）
上記第１および第２実施形態では、フレキシブル配線基板１として両面配線構造のものを用いた場合について説明したが、これに限定されるものではない。例えば、図１５および図１６にそれぞれ示すこの発明の第３および第４実施形態のように、フレキシブル配線基板１として下面（または上面）に配線４を有する片面配線構造のものを用いるようにしてもよい。
【００４１】
（第５実施形態）
例えば上記第１実施形態では、半導体チップ１１として柱状電極を有しないものを用いた場合について説明したが、これに限定されるものではない。例えば、図１７に示すこの発明の第５実施形態のように、半導体チップ１１として接続パッド１３下に突起電極４１を有するものを用い、半導体チップ１１の突起電極４１の下面をフレキシブル配線基板１の柱状電極６の上面に接合するようにしてもよい。
【００４２】
（第６実施形態）
例えば上記第１実施形態では、柱状電極６にスルーホール導通部を兼ねさせた場合について説明したが、突起電極６を形成しない箇所においてスルーホール導通部を必要とする場合には、図１８に示すこの発明の第６実施形態のようにしてもよい。すなわち、このフレキシブル配線基板１では、フィルム基板２の上面および下面に配線３、４が設けられ、両配線３、４の相対応する第１の所定の部分およびその間に介在されたフィルム基板２に第１の貫通孔５が設けられ、第１の貫通孔５内に柱状電極６の下部が埋め込まれ、柱状電極６の上部がフィルム基板２の上面側に突出され、両配線３、４の相対応する第２の所定の部分およびその間に介在されたフィルム基板２に第２の貫通孔４２が設けられ、第２の貫通孔４２内に柱状のスルーホール導通部４３が埋め込まれた構造となっている。
【００４３】
次に、このフレキシブル配線基板１の製造方法の一例について説明する。まず、図１９に示すように、ポリイミド、アラミド、液晶ポリマー等からなるフィルム基板２の上面および下面に銅箔等からなる配線形成用導電層２１、２２が積層されたものを用意し、また半田、銅等からなる柱状電極形成用導電層２３、スルーホール導通部形成用導電層４４およびＰＥＴ等からなる剥離層２４を用意する。このうち剥離層２４は、作業性の向上を図るため、その上面に塗布されたアクリル系微粘着剤層（図示せず）を介して下側の配線形成用導電層２２の下面の柱状電極形成領域に貼り付けられている。
【００４４】
ここで、上記各材料の厚さの一例について説明する。フィルム基板２の厚さは２５μｍ、配線形成用導電層２１、２２の厚さは１２μｍ、剥離層２４の厚さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍである。柱状電極形成用導電層２３の厚さは、フィルム基板２、配線形成用導電層２１、２２、剥離層２４およびアクリル系微粘着剤層の合計厚さ１０６μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明する。）。スルーホール導通部形成用導電層４４の厚さは、フィルム基板２および配線形成用導電層２１、２２の合計厚さ４９μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明する。）。
【００４５】
一方、この場合の製造方法では、図１９に示すように、打ち抜き用の上金型２５および下金型２７を用いる。上金型２５の下面および下金型２７には、図１８に示す柱状電極６に対応する位置に第１の突起２６および第１の貫通孔２８が設けられ、図１８に示すスルーホール導通部４３に対応する位置に第２の突起４５および第２の貫通孔４６が設けられている。この場合、上金型２５の第１の突起２６の高さは柱状電極形成用導電層２３の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。上金型２５の第２の突起４５の高さはスルーホール導通部形成用導電層４４の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。第１の突起２６の下面と第２の突起４５の下面とは同一面となっている。下金型２７の上面の柱状電極形成領域に対応する部分には凹部４７が設けられている。凹部４７の深さは、剥離層２４およびアクリル系微粘着剤層の合計厚さとほぼ同じとなっている。
【００４６】
さて、図１８に示すフレキシブル配線基板１を製造する場合には、まず、図１９に示すように、剥離層２４を下金型２７の凹部２４内に配置して両配線形成用導電層２１、２２を有するフィルム基板２を下金型２７の上面に載置し、上側の配線形成用導電層２１の上面の柱状電極形成領域に対応する部分に柱状電極形成用導電層２３を載置し、上側の配線形成用導電層２１の上面のスルーホール導通部形成領域に対応する部分にスルーホール導通部形成用導電層４４を載置する。
【００４７】
次に、上金型２５を下降させる。すると、図２０に示すように、上金型２５の第１の突起２６により柱状電極形成用導電層２３が打ち抜かれ、その打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等が打ち抜かれ、それらの打ち抜き片２９が下金型２７の貫通孔２８から排出される。これにより、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等に第１の貫通孔５が形成され、且つ、当該貫通孔５内に柱状電極６が埋め込まれる。
【００４８】
また、上金型２５の第２の突起４５によりスルーホール導通部形成用導電層４４が打ち抜かれ、その打ち抜き片からなる柱状のスルーホール導通部４３により上側の配線形成用導電層２１、フィルム基板２および下側の配線形成用導電層２２が打ち抜かれ、それらの打ち抜き片４８が下金型２７の貫通孔４６から排出される。これにより、上側の配線形成用導電層２１、フィルム基板２および下側の配線形成用導電層２２に第２の貫通孔４２が形成され、且つ、当該貫通孔４２内にスルーホール導通部４３が埋め込まれる。
【００４９】
次に、上金型２５を上昇させ、柱状電極形成用導電層２３およびスルーホール導通部形成用導電層４４を取り出し、また柱状電極６およびスルーホール導通部４３を含むフィルム基板２および剥離層２４等を取り出す。柱状電極形成用導電層２３およびスルーホール導通部形成用導電層４４は、ここで用済みとなる。次に、図２１に示すように、剥離層２４を下加圧板３１の凹部４９（図２０に示す下金型２７の凹部４７と同じようなもの）内に配置して柱状電極６およびスルーホール導通部４３を含むフィルム基板２を下加圧板３１の上面に載置し、上加圧板３２を下降させて加圧する。すると、柱状電極６の上下面が整面化されるとともに、柱状電極６の高さが均一化される。また、スルーホール導通部４３の上下面が整面化されるとともに、スルーホール導通部４３の高さが均一化される。
【００５０】
次に、上加圧板３２を上昇させ、下加圧板３１上に載置されたものの上下面を反転し、剥離層２４をアクリル系微粘着剤層と共に剥離すると、図２２に示すように、フィルム基板２および両配線形成用導電層２１、２２に形成された第１の貫通孔５内に下部を埋め込まれた柱状電極６の上部がフィルム基板２の上面側に突出される。次に、両配線形成用導電層２１、２２をパターニングすると、図１８に示すように、両配線３、４が形成される。この後、必要に応じて、図示していないが、柱状電極６、スルーホール導通部４３および両配線３、４の表面に無電解メッキにより錫、銅、ニッケル、金等からなるメッキ層を形成する。かくして、柱状電極６およびスルーホール導通部４３を備えたフレキシブル配線基板１が得られる。
【００５１】
（第７実施形態）
図２３はこの発明の第７実施形態としての半導体装置の要部の断面図を示したものである。この半導体装置はＢＧＡ(ball grid array)と呼ばれるもので、下面側に半田ボール５５を有するフレキシブル配線基板５１の上面にＬＳＩ等からなる半導体チップ６１が搭載された構造となっている。このうちフレキシブル配線基板５１はフィルム基板５２を備えている。フィルム基板５２の上面には配線５３が設けられている。配線５３の所定の部分およびそれに対応するフィルム基板５２には貫通孔５４が設けられている。貫通孔５４内には半田ボール５５の基部が埋め込まれ、半田ボール５５のボール状部はフィルム基板５２の下面側に突出されている。半田ボール５５の基部は配線５３の貫通孔５４の内壁面に密接されて配線５３と導電接続されている。
【００５２】
半導体チップ６１はシリコン基板等からなる半導体基板６２を備えている。半導体基板６２の下面周辺部には複数の突起電極６３が設けられている。そして、半導体チップ６１は、突起電極６３の下面がフレキシブル配線基板６１の配線５３の先端パッド部の上面に接合された状態で、半導体基板６２の下面がフレキシブル配線基板６１の上面の所定の箇所に熱硬化性樹脂層６４を介して接着されていることにより、フレキシブル配線基板５１の上面の所定の箇所に搭載されている。
【００５３】
次に、この半導体装置の製造方法の一例について説明する。まず、例えば図２〜図４に示す場合とほぼ同じような工程を経ることにより、図２４に示すものを得る。この状態では、フィルム基板５２の上面に配線形成用導電層７１が設けられ、フィルム基板５２の下面に剥離層７２がアクリル系微粘着剤層（図示せず）を介して貼り付けられ、配線形成用導電層７１、フィルム基板５２および剥離層７２の所定の箇所に貫通孔５４が形成され、貫通孔５４内に柱状電極５５Ａが埋め込まれている。この場合、柱状電極５５Ａは、図２３に示す半田ボール５５を形成するためのものであるので、半田からなる柱状電極形成用導電層から打ち抜かれたものである。また、柱状電極５５Ａの上下面は整面され、柱状電極５５Ａのフィルム基板５２から突出された突出部の高さは均一となっている。
【００５４】
次に、配線形成用導電層７１をパターニングすると、図２５に示すように、配線５３が形成される。この時点で、一応、フレキシブル配線基板５１が得られる。次に、図２６に示すように、フレキシブル配線基板５１の上面の所定の箇所に熱硬化性樹脂層６４を仮圧着する。次に、半導体チップ６１の突起電極６３の下面をフレキシブル配線基板５１の配線５３の先端のパッド部上面上に位置させた状態で、所定の温度と圧力を加えて本圧着を行うことにより、半導体チップ６１の突起電極６３下面をフレキシブル配線基板５１の配線５３の先端のパッド部上面に接合するとともに、半導体チップ６１の下面をフレキシブル配線基板５１の上面の所定の箇所に熱硬化性樹脂層６４を介して接着し、半導体チップ６１をフレキシブル配線基板５１の上面の所定の箇所に搭載する。
【００５５】
次に、剥離層７２をアクリル系微粘着剤層と共に剥離すると、図２７に示すように、フィルム基板５２および配線５３に形成された貫通孔５４内に上部を埋め込まれた柱状電極５５Ａの下部がフィルム基板５２の下面側に突出される。次に、半田からなる柱状電極５３Ａの融点以上の温度下でリフロー（熱処理）すると、図２３に示すように、半田ボール５５が形成される。ここで、半田として、すず６３％、鉛３７％の組成からなる一般的な共晶半田（低融点金属）を用いた場合、その融点は約１８３℃であるので、リフロー温度は２２０〜２３０℃程度とする。かくして、図２２に示す半導体装置が得られる。
【００５６】
このようにして得られた半導体装置では、半田からなる柱状電極形成用導電層からの打ち抜き片からなる柱状電極５５Ａのフィルム基板５２から突出された突出部をリフローによりボール状部としているので、従来の半田ボールを用いる場合と比較して、フレキシブル配線基板５１に半田ボール６６を短い工程で且つ低コストで形成することができる。また、柱状電極５５Ａの上下面を整面して柱状電極５５Ａのフィルム基板５２から突出された突出部の高さを均一にしているので、半田ボール６６の高さを均一にすることができる。
【００５７】
（その他の実施形態）
例えば上記第１実施形態では、図３に示すように、上金型２５の突起２６により柱状電極形成用導電層２３を打ち抜き、その打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等を打ち抜く場合について、つまり打ち抜きを１回行う場合について説明したが、これに限定されるものではない。
【００５８】
例えば、図２８に示すように、両配線形成用導電層２１、２２を有するフィルム基板２および下側の配線形成用導電層２２の下面に貼り付けられた剥離層２４を下金型２７の上面に載置し、上金型２５の突起２６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等を打ち抜き、それらに貫通孔６を形成するとともに、それらの打ち抜き片８１を下金型２７の貫通孔２８から排出する。次に、図２９に示すように、上側の配線形成用導電層２１の上面に柱状電極形成用導電層２３を載置し、上金型２５の突起２６により柱状電極形成用導電層２３を打ち抜き、その打ち抜き片からなる柱状電極６を貫通孔６内に埋め込むようにしてもよい。
【００５９】
また、図３０に示すように、剥離層２４のみを下金型２７の上面に載置し、上金型２５の突起２６により剥離層２４を打ち抜き、それに貫通孔６を形成するとともに、その打ち抜き片８２を下金型２７の貫通孔２８から排出する。次に、図３１に示すように、剥離層２４の上面に両配線形成用導電層２１、２２を有するフィルム基板２を載置し、上金型２５の突起２６により上側の配線形成用導電層２１、フィルム基板２および下側の配線形成用導電層２２を打ち抜き、それらに貫通孔６を形成するとともに、それらの打ち抜き片８３を下金型２７の貫通孔２８から排出する。次に、図２９に示す場合と同様に、上側の配線形成用導電層２１の上面に柱状電極形成用導電層２３を載置し、上金型２５の突起２６により柱状電極形成用導電層２３を打ち抜き、その打ち抜き片からなる柱状電極６を貫通孔６内に埋め込むようにしてもよい。
【００６０】
さらに、上記説明では、フィルム基板に積層された配線形成用導電層を柱状電極の上下面を整面化した後にパターニングする場合について説明したが、これに限らず、フィルム基板に配線を形成したものを当初から用いるようにしてもよい。また、上記説明では、フレキシブル配線基板上に半導体チップを熱硬化性樹脂を介して接着する場合について説明したが、これに限らず、フレキシブル配線基板と半導体チップとの間を封止樹脂で封止するようにしてもよい。また、上記説明では、フレキシブル配線基板上に半導体チップを搭載する場合について説明したが、これに限らず、チップコンデンサ、チップ抵抗等のチップ部品を搭載してもよい。また、例えば図３２を参照して説明すると、フレキシブル配線基板１１１と液晶表示パネル１０１との接合部あるいはフレキシブル配線基板１１１と回路基板１２１との接合部を、例えば図１に示すように、フレキシブル配線基板１に設けた柱状電極６および熱硬化性樹脂層１６を含む接合部としてもよい。
【００６１】
【発明の効果】
以上説明したように、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極をフィルム基板および該フィルム基板の両面に形成された両配線の貫通孔内に埋め込むと、両配線を柱状電極を介して導電接続することができ、すなわち、柱状電極形成用導電層からの打ち抜き片からなる柱状電極にスルーホール導通部を兼用させることができ、この結果、メッキ処理によりスルーホール導通部を形成する場合と比較して、スルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。
また、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極を導電層を含むフィルム基板および剥離層の貫通孔内に埋め込み、剥離層を剥離して柱状電極の一部をフィルム基板から突出させると、半導体チップへの突起電極の形成を不要とすることができる上、メッキ処理により柱状電極を形成する場合と比較して、フレキシブル配線基板に柱状電極を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。この場合、導電層を含むフィルム基板および剥離層の貫通孔内に埋め込まれた柱状電極の上下面を加圧して整面しているのは、柱状電極の上下面を平坦にするとともに、柱状電極のフィルム基板から突出された突出部の高さを均一にするためである。
また、この発明によれば、フレキシブル配線基板の柱状電極の突出端面に半導体チップ等の電子部品の接続端子または該接続端子上に形成された突起電極を接合すると、当該接合が面接触であるので、接続抵抗を低くすることができ、また高価な異方性導電接着剤を用いていないので、コストを低減することができる。
さらに、この発明によれば、低融点金属からなる柱状電極形成用導電層からの打ち抜き片からなる柱状電極のフィルム基板から突出された突出部を熱処理によりボール状部とすると、従来の半田ボールを用いる場合と比較して、フレキシブル配線基板に半田ボール等からなる低融点金属ボールを短い工程で且つ低コストで形成することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図２】図１に示すフレキシブル配線基板の接合構造の製造に際し、当初の工程を示す断面図。
【図３】図２に続く工程を示す断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図６に続く工程を示す断面図。
【図８】この発明の第２実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図９】図８に示すフレキシブル配線基板の接合構造の製造に際し、当初の工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】図１３に続く工程を示す断面図。
【図１５】この発明の第３実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図１６】この発明の第４実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図１７】この発明の第５実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図１８】この発明の第５実施形態としてのフレキシブル配線基板の要部を示す断面図。
【図１９】図１８に示すフレキシブル配線基板の製造に際し、当初の工程を示す断面図。
【図２０】図１９に続く工程を示す断面図。
【図２１】図２０に続く工程を示す断面図。
【図２２】図２１に続く工程を示す断面図。
【図２３】この発明の第６実施形態としての半導体装置の要部を示す断面図。
【図２４】図２３に示す半導体装置の製造に際し、所定の工程を示す断面図。
【図２５】図２４に続く工程を示す断面図。
【図２６】図２５に続く工程を示す断面図。
【図２７】図２６に続く工程を示す断面図。
【図２８】図３に示す工程に相当する他の第１の例を説明するために示す断面図。
【図２９】図２８に続く工程を示す断面図。
【図３０】図３に示す工程に相当する他の第２の例を説明するために示す断面図。
【図３１】図３０に続く工程を示す断面図。
【図３２】従来の液晶表示装置の一例の一部の断面図。
【図３３】従来の半導体装置の一例の一部の断面図。
【符号の説明】
１ フレキシブル配線基板
２ フィルム基板
３、４ 配線
５ 貫通孔
６ 柱状電極
１１ 半導体チップ
１２ 半導体基板
１３ 接続パッド
１６ 熱硬化性樹脂層
２１、２２ 配線形成用導電層
２３ 柱状電極形成用導電層
２４ 剥離層
２５ 上金型
２７ 下金型
３１ 下加圧板
３２ 上加圧板
【発明の属する技術分野】
この発明はフレキシブル配線基板の製造方法に関する。
【０００２】
【従来の技術】
例えば液晶表示装置には、一例として、図３２に示すようなものがある。この液晶表示装置は、液晶表示パネル１０１がフレキシブル配線基板１１１を介して回路基板１２１に接続された構造となっている。このうち液晶表示パネル１０１は、２枚のガラス基板１０２、１０３がほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、シール材の内側における両ガラス基板１０２、１０３間に液晶（図示せず）が封入された構造となっている。この場合、下側のガラス基板１０２の右辺部は上側のガラス基板１０３から突出され、この突出部の上面には接続端子１０４が設けられている。
【０００３】
フレキシブル配線基板１１１はフィルム基板１１２を備えている。フィルム基板１１２の一の面のほぼ右半分には出力配線１１３が設けられ、その左側には上側の入力配線１１４が設けられている。フィルム基板１１１の他の面の左側には下側の入力配線１１５が設けられている。両入力配線１１４、１１５の相対応する所定の部分は、その間に介在されたフィルム基板１１２等にメッキ処理により形成されたスルーホール導通部１１６を介して導電接続されている。
【０００４】
フレキシブル配線基板１１１の一の面のほぼ中央部にはＬＳＩ等からなる半導体チップ１３１が搭載されている。すなわち、半導体チップ１３１は、その下面右側に設けられた出力用の突起電極１３２が出力配線１１３の一端部に接合され、下面左側に設けられた入力用の突起電極１３３が上側の入力配線１１４の一端部に接合されていることにより、フレキシブル配線基板１１１の一の面のほぼ中央部に搭載されている。この場合、半導体チップ１３１の下面とフレキシブル配線基板１１１の上面との間には封止樹脂層１３４が設けられている。
【０００５】
そして、フレキシブル配線基板１１１の出力配線１１３の設けられた部分がほぼＵ字状に折り曲げられ、出力配線１１３の他端部の部分が液晶表示パネル１１１の接続端子１０４の部分に異方性導電接着剤１３５を介して接合され、下側の入力配線１１５の一端部の部分が回路基板１２１の上面の所定の箇所に設けられた配線１２２の一端部に異方性導電接着剤１３６を介して接合されている。
【０００６】
また、従来の技術として、ＢＧＡ(ball grid array)と呼ばれる半導体装置では、一例として、図３３に示すように、下面側に半田ボール１４５を有するフレキシブル配線基板１４１の上面にＬＳＩ等からなる半導体チップ１５１が搭載された構造となっている。このうちフレキシブル配線基板１４１はフィルム基板１４２を備えている。フィルム基板１４２の上面には配線１４３が設けられている。配線１４３の所定の部分に対応するフィルム基板１４２には貫通孔１４４が設けられている。貫通孔１４４内およびその下側には半田ボール１４５が設けられている。
【０００７】
半導体チップ１５１は、フレキシブル配線基板１４１の上面の所定の箇所に異方性導電接着剤１６１を介して搭載されている。すなわち、半導体チップ１５１の下面周辺部に設けられた突起電極１５２はフレキシブル配線基板１４１の配線１４３の先端のパッド部上面に異方性導電接着剤１６１の導電性粒子１６２を介して導電接続されている。また、半導体チップ１５１の下面はフレキシブル配線基板１４１の上面の所定の箇所に異方性導電接着剤１６１の絶縁性接着剤１６２を介して接着されている。
【０００８】
【発明が解決しようとする課題】
ところで、図３２に示すフレキシブル配線基板１１１では、スルーホール導通部１１６をメッキ処理により形成しているので、メッキ処理に時間がかかり、またメッキ廃液の処理に伴う環境上の問題があり、ひいてはコスト高となってしまうという問題があった。
また、図３２および図３３に示す半導体チップ１３１、１５１では、突起電極１３２、１３３、１５２をメッキ処理により形成しているので、上記の場合と同様の問題がある上、突起電極１３２、１３３、１５２をフォトリソグラフィ法により形成しているので、工程が長くなり、より一層コスト高となってしまうという問題があった。
また、図３２および図３３に示す異方性導電接着剤１３５、１３６、１６１では、代表として図３３に示すように、絶縁性接着剤１６３中に非常に微小な導電性粒子１６２を分散させたものであるので、所定の粒径の導電性粒子１６２が非常に高価であり、コスト高となってしまう上、導電性粒子１６２を介しての導電接続が基本的には点接触であるので、接続抵抗が高くなってしまうという問題があった。
さらに、図３３に示すフレキシブル配線基板１４１では、半田ボール１４５を形成する場合、各貫通孔１４４内の配線１４３の下面（実際は、図３３に示すものの上下面を反転させた状態で行うが、図３３に示す状態で説明する。）にフラックスを塗布し、各貫通孔１４４内に所定の粒径の半田ボールを配置し、半田ボールの融点以上の温度にてリフローし、洗浄によりフラックスを除去しており、工程が長い上、所定の粒径の半田ボールが非常に高価であり、コスト高となってしまうという問題があった。
この発明の課題は、フレキシブル配線基板のスルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することである。
この発明の他の課題は、半導体チップへの突起電極の形成を不要とするために、フレキシブル配線基板に柱状電極を環境上の問題を伴うことなく短い工程で且つ低コストで形成することである。
この発明のさらに他の課題は、フレキシブル配線基板と半導体チップ等の電子部品とを低コストで接合し且つその接続抵抗を低くすることである。
この発明のさらに他の課題は、フレキシブル配線基板に半田ボール等からなる低融点金属ボールを短い工程で且つ低コストで形成することである。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明に係るフレキシブル配線基板の製造方法は、少なくとも一方の面に導電層が形成されたフィルム基板の前記導電層を含む領域、前記フィルム基板の一の面に粘着剤層を介してまたは介さずに積層される剥離層および前記フィルム基板の他の面に積層される柱状電極形成用導電層の各複数の箇所に１回の打ち抜きにより複数の貫通孔を形成し、且つ、前記柱状電極形成用導電層からの打ち抜き片からなる柱状電極を前記導電層を含む前記フィルム基板および該フィルム基板の一の面に積層された前記剥離層の貫通孔内に埋め込む工程と、前記柱状電極形成用導電層を取り除く工程と、前記剥離層を剥離する工程とを有することを特徴とするものである。
請求項２に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１に記載の発明において、前記柱状電極形成用導電層を取り除いた後に前記導電層を含む前記フィルム基板および前記剥離層の貫通孔内に埋め込まれた前記柱状電極の上下面を加圧して整面することを特徴とするものである。
請求項３に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１または２に記載の発明において、前記柱状電極形成用導電層の厚さは、前記導電層を含む前記フィルム基板および前記剥離層の合計厚さと同じかそれよりも厚くなっていることを特徴とするものである。
請求項４に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１に記載の発明において、前記柱状電極形成用導電層は低融点金属からなり、前記柱状電極形成用導電層を取り除いた後に、前記フィルム基板の一の面に形成された前記導電層からなる配線に電子部品の接続端子または該接続端子上に形成された突起電極を接合し、前記剥離層を剥離して前記柱状電極の一部を前記フィルム基板の他の面側に突出させ、前記柱状電極の前記フィルム基板の他の面側に突出された突出部を熱処理によりボール状部とすることを特徴とするものである。
請求項５に記載の発明に係るフレキシブル配線基板の製造方法は、請求項４に記載の発明において、前記柱状電極形成用導電層を取り除いた後であって前記電子部品を接合する前に、前記柱状電極の上下面を加圧して整面することを特徴とするものである。
請求項６に記載の発明に係るフレキシブル配線基板の製造方法は、請求項４または５に記載の発明において、前記接合工程は、前記導電層からなる配線を含む前記フィルム基板の一の面に熱硬化性樹脂層を形成し、その上に前記電子部品を載置し、所定の温度と圧力を加えて行うことを特徴とするものである。
請求項７に記載の発明に係るフレキシブル配線基板の製造方法は、請求項４〜６のいずれかに記載の発明において、前記電子部品は半導体チップであることを特徴とするものである。
請求項８に記載の発明に係るフレキシブル配線基板の製造方法は、少なくとも一方の面に導電層が形成されたフィルム基板の前記導電層を含む領域、前記フィルム基板の一の面に粘着剤層を介してまたは介さずに積層される第１の剥離層、前記フィルム基板の他の面に粘着剤層を介してまたは介さずに積層される第２の剥離層および該第２の剥離層上に積層される柱状電極形成用導電層の各複数の箇所に１回の打ち抜きにより複数の貫通孔を形成し、且つ、前記柱状電極形成用導電層からの打ち抜き片からなる柱状電極を前記第２の剥離層、前記導電層を含む前記フィルム基板および前記第１の剥離層の貫通孔内に埋め込む工程と、前記柱状電極形成用導電層を取り除いた後に前記第２の剥離層、前記導電層を含む前記フィルム基板および前記第１の剥離層の貫通孔内に埋め込まれた前記柱状電極の上下面を加圧して整面する工程と、前記両剥離層を剥離する工程とを有することを特徴とするものである。
請求項９に記載の発明に係るフレキシブル配線基板の製造方法は、請求項８に記載の発明において、前記柱状電極形成用導電層の厚さは、前記導電層を含む前記フィルム基板および前記両剥離層の合計厚さと同じかそれよりも厚くなっていることを特徴とするものである。
請求項１０に記載の発明に係るフレキシブル配線基板の製造方法は、請求項８または９に記載の発明において、前記第１の剥離層の厚さと前記第２の剥離層の厚さとは同じであることを特徴とするものである。
請求項１１に記載の発明に係るフレキシブル配線基板の製造方法は、請求項８または９に記載の発明において、前記第１の剥離層の厚さと前記第２の剥離層の厚さとは異なることを特徴とするものである。
請求項１２に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１〜１１のいずれかに記載の発明において、前記フィルム基板をそのいずれか一方の面に形成された前記導電層と共に打ち抜くことを特徴とするものである。
請求項１３に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１〜３および８〜１１のいずれかに記載の発明において、前記フィルム基板をその両面に形成された前記導電層と共に打ち抜くことを特徴とするものである。
請求項１４に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１３に記載の発明において、前記両導電層の相対応する所定の部分およびその間の前記フィルム基板に前記１回の打ち抜きにより前記貫通孔とは別の貫通孔を形成するとともに、前記両導電層の前記別の貫通孔形成領域に対応する部分上に積層されたスルーホール導通部形成用導電層からの打ち抜き片からなる柱状のスルーホール導通部を前記別の貫通孔内に埋め込むことを特徴とするものである。
請求項１５に記載の発明に係るフレキシブル配線基板の製造方法は、請求項１４に記載の発明において、前記スルーホール導通部形成用導電層の厚さは、前記フィルム基板および前記両導電層の合計厚さとほぼ同じかそれよりも厚くなっていることを特徴とするものである。
そして、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極をフィルム基板および該フィルム基板の両面に形成された両配線の貫通孔内に埋め込むと、両配線を柱状電極を介して導電接続することができ、すなわち、柱状電極形成用導電層からの打ち抜き片からなる柱状電極にスルーホール導通部を兼用させることができ、この結果、メッキ処理によりスルーホール導通部を形成する場合と比較して、スルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。
また、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極を導電層を含むフィルム基板および剥離層の貫通孔内に埋め込み、剥離層を剥離して柱状電極の一部をフィルム基板から突出させると、半導体チップへの突起電極の形成を不要とすることができる上、メッキ処理により柱状電極を形成する場合と比較して、フレキシブル配線基板に柱状電極を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。この場合、導電層を含むフィルム基板および剥離層の貫通孔内に埋め込まれた柱状電極の上下面を加圧して整面しているのは、柱状電極の上下面を平坦にするとともに、柱状電極のフィルム基板から突出された突出部の高さを均一にするためである。
また、この発明によれば、フレキシブル配線基板の柱状電極の突出端面に半導体チップ等の電子部品の接続端子または該接続端子上に形成された突起電極を接合すると、当該接合が面接触であるので、接続抵抗を低くすることができ、また高価な異方性導電接着剤を用いていないので、コストを低減することができる。
さらに、この発明によれば、低融点金属からなる柱状電極形成用導電層からの打ち抜き片からなる柱状電極のフィルム基板から突出された突出部を熱処理によりボール状部とすると、従来の半田ボールを用いる場合と比較して、フレキシブル配線基板に半田ボール等からなる低融点金属ボールを短い工程で且つ低コストで形成することができる。
【００１０】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としてのフレキシブル配線基板の接合構造の要部の断面図を示したものである。このフレキシブル配線基板の接合構造では、両面配線構造のフレキシブル配線基板１の上面にＬＳＩ等からなる半導体チップ１１が搭載された構造となっている。このうちフレキシブル配線基板１はフィルム基板２を備えている。フィルム基板２の上面および下面には配線３、４が設けられている。両配線３、４の相対応する所定の部分およびその間に介在されたフィルム基板２には貫通孔５が設けられている。貫通孔５内には柱状電極６の下部が埋め込まれ、柱状電極６の上部はフィルム基板２の上面側に突出されている（以下、この突出部を突出部６ａという。）。柱状電極６の下部は両配線３、４の貫通孔５の内壁面に密接されて両配線３、４と導電接続されている。したがって、柱状電極６は両配線３、４を導電接続するためのスルーホール導通部を兼ねている。柱状電極６は、複数であって、後述する半導体チップ１１の複数の接続パッド１３にそれぞれ対応する位置に配置されている。
【００１１】
半導体チップ１１はシリコン基板等からなる半導体基板１２を備えている。半導体基板１２の下面周辺部には複数の接続パッド（接続端子）１３が設けられている。接続パッド１３の周辺部を含む半導体基板１２の下面全体には絶縁膜１４が設けられ、接続パッド１３の中央部は絶縁膜１４に形成された開口部１５を介して露出されている。そして、半導体チップ１１は、接続パッド１３の露出面がフレキシブル配線基板１の柱状電極６の上面に接合された状態で、絶縁膜１４の下面がフレキシブル配線基板１の上面の所定の箇所に熱硬化性樹脂層１６を介して接着されていることにより、フレキシブル配線基板１の上面の所定の箇所に搭載されている。
【００１２】
次に、このフレキシブル配線基板の接合構造の製造方法の一例について説明する。まず、図２に示すように、ポリイミド、アラミド、液晶ポリマー等からなるフィルム基板２の上面および下面に銅箔等からなる配線形成用導電層２１、２２が積層されたものを用意し、また半田、銅等からなる柱状電極形成用導電層２３およびＰＥＴ（ポリエチレンテレフタレート）等からなる剥離層２４を用意する。このうち剥離層２４は、作業性の向上を図るため、その上面に塗布されたアクリル系微粘着剤層（図示せず）を介して下側の配線形成用導電層２２の下面に貼り付けられている。
【００１３】
ここで、上記各材料の厚さの一例について説明する。フィルム基板２の厚さは２５μｍ、配線形成用導電層２１、２２の厚さは１２μｍ、剥離層２４の厚さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍである。柱状電極形成用導電層２３の厚さは、フィルム基板２、配線形成用導電層２１、２２、剥離層２４およびアクリル系微粘着剤層の合計厚さ１０６μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明し、必要に応じてほぼ同じ場合について説明する。）。この場合、剥離層２４の厚さは、図１に示す柱状電極６の突出部６ａの高さに対応するものである。したがって、剥離層２４の厚さを５０μｍよりもさらに厚くし、且つ、これに対応して柱状電極形成用導電層２３の厚さもさらに厚くすると、図１に示す柱状電極６の突出部６ａの高さをさらに高くすることができる。
【００１４】
一方、この場合の製造方法では、図２に示すように、打ち抜き用の上金型２５および下金型２７を用いる。上金型２５の下面および下金型２７には、図１に示す柱状電極６に対応する位置に突起２６および貫通孔２８が設けられている。この場合、上金型２５の突起２６の高さは柱状電極形成用導電層２３の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。したがって、図１に示す柱状電極６の突出部６ａの高さをさらに高くする場合には、それに応じて柱状電極形成用導電層２３の厚さもさらに厚くなるので、上金型２５としてその突起２６の高さがさらに高いものを用いることになる。
【００１５】
さて、図１に示すフレキシブル配線基板の接合構造を製造する場合には、まず、図２に示すように、両配線形成用導電層２１、２２を有するフィルム基板２および剥離層２４等を剥離層２４を下側にして下金型２７の上面に載置し、上側の配線形成用導電層２１の上面に柱状電極形成用導電層２３を載置する。次に、上金型２５を下降させる。すると、図３に示すように、上金型２５の突起２６により柱状電極形成用導電層２３が打ち抜かれ、その打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等が打ち抜かれ、それらの打ち抜き片２９が下金型２７の貫通孔２８から排出される。これにより、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等に貫通孔５が形成され、且つ、当該貫通孔５内に柱状電極６が埋め込まれる。
【００１６】
この状態では、上金型２５の突起２６の高さが柱状電極形成用導電層２３の厚さとほぼ同じであるので、突起２６の下面が上側の配線形成用導電層２１の上面とほぼ同一面となり、柱状電極６の上面が上側の配線形成用導電層２１の上面とほぼ同一面となる。また、柱状電極形成用導電層２３の厚さが、フィルム基板２、配線形成用導電層２１、２２および剥離層２４等の合計厚さよりもやや厚いので、柱状電極６の下部が剥離層２４の下面側にやや突出される。一方、上金型２５の突起２６の高さが柱状電極形成用導電層２３の厚さよりもやや高い場合には、突起２６の下面が上側の配線形成用導電層２１の貫通孔５内にやや入り込み、柱状電極６の上面が上側の配線形成用導電層２１の上面よりもやや低くなり、柱状電極６の下部の剥離層２４の下面側への突出量がやや大きくなる。
【００１７】
また、この状態では、柱状電極形成用導電層２３の打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等を打ち抜いているので、柱状電極６の下面は適宜に圧力を受け、当該下面の表面粗さにバラツキが生じ、また当該下面側がつぶれることにより柱状電極６の全体の高さにバラツキが生じる。
【００１８】
次に、上金型２５を上昇させ、柱状電極形成用導電層２３を取り出し、また柱状電極６を含むフィルム基板２および剥離層２４等を取り出す。柱状電極形成用導電層２３は、ここで用済みとなる。次に、図４に示すように、柱状電極６を含むフィルム基板２および剥離層２４等を剥離層２４を下側にして下加圧板３１の上面に載置し、上加圧板３２を下降させて加圧する。すると、柱状電極６の剥離層２４の下面から突出された部分が適宜につぶされ、その下面が整面化されて平坦となる。また、このとき、柱状電極６の上面が上側の配線形成用導電層２１の上面とほぼ同一面であっても、上側の配線形成用導電層２１の上面よりもやや低くなっていても、フィルム基板２および剥離層２４等が適宜に且つ均等に押しつぶされることにより、柱状電極６の上面も整面化されて平坦となる。そして、柱状電極６の上下面が整面化されると、柱状電極６の全体の高さが均一になる。また、柱状電極６が高さ方向に対して直交する方向への膨出力を受けて膨出することにより、特に、柱状電極６の上部が両配線形成用導電層２１、２２の貫通孔５の内壁面により一層強く密接される。この場合、特に、剥離層２４は、上下面を整面化される柱状電極６の座屈乃至曲がりを防止するように機能する。
【００１９】
ここで、柱状電極形成用導電層２３の厚さが、フィルム基板２、配線形成用導電層２１、２２および剥離層２４等の合計厚さとほぼ同じである場合には、上加圧板３２による加圧力をより強くすると、フィルム基板２および剥離層２４等がより大きく且つ均等に押しつぶされることにより、柱状電極６の上下面が整面化されるとともに、柱状電極６の高さが均一化される。
【００２０】
次に、上加圧板３２を上昇させ、下加圧板３１上に載置されたものの上下面を反転し、剥離層２４をアクリル系微粘着剤層と共に剥離すると、図５に示すように、フィルム基板２および両配線形成用導電層２１、２２に形成された貫通孔５内に下部を埋め込まれた柱状電極６の上部がフィルム基板２の上面側に突出される。次に、両配線形成用導電層２１、２２をパターニングすると、図６に示すように、両配線３、４が形成される。この後、必要に応じて、図示していないが、柱状電極６および両配線３、４の表面に無電解メッキにより錫、銅、ニッケル、金等からなるメッキ層を形成する。かくして、柱状電極６を備えたフレキシブル配線基板１が得られる。
【００２１】
次に、図７に示すように、柱状電極６を除くフィルム基板２の上面の所定の箇所にポッティング等によりエポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂層１６を形成し、次いで熱硬化性樹脂層１６の硬化温度よりも低い温度と圧力を加えて仮圧着する。この場合、エポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂シートを用いてもよい。そして、この状態では、柱状電極６の上面は熱硬化性樹脂層１６の上面とほぼ同一面となっている。
【００２２】
次に、図１に示すように、半導体チップ１１の接続パッド１３の露出面をフレキシブル配線基板１の柱状電極６の上面上に位置させた状態で、所定の温度と圧力を加えて本圧着を行うことにより、半導体チップ１１の接続パッド１３の露出面をフレキシブル配線基板１の柱状電極６の上面に接合するとともに、半導体チップ１１の絶縁膜１４の下面をフレキシブル配線基板１の上面の所定の箇所に熱硬化性樹脂層１６を介して接着し、半導体チップ１１をフレキシブル配線基板１の上面の所定の箇所に搭載する。かくして、図１に示すフレキシブル配線基板の接合構造が得られる。
【００２３】
このようにして得られたフレキシブル配線基板の接合構造では、半田、銅等からなる柱状電極形成用導電層２３からの打ち抜き片からなる柱状電極６をフィルム基板２および該フィルム基板２の両面に形成された両配線３、４の貫通孔５内に埋め込んでいるので、上述の如く、両配線３、４を柱状電極６を介して導電接続することができ、柱状電極形成用導電層２３からの打ち抜き片からなる柱状電極６にスルーホール導通部を兼用させることができる。この結果、メッキ処理によりスルーホール導通部を形成する場合と比較して、フレキシブル配線基板１のスルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。
【００２４】
また、図３に示すように、柱状電極形成用導電層２３からの打ち抜き片からなる柱状電極６を上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等の貫通孔６内に埋め込み、剥離層２４を剥離して、図５に示すように、柱状電極６の上部をフィルム基板２の上面側に突出させているので、メッキ処理により柱状電極を形成する場合と比較して、フレキシブル配線基板１に柱状電極６を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。そして、図１に示すように、半導体チップ１１の接続パッド１３の露出面をフレキシブル配線基板１の柱状電極６の上面に接合することにより、半導体チップ１１への突起電極の形成を不要とすることができる。
【００２５】
さらに、フレキシブル配線基板１の柱状電極６の上面に半導体チップ１１の接続パッド１３を接合しているので、当該接合が面接触となり、接続抵抗を低くすることができる。また、図３３に示すような高価な異方性導電接着剤１６３を用いていないので、コストを低減することができる。さらに、この場合、フレキシブル配線基板１の上面の所定の箇所に熱硬化性樹脂層１６を仮圧着し、その上に半導体チップ１１を載置して本圧着しているので、図３２に示す従来例の場合と比較して、作業時間を短縮することができる。すなわち、図３２に示す従来例の場合には、半導体チップ１３１をフレキシブル配線基板１１１上に熱圧着により接合した後にポッティング等により封止樹脂層１３４を形成しているので、半導体チップ１３１とフレキシブル配線基板１１１との間への封止樹脂の毛細管現象による進入に時間がかかってしまう。
【００２６】
（第２実施形態）
図８はこの発明の第２実施形態としてのフレキシブル配線基板の接合構造の要部の断面図を示したものである。このフレキシブル配線基板の接合構造では、両面配線構造のフレキシブル配線基板１の上面および下面にＬＳＩ等からなる半導体チップ１１Ａ、１１Ｂが搭載された構造となっている。このうちフレキシブル配線基板１はフィルム基板２を備えている。フィルム基板２の上面および下面には配線３、４が設けられている。両配線３、４の相対応する所定の部分およびその間に介在されたフィルム基板２には貫通孔５が設けられている。貫通孔５内には柱状電極６の中央部が埋め込まれ、柱状電極６の上部および下部はフィルム基板２の上面側および下面側に突出されている（以下、これらの突出部を上側の突出部６ａ、下側の突出部６ｂという。）。柱状電極６は両配線３、４の貫通孔５の内壁面に密接されて両配線３、４と導電接続されている。したがって、柱状電極６の中央部は両配線３、４を導電接続するためのスルーホール導通部を兼ねている。柱状電極６は、複数であって、後述する半導体チップ１１Ａ、１１Ｂの複数の接続パッド１３Ａ、１３Ｂにそれぞれ対応する位置に配置されている。
【００２７】
半導体チップ１１Ａ、１１Ｂはシリコン基板等からなる半導体基板１２Ａ、１２Ｂを備えている。半導体基板１２Ａ、１２Ｂの下面および上面の周辺部には複数の接続パッド１３Ａ、１３Ｂが設けられている。接続パッド１３Ａ、１３Ｂの周辺部を含む半導体基板１２Ａ、１２Ｂの下面全体および上面全体には絶縁膜１４Ａ、１４Ｂが設けられ、接続パッド１３Ａ、１３Ｂの中央部は絶縁膜１４Ａ、１４Ｂに形成された開口部１５Ａ、１５Ｂを介して露出されている。そして、半導体チップ１１Ａ、１１Ｂは、接続パッド１３Ａ、１３Ｂの露出面がフレキシブル配線基板１の柱状電極６の上面および下面に接合された状態で、絶縁膜１４Ａ、１４Ｂの下面および上面がフレキシブル配線基板１の上面および下面の各所定の箇所に熱硬化性樹脂層１６Ａ、１６Ｂを介して接着されていることにより、フレキシブル配線基板１の上面および下面の各所定の箇所に搭載されている。
【００２８】
次に、このフレキシブル配線基板の接合構造の製造方法の一例について説明する。まず、図９に示すように、ポリイミド、アラミド、液晶ポリマー等からなるフィルム基板２の上面および下面に銅箔等からなる配線形成用導電層２１、２２が積層されたものを用意し、また、半田、銅等からなる柱状電極形成用導電層２３およびＰＥＴ等からなる剥離層２４Ａ、２４Ｂを用意する。この場合、剥離層２４Ａ、２４Ｂは、作業性の向上を図るため、その下面および上面に塗布されたアクリル系微粘着剤層（図示せず）を介して配線形成用導電層２１、２２の上面および下面に貼り付けられている。
【００２９】
ここで、上記各材料の厚さの一例について説明する。フィルム基板２の厚さは２５μｍ、配線形成用導電層２１、２２の厚さは１２μｍ、剥離層２４Ａ、２４Ｂの厚さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍである。柱状電極形成用導電層２３の厚さは、フィルム基板２、配線形成用導電層２１、２２、剥離層２４Ａ、２４Ｂおよびアクリル系微粘着剤層の合計厚さ１６３μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明する。）。この場合、剥離層２４Ａ、２４Ｂの厚さは、図８に示す柱状電極６の上側の突出部６ａおよび下側の突出部６ｂの高さに対応するものである。したがって、剥離層２４Ａ、２４Ｂの厚さを５０μｍよりもさらに厚くし、且つ、これに対応して柱状電極形成用導電層２３の厚さもさらに厚くすると、図８に示す柱状電極６の上側の突出部６ａおよび下側の突出部６ｂの高さをさらに高くすることができる。
【００３０】
一方、この場合の製造方法では、図９に示すように、打ち抜き用の上金型２５および下金型２７を用いる。上金型２５の下面および下金型２７には、図８に示す柱状電極６に対応する位置に突起２６および貫通孔２８が設けられている。この場合、上金型２５の突起２６の高さは柱状電極形成用導電層２３の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。したがって、図８に示す柱状電極６の上側の突出部６ａおよび下側の突出部６ｂの高さをさらに高くする場合には、それに応じて柱状電極形成用導電層２３の厚さもさらに厚くなるので、上金型２５としてその突起２６の高さがさらに高いものを用いることになる。
【００３１】
さて、図８に示すフレキシブル配線基板の接合構造を製造する場合には、まず、図９に示すように、両配線形成用導電層２１、２２を有するフィルム基板２および剥離層２４Ａ、２４Ｂ等を剥離層２４Ｂを下側にして下金型２７の上面に載置し、上側の剥離層２４Ａの上面に柱状電極形成用導電層２３を載置する。次に、上金型２５を下降させる。すると、図１０に示すように、上金型２５の突起２６により柱状電極形成用導電層２３が打ち抜かれ、その打ち抜き片からなる柱状電極６により上側の剥離層２４Ａ、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および下側の剥離層２４Ｂ等が打ち抜かれ、それらの打ち抜き片２９が下金型２７の貫通孔２８から排出される。これにより、上側の剥離層２４Ａ、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および下側の剥離層２４Ｂ等に貫通孔５が形成され、且つ、当該貫通孔５内には柱状電極６が埋め込まれる。
【００３２】
この状態では、上金型２５の突起２６の高さが柱状電極形成用導電層２３の厚さとほぼ同じであるので、突起２６の下面が上側の剥離層２４Ａの上面とほぼ同一面となり、柱状電極６の上面が上側の剥離層２４Ａの上面とほぼ同一面となる。また、柱状電極形成用導電層２３の厚さが、フィルム基板２、配線形成用導電層２１、２２および剥離層２４Ａ、２４Ｂ等の合計厚さよりもやや厚いので、柱状電極６の下部が下側の剥離層２４Ｂの下面側にやや突出される。
【００３３】
また、この状態では、柱状電極形成用導電層２３の打ち抜き片からなる柱状電極６により上側の剥離層２４Ａ、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および下側の剥離層２４Ｂ等を打ち抜いているので、柱状電極６の下面は適宜に圧力を受け、当該下面の表面粗さにバラツキが生じ、また当該下面側がつぶれることにより柱状電極６の全体の高さにバラツキが生じる。
【００３４】
次に、上金型２５を上昇させ、柱状電極形成用導電層２３を取り出し、また柱状電極６を含むフィルム基板２および剥離層２４Ａ、２４Ｂ等を取り出す。柱状電極形成用導電層２３は、ここで用済みとなる。次に、図１１に示すように、柱状電極６を含むフィルム基板２および剥離層２４Ａ、２４Ｂ等を剥離層２４Ｂを下側にして下加圧板３１の上面に載置し、上加圧板３２を下降させて加圧する。すると、柱状電極６の下側の剥離層２４Ｂの下面から突出された部分が適宜につぶされ、その下面が整面化されて平坦となる。また、このとき、フィルム基板２および剥離層２４Ａ、２４Ｂ等が適宜に且つ均等に押しつぶされることにより、柱状電極６の上面も整面化されて平坦となる。そして、柱状電極６の上下面が整面化されると、柱状電極６の全体の高さが均一になる。また、柱状電極６が高さ方向に対して直交する方向への膨出力を受けて膨出することにより、特に、柱状電極６の中央部が両配線形成用導電層２１、２２の貫通孔５の内壁面により一層強く密接される。この場合、特に、剥離層２４Ａ、２４Ｂは、上下面を整面化される柱状電極６の座屈乃至曲がりを防止するように機能する。
【００３５】
次に、上加圧板３２を上昇させ、下加圧板３１上に載置されたものから剥離層２４Ａ、２４Ｂをアクリル系微粘着剤層と共に剥離すると、図１２に示すように、フィルム基板２および両配線形成用導電層２１、２２に形成された貫通孔５内に中央部を埋め込まれた柱状電極６の上部および下部がフィルム基板２の上面側および下面側に突出される。次に、両配線形成用導電層２１、２２をパターニングすると、図１３に示すように、両配線３、４が形成される。この後、必要に応じて、図示していないが、柱状電極６および両配線３、４の表面に無電解メッキによりすず、銅、ニッケル、金等からなるメッキ層を形成する。かくして、柱状電極６を備えたフレキシブル配線基板１が得られる。
【００３６】
次に、図１４に示すように、柱状電極６を除くフィルム基板２の上面および下面の各所定の箇所にポッティング等によりエポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂層１６Ａ、１６Ｂを形成し、次いで熱硬化性樹脂層１６Ａ、１６Ｂの硬化温度よりも低い温度と圧力を加えて仮圧着する。この場合、エポキシ系樹脂やポリウレタン系樹脂等からなる熱硬化性樹脂シートを用いてもよい。そして、この状態では、柱状電極６の上面および下面は熱硬化性樹脂層１６Ａ、１６Ｂの上面および下面とほぼ同一面となっている。
【００３７】
次に、図８に示すように、半導体チップ１１Ａ、１１Ｂの接続パッド１３Ａ、１３Ｂの露出面をフレキシブル配線基板１の柱状電極６の上面上および下面上に位置させた状態で、所定の温度と圧力を加えて本圧着を行うことにより、半導体チップ１１Ａ、１１Ｂの接続パッド１３Ａ、１３Ｂの露出面をフレキシブル配線基板１の柱状電極６の上面および下面に接合するとともに、絶縁膜１４Ａ、１４Ｂの下面および上面を熱硬化性樹脂層１６Ａ、１６Ｂを介してフレキシブル配線基板１の上面および下面の各所定の箇所に接着し、半導体チップ１１Ａ、１１Ｂをフレキシブル配線基板１の上面および下面の各所定の箇所に搭載する。かくして、図８に示すフレキシブル配線基板の接合構造が得られる。
【００３８】
このようにして得られたフレキシブル配線基板の接合構造でも、上記第１実施形態の場合と同様に、フレキシブル配線基板１のスルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができ、またフレキシブル配線基板１に柱状電極６を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができ、これにより、半導体チップ１１Ａ、１１Ｂへの柱状電極の形成を不要とすることができ、さらにフレキシブル配線基板１の柱状電極６と半導体チップ１１の接続パッド１３とを低コストで接合することができるとともにその間の接続抵抗を低くすることができる。その上、この第２実施形態では、フレキシブル配線基板１の上下面に半導体チップ１１Ａ、１１Ｂを搭載しているので、より一層の高密度化を図ることができる。
【００３９】
なお、上記第２実施形態において、上側の剥離層２４Ａの厚さと下側の剥離層２４Ｂの厚さとを異ならせ、柱状電極６の上側の突出部６ａの高さと下側の突出部６ｂの高さとを異ならせるようにしてもよい。また、半導体チップ１１Ａの接続パッド１３Ａの数と半導体チップ１１Ｂの接続パッド１３Ｂの数とが異なる場合には、複数の柱状電極６のうち少なくとも一部をフレキシブル配線基板１の両側に突出させるようにしてもよい。
【００４０】
（第３、第４実施形態）
上記第１および第２実施形態では、フレキシブル配線基板１として両面配線構造のものを用いた場合について説明したが、これに限定されるものではない。例えば、図１５および図１６にそれぞれ示すこの発明の第３および第４実施形態のように、フレキシブル配線基板１として下面（または上面）に配線４を有する片面配線構造のものを用いるようにしてもよい。
【００４１】
（第５実施形態）
例えば上記第１実施形態では、半導体チップ１１として柱状電極を有しないものを用いた場合について説明したが、これに限定されるものではない。例えば、図１７に示すこの発明の第５実施形態のように、半導体チップ１１として接続パッド１３下に突起電極４１を有するものを用い、半導体チップ１１の突起電極４１の下面をフレキシブル配線基板１の柱状電極６の上面に接合するようにしてもよい。
【００４２】
（第６実施形態）
例えば上記第１実施形態では、柱状電極６にスルーホール導通部を兼ねさせた場合について説明したが、突起電極６を形成しない箇所においてスルーホール導通部を必要とする場合には、図１８に示すこの発明の第６実施形態のようにしてもよい。すなわち、このフレキシブル配線基板１では、フィルム基板２の上面および下面に配線３、４が設けられ、両配線３、４の相対応する第１の所定の部分およびその間に介在されたフィルム基板２に第１の貫通孔５が設けられ、第１の貫通孔５内に柱状電極６の下部が埋め込まれ、柱状電極６の上部がフィルム基板２の上面側に突出され、両配線３、４の相対応する第２の所定の部分およびその間に介在されたフィルム基板２に第２の貫通孔４２が設けられ、第２の貫通孔４２内に柱状のスルーホール導通部４３が埋め込まれた構造となっている。
【００４３】
次に、このフレキシブル配線基板１の製造方法の一例について説明する。まず、図１９に示すように、ポリイミド、アラミド、液晶ポリマー等からなるフィルム基板２の上面および下面に銅箔等からなる配線形成用導電層２１、２２が積層されたものを用意し、また半田、銅等からなる柱状電極形成用導電層２３、スルーホール導通部形成用導電層４４およびＰＥＴ等からなる剥離層２４を用意する。このうち剥離層２４は、作業性の向上を図るため、その上面に塗布されたアクリル系微粘着剤層（図示せず）を介して下側の配線形成用導電層２２の下面の柱状電極形成領域に貼り付けられている。
【００４４】
ここで、上記各材料の厚さの一例について説明する。フィルム基板２の厚さは２５μｍ、配線形成用導電層２１、２２の厚さは１２μｍ、剥離層２４の厚さは５０μｍ、アクリル系微粘着剤層の厚さは７μｍである。柱状電極形成用導電層２３の厚さは、フィルム基板２、配線形成用導電層２１、２２、剥離層２４およびアクリル系微粘着剤層の合計厚さ１０６μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明する。）。スルーホール導通部形成用導電層４４の厚さは、フィルム基板２および配線形成用導電層２１、２２の合計厚さ４９μｍとほぼ同じかそれよりもやや例えば１〜１０μｍ程度厚くなっている（以下、やや厚い場合について説明する。）。
【００４５】
一方、この場合の製造方法では、図１９に示すように、打ち抜き用の上金型２５および下金型２７を用いる。上金型２５の下面および下金型２７には、図１８に示す柱状電極６に対応する位置に第１の突起２６および第１の貫通孔２８が設けられ、図１８に示すスルーホール導通部４３に対応する位置に第２の突起４５および第２の貫通孔４６が設けられている。この場合、上金型２５の第１の突起２６の高さは柱状電極形成用導電層２３の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。上金型２５の第２の突起４５の高さはスルーホール導通部形成用導電層４４の厚さとほぼ同じであるが、それよりもやや高くなるようにしてもよい。第１の突起２６の下面と第２の突起４５の下面とは同一面となっている。下金型２７の上面の柱状電極形成領域に対応する部分には凹部４７が設けられている。凹部４７の深さは、剥離層２４およびアクリル系微粘着剤層の合計厚さとほぼ同じとなっている。
【００４６】
さて、図１８に示すフレキシブル配線基板１を製造する場合には、まず、図１９に示すように、剥離層２４を下金型２７の凹部２４内に配置して両配線形成用導電層２１、２２を有するフィルム基板２を下金型２７の上面に載置し、上側の配線形成用導電層２１の上面の柱状電極形成領域に対応する部分に柱状電極形成用導電層２３を載置し、上側の配線形成用導電層２１の上面のスルーホール導通部形成領域に対応する部分にスルーホール導通部形成用導電層４４を載置する。
【００４７】
次に、上金型２５を下降させる。すると、図２０に示すように、上金型２５の第１の突起２６により柱状電極形成用導電層２３が打ち抜かれ、その打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等が打ち抜かれ、それらの打ち抜き片２９が下金型２７の貫通孔２８から排出される。これにより、上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等に第１の貫通孔５が形成され、且つ、当該貫通孔５内に柱状電極６が埋め込まれる。
【００４８】
また、上金型２５の第２の突起４５によりスルーホール導通部形成用導電層４４が打ち抜かれ、その打ち抜き片からなる柱状のスルーホール導通部４３により上側の配線形成用導電層２１、フィルム基板２および下側の配線形成用導電層２２が打ち抜かれ、それらの打ち抜き片４８が下金型２７の貫通孔４６から排出される。これにより、上側の配線形成用導電層２１、フィルム基板２および下側の配線形成用導電層２２に第２の貫通孔４２が形成され、且つ、当該貫通孔４２内にスルーホール導通部４３が埋め込まれる。
【００４９】
次に、上金型２５を上昇させ、柱状電極形成用導電層２３およびスルーホール導通部形成用導電層４４を取り出し、また柱状電極６およびスルーホール導通部４３を含むフィルム基板２および剥離層２４等を取り出す。柱状電極形成用導電層２３およびスルーホール導通部形成用導電層４４は、ここで用済みとなる。次に、図２１に示すように、剥離層２４を下加圧板３１の凹部４９（図２０に示す下金型２７の凹部４７と同じようなもの）内に配置して柱状電極６およびスルーホール導通部４３を含むフィルム基板２を下加圧板３１の上面に載置し、上加圧板３２を下降させて加圧する。すると、柱状電極６の上下面が整面化されるとともに、柱状電極６の高さが均一化される。また、スルーホール導通部４３の上下面が整面化されるとともに、スルーホール導通部４３の高さが均一化される。
【００５０】
次に、上加圧板３２を上昇させ、下加圧板３１上に載置されたものの上下面を反転し、剥離層２４をアクリル系微粘着剤層と共に剥離すると、図２２に示すように、フィルム基板２および両配線形成用導電層２１、２２に形成された第１の貫通孔５内に下部を埋め込まれた柱状電極６の上部がフィルム基板２の上面側に突出される。次に、両配線形成用導電層２１、２２をパターニングすると、図１８に示すように、両配線３、４が形成される。この後、必要に応じて、図示していないが、柱状電極６、スルーホール導通部４３および両配線３、４の表面に無電解メッキにより錫、銅、ニッケル、金等からなるメッキ層を形成する。かくして、柱状電極６およびスルーホール導通部４３を備えたフレキシブル配線基板１が得られる。
【００５１】
（第７実施形態）
図２３はこの発明の第７実施形態としての半導体装置の要部の断面図を示したものである。この半導体装置はＢＧＡ(ball grid array)と呼ばれるもので、下面側に半田ボール５５を有するフレキシブル配線基板５１の上面にＬＳＩ等からなる半導体チップ６１が搭載された構造となっている。このうちフレキシブル配線基板５１はフィルム基板５２を備えている。フィルム基板５２の上面には配線５３が設けられている。配線５３の所定の部分およびそれに対応するフィルム基板５２には貫通孔５４が設けられている。貫通孔５４内には半田ボール５５の基部が埋め込まれ、半田ボール５５のボール状部はフィルム基板５２の下面側に突出されている。半田ボール５５の基部は配線５３の貫通孔５４の内壁面に密接されて配線５３と導電接続されている。
【００５２】
半導体チップ６１はシリコン基板等からなる半導体基板６２を備えている。半導体基板６２の下面周辺部には複数の突起電極６３が設けられている。そして、半導体チップ６１は、突起電極６３の下面がフレキシブル配線基板６１の配線５３の先端パッド部の上面に接合された状態で、半導体基板６２の下面がフレキシブル配線基板６１の上面の所定の箇所に熱硬化性樹脂層６４を介して接着されていることにより、フレキシブル配線基板５１の上面の所定の箇所に搭載されている。
【００５３】
次に、この半導体装置の製造方法の一例について説明する。まず、例えば図２〜図４に示す場合とほぼ同じような工程を経ることにより、図２４に示すものを得る。この状態では、フィルム基板５２の上面に配線形成用導電層７１が設けられ、フィルム基板５２の下面に剥離層７２がアクリル系微粘着剤層（図示せず）を介して貼り付けられ、配線形成用導電層７１、フィルム基板５２および剥離層７２の所定の箇所に貫通孔５４が形成され、貫通孔５４内に柱状電極５５Ａが埋め込まれている。この場合、柱状電極５５Ａは、図２３に示す半田ボール５５を形成するためのものであるので、半田からなる柱状電極形成用導電層から打ち抜かれたものである。また、柱状電極５５Ａの上下面は整面され、柱状電極５５Ａのフィルム基板５２から突出された突出部の高さは均一となっている。
【００５４】
次に、配線形成用導電層７１をパターニングすると、図２５に示すように、配線５３が形成される。この時点で、一応、フレキシブル配線基板５１が得られる。次に、図２６に示すように、フレキシブル配線基板５１の上面の所定の箇所に熱硬化性樹脂層６４を仮圧着する。次に、半導体チップ６１の突起電極６３の下面をフレキシブル配線基板５１の配線５３の先端のパッド部上面上に位置させた状態で、所定の温度と圧力を加えて本圧着を行うことにより、半導体チップ６１の突起電極６３下面をフレキシブル配線基板５１の配線５３の先端のパッド部上面に接合するとともに、半導体チップ６１の下面をフレキシブル配線基板５１の上面の所定の箇所に熱硬化性樹脂層６４を介して接着し、半導体チップ６１をフレキシブル配線基板５１の上面の所定の箇所に搭載する。
【００５５】
次に、剥離層７２をアクリル系微粘着剤層と共に剥離すると、図２７に示すように、フィルム基板５２および配線５３に形成された貫通孔５４内に上部を埋め込まれた柱状電極５５Ａの下部がフィルム基板５２の下面側に突出される。次に、半田からなる柱状電極５３Ａの融点以上の温度下でリフロー（熱処理）すると、図２３に示すように、半田ボール５５が形成される。ここで、半田として、すず６３％、鉛３７％の組成からなる一般的な共晶半田（低融点金属）を用いた場合、その融点は約１８３℃であるので、リフロー温度は２２０〜２３０℃程度とする。かくして、図２２に示す半導体装置が得られる。
【００５６】
このようにして得られた半導体装置では、半田からなる柱状電極形成用導電層からの打ち抜き片からなる柱状電極５５Ａのフィルム基板５２から突出された突出部をリフローによりボール状部としているので、従来の半田ボールを用いる場合と比較して、フレキシブル配線基板５１に半田ボール６６を短い工程で且つ低コストで形成することができる。また、柱状電極５５Ａの上下面を整面して柱状電極５５Ａのフィルム基板５２から突出された突出部の高さを均一にしているので、半田ボール６６の高さを均一にすることができる。
【００５７】
（その他の実施形態）
例えば上記第１実施形態では、図３に示すように、上金型２５の突起２６により柱状電極形成用導電層２３を打ち抜き、その打ち抜き片からなる柱状電極６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等を打ち抜く場合について、つまり打ち抜きを１回行う場合について説明したが、これに限定されるものではない。
【００５８】
例えば、図２８に示すように、両配線形成用導電層２１、２２を有するフィルム基板２および下側の配線形成用導電層２２の下面に貼り付けられた剥離層２４を下金型２７の上面に載置し、上金型２５の突起２６により上側の配線形成用導電層２１、フィルム基板２、下側の配線形成用導電層２２および剥離層２４等を打ち抜き、それらに貫通孔６を形成するとともに、それらの打ち抜き片８１を下金型２７の貫通孔２８から排出する。次に、図２９に示すように、上側の配線形成用導電層２１の上面に柱状電極形成用導電層２３を載置し、上金型２５の突起２６により柱状電極形成用導電層２３を打ち抜き、その打ち抜き片からなる柱状電極６を貫通孔６内に埋め込むようにしてもよい。
【００５９】
また、図３０に示すように、剥離層２４のみを下金型２７の上面に載置し、上金型２５の突起２６により剥離層２４を打ち抜き、それに貫通孔６を形成するとともに、その打ち抜き片８２を下金型２７の貫通孔２８から排出する。次に、図３１に示すように、剥離層２４の上面に両配線形成用導電層２１、２２を有するフィルム基板２を載置し、上金型２５の突起２６により上側の配線形成用導電層２１、フィルム基板２および下側の配線形成用導電層２２を打ち抜き、それらに貫通孔６を形成するとともに、それらの打ち抜き片８３を下金型２７の貫通孔２８から排出する。次に、図２９に示す場合と同様に、上側の配線形成用導電層２１の上面に柱状電極形成用導電層２３を載置し、上金型２５の突起２６により柱状電極形成用導電層２３を打ち抜き、その打ち抜き片からなる柱状電極６を貫通孔６内に埋め込むようにしてもよい。
【００６０】
さらに、上記説明では、フィルム基板に積層された配線形成用導電層を柱状電極の上下面を整面化した後にパターニングする場合について説明したが、これに限らず、フィルム基板に配線を形成したものを当初から用いるようにしてもよい。また、上記説明では、フレキシブル配線基板上に半導体チップを熱硬化性樹脂を介して接着する場合について説明したが、これに限らず、フレキシブル配線基板と半導体チップとの間を封止樹脂で封止するようにしてもよい。また、上記説明では、フレキシブル配線基板上に半導体チップを搭載する場合について説明したが、これに限らず、チップコンデンサ、チップ抵抗等のチップ部品を搭載してもよい。また、例えば図３２を参照して説明すると、フレキシブル配線基板１１１と液晶表示パネル１０１との接合部あるいはフレキシブル配線基板１１１と回路基板１２１との接合部を、例えば図１に示すように、フレキシブル配線基板１に設けた柱状電極６および熱硬化性樹脂層１６を含む接合部としてもよい。
【００６１】
【発明の効果】
以上説明したように、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極をフィルム基板および該フィルム基板の両面に形成された両配線の貫通孔内に埋め込むと、両配線を柱状電極を介して導電接続することができ、すなわち、柱状電極形成用導電層からの打ち抜き片からなる柱状電極にスルーホール導通部を兼用させることができ、この結果、メッキ処理によりスルーホール導通部を形成する場合と比較して、スルーホール導通部を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。
また、この発明によれば、柱状電極形成用導電層からの打ち抜き片からなる柱状電極を導電層を含むフィルム基板および剥離層の貫通孔内に埋め込み、剥離層を剥離して柱状電極の一部をフィルム基板から突出させると、半導体チップへの突起電極の形成を不要とすることができる上、メッキ処理により柱状電極を形成する場合と比較して、フレキシブル配線基板に柱状電極を環境上の問題を伴うことなく短い工程で且つ低コストで形成することができる。この場合、導電層を含むフィルム基板および剥離層の貫通孔内に埋め込まれた柱状電極の上下面を加圧して整面しているのは、柱状電極の上下面を平坦にするとともに、柱状電極のフィルム基板から突出された突出部の高さを均一にするためである。
また、この発明によれば、フレキシブル配線基板の柱状電極の突出端面に半導体チップ等の電子部品の接続端子または該接続端子上に形成された突起電極を接合すると、当該接合が面接触であるので、接続抵抗を低くすることができ、また高価な異方性導電接着剤を用いていないので、コストを低減することができる。
さらに、この発明によれば、低融点金属からなる柱状電極形成用導電層からの打ち抜き片からなる柱状電極のフィルム基板から突出された突出部を熱処理によりボール状部とすると、従来の半田ボールを用いる場合と比較して、フレキシブル配線基板に半田ボール等からなる低融点金属ボールを短い工程で且つ低コストで形成することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図２】図１に示すフレキシブル配線基板の接合構造の製造に際し、当初の工程を示す断面図。
【図３】図２に続く工程を示す断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図６に続く工程を示す断面図。
【図８】この発明の第２実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図９】図８に示すフレキシブル配線基板の接合構造の製造に際し、当初の工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】図１３に続く工程を示す断面図。
【図１５】この発明の第３実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図１６】この発明の第４実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図１７】この発明の第５実施形態としてのフレキシブル配線基板の接合構造の要部を示す断面図。
【図１８】この発明の第５実施形態としてのフレキシブル配線基板の要部を示す断面図。
【図１９】図１８に示すフレキシブル配線基板の製造に際し、当初の工程を示す断面図。
【図２０】図１９に続く工程を示す断面図。
【図２１】図２０に続く工程を示す断面図。
【図２２】図２１に続く工程を示す断面図。
【図２３】この発明の第６実施形態としての半導体装置の要部を示す断面図。
【図２４】図２３に示す半導体装置の製造に際し、所定の工程を示す断面図。
【図２５】図２４に続く工程を示す断面図。
【図２６】図２５に続く工程を示す断面図。
【図２７】図２６に続く工程を示す断面図。
【図２８】図３に示す工程に相当する他の第１の例を説明するために示す断面図。
【図２９】図２８に続く工程を示す断面図。
【図３０】図３に示す工程に相当する他の第２の例を説明するために示す断面図。
【図３１】図３０に続く工程を示す断面図。
【図３２】従来の液晶表示装置の一例の一部の断面図。
【図３３】従来の半導体装置の一例の一部の断面図。
【符号の説明】
１ フレキシブル配線基板
２ フィルム基板
３、４ 配線
５ 貫通孔
６ 柱状電極
１１ 半導体チップ
１２ 半導体基板
１３ 接続パッド
１６ 熱硬化性樹脂層
２１、２２ 配線形成用導電層
２３ 柱状電極形成用導電層
２４ 剥離層
２５ 上金型
２７ 下金型
３１ 下加圧板
３２ 上加圧板
Claims (15)
- 少なくとも一方の面に導電層が形成されたフィルム基板の前記導電層を含む領域、前記フィルム基板の一の面に粘着剤層を介してまたは介さずに積層される剥離層および前記フィルム基板の他の面に積層される柱状電極形成用導電層の各複数の箇所に１回の打ち抜きにより複数の貫通孔を形成し、且つ、前記柱状電極形成用導電層からの打ち抜き片からなる柱状電極を前記導電層を含む前記フィルム基板および該フィルム基板の一の面に積層された前記剥離層の貫通孔内に埋め込む工程と、前記柱状電極形成用導電層を取り除く工程と、前記剥離層を剥離する工程とを有することを特徴とするフレキシブル配線基板の製造方法。
- 請求項１に記載の発明において、前記柱状電極形成用導電層を取り除いた後に前記導電層を含む前記フィルム基板および前記剥離層の貫通孔内に埋め込まれた前記柱状電極の上下面を加圧して整面することを特徴とするフレキシブル配線基板の製造方法。
- 請求項１または２に記載の発明において、前記柱状電極形成用導電層の厚さは、前記導電層を含む前記フィルム基板および前記剥離層の合計厚さと同じかそれよりも厚くなっていることを特徴とするフレキシブル配線基板の製造方法。
- 請求項１に記載の発明において、前記柱状電極形成用導電層は低融点金属からなり、前記柱状電極形成用導電層を取り除いた後に、前記フィルム基板の一の面に形成された前記導電層からなる配線に電子部品の接続端子または該接続端子上に形成された突起電極を接合し、前記剥離層を剥離して前記柱状電極の一部を前記フィルム基板の他の面側に突出させ、前記柱状電極の前記フィルム基板の他の面側に突出された突出部を熱処理によりボール状部とすることを特徴とするフレキシブル配線基板の製造方法。
- 請求項４に記載の発明において、前記柱状電極形成用導電層を取り除いた後であって前記電子部品を接合する前に、前記柱状電極の上下面を加圧して整面することを特徴とするフレキシブル配線基板の製造方法。
- 請求項４または５に記載の発明において、前記接合工程は、前記導電層からなる配線を含む前記フィルム基板の一の面に熱硬化性樹脂層を形成し、その上に前記電子部品を載置し、所定の温度と圧力を加えて行うことを特徴とするフレキシブル配線基板の製造方法。
- 請求項４〜６のいずれかに記載の発明において、前記電子部品は半導体チップであることを特徴とするフレキシブル配線基板の製造方法。
- 少なくとも一方の面に導電層が形成されたフィルム基板の前記導電層を含む領域、前記フィルム基板の一の面に粘着剤層を介してまたは介さずに積層される第１の剥離層、前記フィルム基板の他の面に粘着剤層を介してまたは介さずに積層される第２の剥離層および該第２の剥離層上に積層される柱状電極形成用導電層の各複数の箇所に１回の打ち抜きにより複数の貫通孔を形成し、且つ、前記柱状電極形成用導電層からの打ち抜き片からなる柱状電極を前記第２の剥離層、前記導電層を含む前記フィルム基板および前記第１の剥離層の貫通孔内に埋め込む工程と、前記柱状電極形成用導電層を取り除いた後に前記第２の剥離層、前記導電層を含む前記フィルム基板および前記第１の剥離層の貫通孔内に埋め込まれた前記柱状電極の上下面を加圧して整面する工程と、前記両剥離層を剥離する工程とを有することを特徴とするフレキシブル配線基板の製造方法。
- 請求項８に記載の発明において、前記柱状電極形成用導電層の厚さは、前記導電層を含む前記フィルム基板および前記両剥離層の合計厚さと同じかそれよりも厚くなっていることを特徴とするフレキシブル配線基板の製造方法。
- 請求項８または９に記載の発明において、前記第１の剥離層の厚さと前記第２の剥離層の厚さとは同じであることを特徴とするフレキシブル配線基板の製造方法。
- 請求項８または９に記載の発明において、前記第１の剥離層の厚さと前記第２の剥離層の厚さとは異なることを特徴とするフレキシブル配線基板の製造方法。
- 請求項１〜１１のいずれかに記載の発明において、前記フィルム基板をそのいずれか一方の面に形成された前記導電層と共に打ち抜くことを特徴とするフレキシブル配線基板の製造方法。
- 請求項１〜３および８〜１１のいずれかに記載の発明において、前記フィルム基板をその両面に形成された前記導電層と共に打ち抜くことを特徴とするフレキシブル配線基板の製造方法。
- 請求項１３に記載の発明において、前記両導電層の相対応する所定の部分およびその間の前記フィルム基板に前記１回の打ち抜きにより前記貫通孔とは別の貫通孔を形成するとともに、前記両導電層の前記別の貫通孔形成領域に対応する部分上に積層されたスルーホール導通部形成用導電層からの打ち抜き片からなる柱状のスルーホール導通部を前記別の貫通孔内に埋め込むことを特徴とするフレキシブル配線基板の製造方法。
- 請求項１４に記載の発明において、前記スルーホール導通部形成用導電層の厚さは、前記フィルム基板および前記両導電層の合計厚さと同じかそれよりも厚くなっていることを特徴とするフレキシブル配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106671A JP3897278B2 (ja) | 2001-04-05 | 2001-04-05 | フレキシブル配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106671A JP3897278B2 (ja) | 2001-04-05 | 2001-04-05 | フレキシブル配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305361A JP2002305361A (ja) | 2002-10-18 |
| JP3897278B2 true JP3897278B2 (ja) | 2007-03-22 |
Family
ID=18959131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001106671A Expired - Fee Related JP3897278B2 (ja) | 2001-04-05 | 2001-04-05 | フレキシブル配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3897278B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4217090B2 (ja) | 2003-03-20 | 2009-01-28 | 株式会社 日立ディスプレイズ | 表示装置 |
| WO2008050448A1 (fr) * | 2006-10-27 | 2008-05-02 | Asahi Denka Kenkyusho Co., Ltd. | Structure de connexion électrique |
| JP2008153359A (ja) * | 2006-12-15 | 2008-07-03 | Sharp Corp | 半導体装置および半導体装置の製造方法 |
| JP4952365B2 (ja) * | 2007-05-07 | 2012-06-13 | 富士通株式会社 | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 |
| JP2009064908A (ja) * | 2007-09-05 | 2009-03-26 | Ibiden Co Ltd | 配線基板およびその製造方法 |
| US11895776B2 (en) * | 2018-09-25 | 2024-02-06 | Hitachi Metals, Ltd. | Flexible printed wiring board, joined body, pressure sensor and mass flow controller |
| CN113241352B (zh) * | 2021-05-19 | 2024-03-15 | 中国科学院长春光学精密机械与物理研究所 | 图像传感器封装用可打线的柔性电路板及其制备工艺 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3352705B2 (ja) * | 1991-06-07 | 2002-12-03 | 日東電工株式会社 | 異方導電性接着フィルムを用いた実装構造 |
| JPH05109825A (ja) * | 1991-10-19 | 1993-04-30 | Nec Corp | 半導体装置 |
| JPH07161866A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | Ｌｓｉチップキャリア構造 |
| JP3250988B2 (ja) * | 1998-10-23 | 2002-01-28 | 株式会社鈴木 | フィルド・ビアを有する樹脂シートの製造方法 |
| JP2000332369A (ja) * | 1999-05-25 | 2000-11-30 | Mitsui Mining & Smelting Co Ltd | プリント回路板及びその製造方法 |
| JP2001035886A (ja) * | 1999-07-23 | 2001-02-09 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002028999A (ja) * | 2000-05-11 | 2002-01-29 | Mitsui Chemicals Inc | ガスバリアフィルム積層体 |
| JP3851513B2 (ja) * | 2001-03-27 | 2006-11-29 | 株式会社鈴木 | 配線基板の製造方法 |
| JP2002289744A (ja) * | 2001-03-28 | 2002-10-04 | Suzuki Co Ltd | 半導体パッケージ及びその製造方法並びに半導体装置及びその製造方法 |
-
2001
- 2001-04-05 JP JP2001106671A patent/JP3897278B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002305361A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4716038B2 (ja) | 電子部品及びその製造方法 | |
| JPH11340359A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2008226945A (ja) | 半導体装置およびその製造方法 | |
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP2007110010A (ja) | フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法 | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| JP3847693B2 (ja) | 半導体装置の製造方法 | |
| JP3897278B2 (ja) | フレキシブル配線基板の製造方法 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| CN111081673A (zh) | 一种封装结构及其制作方法、封装模块及计算机设备 | |
| JP2001257437A (ja) | 電子回路基板及びその製造方法 | |
| JP4123321B2 (ja) | 配線基板の接合方法 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4359067B2 (ja) | スパイラルコンタクタおよびその製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| US11540396B2 (en) | Circuit board structure and manufacturing method thereof | |
| JP2007096182A (ja) | プリント配線板、その製造方法、およびプリント配線板を内蔵した電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060213 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |