JP2009064908A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2009064908A
JP2009064908A JP2007230443A JP2007230443A JP2009064908A JP 2009064908 A JP2009064908 A JP 2009064908A JP 2007230443 A JP2007230443 A JP 2007230443A JP 2007230443 A JP2007230443 A JP 2007230443A JP 2009064908 A JP2009064908 A JP 2009064908A
Authority
JP
Japan
Prior art keywords
post
hole
hole conductor
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007230443A
Other languages
English (en)
Inventor
Toshihiro Nomura
敏弘 野村
Hiroshi Segawa
博史 瀬川
Yoshifumi Miyazawa
美文 宮澤
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Octec Inc
Original Assignee
Ibiden Co Ltd
Octec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd, Octec Inc filed Critical Ibiden Co Ltd
Priority to JP2007230443A priority Critical patent/JP2009064908A/ja
Priority to PCT/JP2007/072026 priority patent/WO2009031251A1/ja
Priority to TW096144132A priority patent/TW200913204A/zh
Priority to US12/205,453 priority patent/US20090120677A1/en
Publication of JP2009064908A publication Critical patent/JP2009064908A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10242Metallic cylinders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10295Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303Pin-in-hole mounted pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1059Connections made by press-fit insertion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/033Punching metal foil, e.g. solder foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】繰り返し作動しても、低い接続抵抗と高い熱伝導度を保ち、耐久性の高い配線基板を提供する。
【解決手段】電子部品を実装するための配線基板10であって、複数のスルーホール3を有する基板11と、スルーホール3の内壁に形成されるスルーホール導体4と、基板11の少なくとも片面上に形成されスルーホール導体4に電気的に接続する配線2と、スルーホール導体4で囲まれる内部空間にその一方の端部5aが挿入されて当該スルーホール導体4と接触して電気的に接続し、その他方の端5bが基板表面から突出する柱状の導体で形成される金属ポスト5と、を備える。好ましくは、複数の金属ポスト5について、基板11の表面から突出するポストの他方の端5bが同一平面に位置することを特徴とする。
【選択図】図1

Description

本発明は、ICなどの電子部品を実装するための、配線基板およびその製造方法に関する。より詳しくは、特に実効誘電率が低いLowK半導体、スイッチング素子、パワー系半導体素子などを実装する配線基板に関する。
半導体素子などの電子部品を実装する配線基板は、繰り返し動作や繰り返し温度変動に耐えて、電気的接続および絶縁と、部品の支持を安定して保つことが要求される。特に、スイッチング電源や、IGBT(絶縁ゲート型バイポーラトランジスタ)などのパワー半導体素子を含む半導体モジュールなどの大電力を扱う回路では、高い放熱特性と繰り返し熱サイクルに耐えることが必要である。また、装置の小型化に伴って、発生するノイズを低減し、ノイズによる誤動作を防止することが求められる。
例えば、特許文献1は、スイッチ素子のスイッチングによって生じるノイズの制御ICへの影響を回避し、スイッチング電源装置の小型化・薄型化を図る技術を提案している。特許文献1の技術は、パワー半導体素子の裏面電極を絶縁基板の導体パターンに接続固定し、絶縁基板に対向する位置に配置される配線基板の絶縁基板に対向する面に形成された配線パターンとパワー半導体素子の上面電極とを導電性ポストによって接続する。従来の半導体実装基板としては、両面基板に貫通穴を開けておき、銅ポストを挿入して、銅ポストと両面基板の導体とを導電性接着剤を用いて電気的な接続を行っていた。
特開2004−228403号公報
しかしながら、前述の構造では次の問題がある。両面基板の導体と貫通孔に挿入された銅ポストとが導電性接着剤を介して、電気的に導通しているために、導電性接着剤と銅ポストおよび基板の導体との熱膨張係数の違いにより温度、湿度などの変化に対して、銅ポストと導電性樹脂との剥離、導電性樹脂のクラックの発生など、長期的な電気的接続の信頼性が低い。また、異種材料どうし、すなわち樹脂と金属との接合なので、接続抵抗が高く、熱伝導度が小さい。
本発明は、上記事情に鑑みてなされたものであり、繰り返し作動しても、低い接続抵抗と高い熱伝導度を保ち、耐久性の高い配線基板を提供することを目的とする。
本発明の第1の観点に係る配線基板は、電子部品を実装するための配線基板であって、複数のスルーホールを有する基板と、該スルーホールの内壁に形成されるスルーホール導体と、前記基板の少なくとも片面上に形成され、前記スルーホール導体に電気的に接続する外部導体と、前記スルーホールのスルーホール導体で囲まれる内部空間にその一方の端部が挿入されて当該スルーホール導体と接触して電気的に接続し、その他方の端が前記基板表面から突出する柱状の導体で形成されるポストと、を備えることを特徴とする。
好ましくは、複数の前記ポストについて、前記ポストの前記基板の表面から突出する他方の端が同一平面に位置することを特徴とする。
好ましくは、前記スルーホール導体と、前記ポストの前記内部空間に挿入される一方の端部とが面接触することを特徴とする。
前記スルーホールの前記内部空間に挿入される前記ポストの一方の端部は、その端面が前記内部空間内に位置するとともに、導電性接着剤を介して前記基板に接合してもよい。
好ましくは、前記ポストと該ポストが接触する前記スルーホール導体とのすきまに、はんだが介在することを特徴とする。
好ましくは、前記ポストと前記スルーホール導体が、同じ種類の金属を主成分とする導体で形成されることを特徴とする。
さらに、前記ポストは、前記内部空間に位置する該ポストの端面にバリを有するよう構成してもよい。
好ましくは、前記スルーホール導体の内部空間の径をa、前記ポストの外径をb、前記スルーホールの内径をcとして、a<b<cの関係を満たすことを特徴とする。
本発明の第2の観点に係る配線基板の製造方法は、基板に形成された貫通孔の内壁のスルーホール導体を形成するスルーホール形成工程と、導電性を有する母材から打ち抜き加工によって、該母材に結合した状態で柱状の突出部を形成する突出部形成工程と、前記突出部と前記基板の前記スルーホール導体の内部空間を位置合わせする位置決め工程と、前記突出部を前記母材から打ち抜いて柱状のポストを形成すると同時に、該ポストを前記位置合わせした前記スルーホール導体の内部空間に圧入するポスト形成工程と、前記スルーホール導体の内部空間に圧入した前記ポストの端部を該スルーホール導体にはんだ接合する接合工程と、を備えることを特徴とする。
好ましくは、前記ポスト形成工程ののち、前記基板の表面から突出する前記ポストの端部を同一平面上の位置にそろえる高さ合わせ工程を備える。
好ましくは、前記スルーホール形成工程は、前記基板に形成する前記スルーホール導体をメッキで形成する。
好ましくは、前記スルーホール形成工程は、前記スルーホール導体の内部空間の径を前記ポストの外径より小さくまたはほぼ同じに形成することを特徴とする。
前記ポスト形成工程は、前記母材から前記ポストを打ち抜くために、前記突出部を形成するパンチの径と同一の径のパンチを用いてもよい。
または、前記ポスト形成工程は、前記母材から前記ポストを打ち抜くために、前記突出部を形成するパンチの径よりも小さい径のパンチを用いてもよい。
本発明の配線基板によれば、配線基板の電気的導通信頼性と熱伝導性のヒートサイクル耐久性が向上する。
本発明の実施の形態に係る配線基板およびその製造方法について図面を参照して説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。また、各図は理解を容易にするため各部の大きさが適当に変更されていて、実際の大きさの比率とは異っている。
図1は、本発明の実施の形態に係る配線基板の断面図である。図2は、図1の配線基板を用いて、半導体チップを実装した電子回路パッケージの構成例を示す断面図である。図3は、図2に示す電子回路パッケージの平面図である。図2に模式的に示すように、電子回路パッケージ100において、配線基板10の金属ポスト5に半導体チップ20がはんだ付けされる。半導体チップ20は、配線基板10と反対側で、金属ポスト21を介して電源および接地の導体31に接続する。電源および接地の導体31を支える基板30と配線基板10は、支柱40で保持されている。
図2および図3に示すように、複数の半導体チップ20が配線基板10に接続される。半導体チップ20は、主に、電源および接地の導体31側から電力が供給される。配線基板10は、半導体チップ20の間を電気的に接続して回路を構成する。図1は、配線基板10について図3のX−X線断面図になっている。ここで、半導体チップは、例えば、IGBT素子、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のパワー半導体素子が該当する。半導体素子の1つの電極に、複数の金属ポスト5が接続していてもよい。半導体素子の電極としては、例えば、エミッタ電極やコレクタ電極(グランドと接続している電極)がある。
図1に示すように、配線基板10は、スルーホール3に金属ポスト5が植え込まれた(インプラントされた)構造である。配線基板10は、基材1の両面に導体、例えば銅箔から構成される配線2が形成されている。基材1と配線2を便宜上、基板11とする。基板11を貫通するスルーホール3の側壁に導体4、例えば銅の膜が形成されている。導体4(以下、スルーホール導体4ともいう)は、配線2の上を覆って配線2に電気的に接続している。スルーホール3に金属ポスト5が挿入されていて、導体4と金属ポスト5は直に接触して電気的に接続している。金属ポスト5の一方の端面5aは、スルーホール導体4の内部にあり、他方の端面5bは配線基板10から突出している。配線基板10の表面にソルダレジスト7が形成されており、スルーホール導体4内にある金属ポスト5の端面5aの上に、金属ポスト5とその周囲の導体4を接続するようにはんだ6が形成されている。
金属ポスト5は柱状であって、断面はスルーホール導体4の内部空間の断面の形状と同じである。スルーホール導体4(の内部空間)の断面が円形の場合、金属ポスト5も断面が円形の円柱状である。金属ポスト5とスルーホール導体4はしまり嵌めになっていて、金属ポスト5とスルーホール導体4は面接触している。金属ポスト5とスルーホール導体4の間に部分的に隙間があっても、はんだ6が隙間を充填するように入り込んでいる。金属ポスト5の配線基板10から突出している端面5bの外周部は、面取り(R加工)されていることが好ましい(図1の部分拡大図参照)。
金属ポスト5とスルーホール導体4は面接触し、隙間があってもはんだ6が充填されるので、接続抵抗が小さい。特に、両者が同じ種類の金属を主成分とする導体で構成される場合は、極めて抵抗が小さい。また、金属ポスト5とスルーホール導体4の間は、金属どうしの面接触で熱伝導度が高い。
図2に示すように、金属ポスト5の配線基板10から突出している端面5bに、半導体チップ20が接続される。少なくとも1つの半導体チップ20に接合する複数の金属ポスト5について、その端面5bは同一平面上にある。半導体チップ20と配線基板10の配線2(銅箔)は、金属ポスト5およびスルーホール導体4を経由して電気的に接続される。その結果、半導体チップ20と配線2との間の電気抵抗と熱抵抗は極めて小さい。また、金属ポスト5とスルーホール導体4は金属どうしの面接触なので、ヒートサイクル等に関して安定している。
通常、半導体チップ20と配線基板10の熱膨張係数は異なる。また、金属ポスト5とスルーホール導体4の熱伝導度が高くても、半導体チップ20と配線基板10には温度勾配が生じる。そのため、温度によって、半導体チップ20と配線基板10の熱膨張歪みに差ができることになる。半導体チップ20と配線基板10をつなぐ金属ポスト5は、ある高さを有する金属で形成されているので、金属ポスト5が変形して歪みの差を吸収し、半導体チップ20および配線基板10にかかる熱応力を緩和する。
このように、本実施の形態の配線基板10は、金属ポスト5とスルーホール導体4がしまり嵌めになっていて、金属ポスト5とスルーホール導体4が面接触し、その間の電気抵抗および熱抵抗が小さく、ヒートサイクル等に関して安定である。その結果、スルーホール導体4と金属ポスト5との電気的導通信頼性が長期にわたって保たれる。また、スルーホール導体4内にある金属ポスト5の端面5aにはんだを塗布するので、スルーホール導体4からの金属ポスト5の離脱が防止される。
また、金属ポスト5の配線基板10から突出している端面5bが同一平面にあり、半導体チップ20の端子は同一条件ではんだ付けされる。その結果、電気的導通と熱伝導の効率が高い。さらに、スルーホール導体4と金属ポスト5との同種材料同士の接続により、接続抵抗が小さくなる。
金属ポスト5の半導体チップ20側の端面5bは、半導体チップ20の電極面に対して平行であって、各金属ポスト5の端面5bは同一平面上であることが望ましい。金属ポスト5と半導体チップ20の電極が金属接続しやすいからである。
半導体チップ20と金属ポスト5をはんだで接続する場合は、各金属ポスト5の半導体チップ20側の端面5bは、半導体チップ20の電極面に対して、同一平面上でなくてもよい。金属ポスト5の間で、金属ポスト5と電極間の距離に差が生じても、はんだが充填されて電気的に導通できるからである。
金属ポスト5の半導体チップ20側の端面5bの外周部は、面取り(R加工)されていることが好ましい(図1参照)。
次に、上記構成を有する配線基板10の製造方法について図面を参照して説明する。なお、以下に記載する製造方法は一例であって、同様の結果物が得られるのであればこれに限られない。図4A乃至図4Fは、配線基板10の製造工程を説明する図である。
まず、金属ポスト5を形成するための母材8を用意する。母材8は例えば、銅または銅を主成分とする合金である。母材8から金属ポスト5を打ち抜き加工で形成する。図4Aに示すように、母材8をパンチ50とダイ60の間に挟み、パンチ50をダイ60に向かって、母材8に押し込む。図4Bに示すように、完全に打ち抜き加工せずに、打ち抜かれた突出部8aが母材8に連結した状態で、一旦打ち抜き加工を停止する。
別に、基材1を用意する。基材1は、例えば200μmの厚さを有するガラスエポキシ樹脂の基板を用いる。基材1の表面に銅箔を貼り付け、フォトエッチング等でパターニングして配線2を形成する。そして、金属ポスト5を植え込む位置にスルーホール3となる孔を開ける。めっきを施す部分以外に、フォトリソグラフィなどでめっきマスクを形成し、銅めっきでスルーホール3内の側壁に導体4(スルーホール導体4)を形成する。銅めっきがスルーホール3周辺の配線2の上を覆うようにして、スルーホール導体4と配線2を電気的に接続させる。
スルーホール3の導体4はその内径(内部空間の径)が、母材8に形成された突出部8aがしまり嵌めになる公差となるように形成する。すなわち、スルーホール導体4の内径(内部空間の径)をa、金属ポスト5の外径をb、スルーホール3の孔径(スルーホール導体4の外径)をcとして、少なくともa<b<cの関係を満たすように構成する(図4C参照)。金属ポスト5の外径bが、スルーホール導体4の内径a以下であれば、中間嵌めまたはゆるみ嵌めとなる。金属ポスト5の外径bが、スルーホール3の孔径(スルーホール導体4の外径)cよりも大きければ、金属ポスト5を圧入するときにスルーホール導体4が削られて、金属ポスト5とスルーホール導体4が面接触することがないからである。従って、スルーホール導体4の厚さは、金属ポスト5の外径bに対して、しまり嵌めの公差よりも大きくする。
図4Cに示すように、スルーホール導体4が形成された基板11を、ダイ60の孔部61にスルーホール導体4の内部空間が一致するように、ダイ60の上に載置する。その上に、スルーホール導体4の位置に突出部8aが一致するように、母材8をセットする。再び、パンチ50を突出部8aを形成したところに押し込んで、突出部8aを打ち抜くと同時に、打ち抜いた金属ポスト5をスルーホール3に圧入する。
図4Dは、金属ポスト5を打ち抜いて、スルーホール3に圧入した様子を示す断面図である。図4Dに示すように、打ち抜かれた金属ポスト5は、その端面5aがスルーホール3内に留まるように圧入される。このときのダイ60は、図4Aまたは図4Bに示す打ち抜きのときに用いるダイ60に比較して、孔61の径を少し大きくしてもよい。最終的に金属ポスト5を母材8から切断するときは、スルーホール導体4がダイの役割をになう。
金属ポスト5を圧入した基板11の表面に、はんだ6を付着させない部分にソルダレジスト7を形成する。ソルダレジスト7のパターンはフォトリソグラフィなどで形成する。図4Eは、金属ポスト5の端面5bをそろえる工程を説明する断面図である。ソルダレジスト7を形成した基板11を頑丈で平らな定盤51の上にセットし、基板11から突出している金属ポスト5を平らな治具62で押し込みながら、その端面5bを同一平面にそろえる。ソルダレジスト形成と金属ポスト5の端面5bをそろえる工程は入れ替えてもよい。図4Dの金属ポスト5を圧入した状態で、金属ポスト5の端面5bが半導体チップ20を接続するのに充分な程度にそろっていれば、端面5bを同一平面にそろえる工程は省略してもよい。
図4Fは、スルーホール導体4内にある金属ポスト5の端面5aにはんだ6を形成した配線基板10の断面図である。金属ポスト5とスルーホール導体4の間の接続を完全にし、金属ポスト5が離脱しないように、はんだ付けする。クリームはんだを金属ポスト5の端面5aの上に塗布し、配線基板10をリフロー炉に通して加熱してはんだ6を溶融させ、金属ポスト5とスルーホール導体4とをはんだ付けする。内部に気泡が生じないように、クリームはんだを注射針状の管で注入するとよい。金属ポスト5とスルーホール導体4との隙間にはんだが入り込み、導電性と熱伝導性がさらに向上する。
金属ポスト5とスルーホール導体4とをはんだ接合する代わりに、導電性接着剤で接合してもよい。その場合にも、金属ポスト5とスルーホール導体4は金属どうしの面接触で基本的な導電性が確保されており、導電性接着剤は隙間を補填する。
図5は、金属ポスト5をスルーホール導体4に圧入するパンチ52の径が、突出部8aを形成するときのパンチ50の径より小さい場合の例を模式的に示す断面図である。図5では、理解を容易にするために、母材8と金属ポスト5とにハッチングを付していない。図6は、図4FのA部を拡大した断面図である。
金属ポスト5を打ち抜いてスルーホール導体4に圧入する際のパンチ52の径が、突出部8aを形成するときのパンチ50の径よりも小さい場合、金属ポスト5を母材8から切断する際に、突出部8aの母材側周辺部8bが母材側のパンチとの隙間に逃げる。その結果、図6に示すように金属ポスト5の端面5aの周縁にバリ5cが形成される。
金属ポスト5の端面5a周縁のバリ5cは、金属ポスト5の基板11から突出した端面5bをそろえるときに、スルーホール導体4に食い込むように作用する。そのため、金属ポスト5とスルーホール導体4の電気的接続を補強し、金属ポスト5の抜け止めになることが期待できる。
スルーホール導体4の材質が、打ち抜き加工のダイ60の材質より柔らかい場合、図4Dに示す打ち抜き(切断)、圧入工程で、スルーホール導体4の肩部が金属ポスト5側に引きずられてなだらかになる。その場合、実際には突出部形成のパンチ50の径と、圧入工程のパンチ52の径が同じでも、金属ポスト5の端面5aの周縁にバリ5cが形成されることになる。
本発明に係る配線基板は、金属ポストとスルーホール導体がしまり嵌めになっていて、金属ポストとスルーホールの側壁に形成された導体が面接触し、その間の電気抵抗および熱抵抗が小さく、温度変化に対して安定である。その結果、配線基板の電気的導通信頼性と熱伝導性のヒートサイクル耐久性が向上する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態に係る配線基板の構成例を示す断面図である。 本発明の実施の形態に係る配線基板を用いた電子回路パッケージの構成例を示す断面図である。 図2に示す電子回路パッケージの平面図である。 母材をパンチとダイの間に挟んだ状態を示す断面図である。 母材にパンチを押し込んだ様子を示す断面図である。 母材とダイの間に基板を載置した状態を示す断面図である。 金属ポストを打ち抜いて、スルーホールに圧入した様子を示す断面図である。 金属ポストの端面をそろえる工程を説明する断面図である。 金属ポストの端面にはんだを形成した配線基板の断面図である。 金属ポストを形成するパンチの例を示す断面図である。 金属ポストの端面の構成例を示す部分断面図である。
符号の説明
1 基材
2 配線(外部導体)
3 スルーホール
4 導体(スルーホール導体)
5 金属ポスト
5a、5b 端部
6 はんだ
7 ソルダレジスト
8 母材
8a 突出部
10 配線基板
11 基板
50 パンチ
51 定盤
52 パンチ
60 ダイ
61 孔部
62 治具

Claims (14)

  1. 電子部品を実装するための配線基板であって、
    複数のスルーホールを有する基板と、
    該スルーホールの内壁に形成されるスルーホール導体と、
    前記基板の少なくとも片面上に形成され、前記スルーホール導体に電気的に接続する外部導体と、
    前記スルーホールのスルーホール導体で囲まれる内部空間にその一方の端部が挿入されて当該スルーホール導体と接触して電気的に接続し、その他方の端が前記基板表面から突出する柱状の導体で形成されるポストと、
    を備えることを特徴とする配線基板。
  2. 複数の前記ポストについて、前記ポストの前記基板の表面から突出する他方の端が同一平面に位置することを特徴とする請求項1に記載の配線基板。
  3. 前記スルーホール導体と、前記ポストの前記内部空間に挿入される一方の端部とが面接触することを特徴とする請求項1に記載の配線基板。
  4. 前記スルーホールの前記内部空間に挿入される前記ポストの一方の端部は、その端面が前記内部空間内に位置するとともに、導電性接着剤を介して前記基板に接合されることを特徴とする請求項1に記載の配線基板。
  5. 前記ポストと該ポストが接触する前記スルーホール導体とのすきまに、はんだが介在することを特徴とする請求項1に記載の配線基板。
  6. 前記ポストと前記スルーホール導体が、同じ種類の金属を主成分とする導体で形成されることを特徴とする請求項1に記載の配線基板。
  7. 前記ポストは、前記内部空間に位置する該ポストの端面にバリを有することを特徴とする請求項1に記載の配線基板。
  8. 前記スルーホール導体の内部空間の径をa、前記ポストの外径をb、前記スルーホールの内径をcとして、a<b<cの関係を満たすことを特徴とする請求項1に記載の配線基板。
  9. 基板に形成された貫通孔の内壁のスルーホール導体を形成するスルーホール形成工程と、
    導電性を有する母材から打ち抜き加工によって、該母材に結合した状態で柱状の突出部を形成する突出部形成工程と、
    前記突出部と前記基板の前記スルーホール導体の内部空間を位置合わせする位置決め工程と、
    前記突出部を前記母材から打ち抜いて柱状のポストを形成すると同時に、該ポストを前記位置合わせした前記スルーホール導体の内部空間に圧入するポスト形成工程と、
    前記スルーホール導体の内部空間に圧入した前記ポストの端部を該スルーホール導体にはんだ接合する接合工程と、
    を備えることを特徴とする配線基板の製造方法。
  10. 前記ポスト形成工程ののち、前記基板の表面から突出する前記ポストの端部を同一平面上の位置にそろえる高さ合わせ工程を備えることを特徴とする請求項9に記載の配線基板の製造方法。
  11. 前記スルーホール形成工程は、前記基板に形成する前記スルーホール導体をメッキで形成することを特徴とする請求項9に記載の配線基板の製造方法。
  12. 前記スルーホール形成工程は、前記スルーホール導体の内部空間の径を前記ポストの外径より小さくまたはほぼ同じに形成することを特徴とする請求項9に記載の配線基板の製造方法。
  13. 前記ポスト形成工程は、前記母材から前記ポストを打ち抜くために、前記突出部を形成するパンチの径と同一の径のパンチを用いることを特徴とする請求項9に記載の配線基板の製造方法。
  14. 前記ポスト形成工程は、前記母材から前記ポストを打ち抜くために、前記突出部を形成するパンチの径よりも小さい径のパンチを用いることを特徴とする請求項9に記載の配線基板の製造方法。
JP2007230443A 2007-09-05 2007-09-05 配線基板およびその製造方法 Pending JP2009064908A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007230443A JP2009064908A (ja) 2007-09-05 2007-09-05 配線基板およびその製造方法
PCT/JP2007/072026 WO2009031251A1 (ja) 2007-09-05 2007-11-13 配線基板およびその製造方法
TW096144132A TW200913204A (en) 2007-09-05 2007-11-21 Wiring substrate and method for manufacturing the same
US12/205,453 US20090120677A1 (en) 2007-09-05 2008-09-05 Wiring substrate and associated manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007230443A JP2009064908A (ja) 2007-09-05 2007-09-05 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009064908A true JP2009064908A (ja) 2009-03-26

Family

ID=40428575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007230443A Pending JP2009064908A (ja) 2007-09-05 2007-09-05 配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US20090120677A1 (ja)
JP (1) JP2009064908A (ja)
TW (1) TW200913204A (ja)
WO (1) WO2009031251A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2011114040A (ja) * 2009-11-24 2011-06-09 Ibiden Co Ltd 半導体装置及びその製造方法
JP2011114039A (ja) * 2009-11-24 2011-06-09 Ibiden Co Ltd 半導体装置及びその製造方法
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2016092358A (ja) * 2014-11-11 2016-05-23 イビデン株式会社 電子部品搭載用基板、及び、電子部品搭載用基板の製造方法
WO2018066311A1 (ja) * 2016-10-07 2018-04-12 昭和電工株式会社 放熱ユニットの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168892B2 (en) * 2009-02-23 2012-05-01 Nokia Corporation Soldermask-less printed wiring board
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
US20130214408A1 (en) * 2012-02-21 2013-08-22 Broadcom Corporation Interposer Having Conductive Posts
KR101706982B1 (ko) * 2012-08-16 2017-02-16 (주)테크윙 테스트핸들러용 인서트
US10101365B2 (en) * 2014-07-17 2018-10-16 Kabushiki Kaisha Nihon Micronics Semiconductor module, electrical connector, and inspection apparatus
CN105246264B (zh) * 2015-10-20 2018-08-03 江门崇达电路技术有限公司 一种具有阻焊阶梯的阻焊层的制作方法
JP6826947B2 (ja) * 2017-05-18 2021-02-10 新光電気工業株式会社 配線基板、配線基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260903A (ja) * 1999-03-10 2000-09-22 Ngk Spark Plug Co Ltd ピン立設基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5497546A (en) * 1992-09-21 1996-03-12 Matsushita Electric Works, Ltd. Method for mounting lead terminals to circuit board
JP3037885B2 (ja) * 1995-10-31 2000-05-08 日本特殊陶業株式会社 Pga型電子部品用基板
JP3843514B2 (ja) * 1995-12-15 2006-11-08 イビデン株式会社 電子部品搭載用基板及びその製造方法
JPH09266275A (ja) * 1996-03-28 1997-10-07 Furukawa Electric Co Ltd:The Pga型半導体パッケージ構造
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP3897278B2 (ja) * 2001-04-05 2007-03-22 カシオマイクロニクス株式会社 フレキシブル配線基板の製造方法
JP2002343901A (ja) * 2001-05-17 2002-11-29 Mitsui Mining & Smelting Co Ltd Cspの製造方法
US6700079B2 (en) * 2001-08-13 2004-03-02 Autosplice, Inc. Discrete solder ball contact and circuit board assembly utilizing same
JP4379035B2 (ja) * 2003-07-30 2009-12-09 パナソニック株式会社 リードフレームの製造方法
SE530415C2 (sv) * 2006-09-04 2008-05-27 Nanospace Ab Gastrustor
US7479604B1 (en) * 2007-09-27 2009-01-20 Harris Corporation Flexible appliance and related method for orthogonal, non-planar interconnections

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260903A (ja) * 1999-03-10 2000-09-22 Ngk Spark Plug Co Ltd ピン立設基板及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2011114040A (ja) * 2009-11-24 2011-06-09 Ibiden Co Ltd 半導体装置及びその製造方法
JP2011114039A (ja) * 2009-11-24 2011-06-09 Ibiden Co Ltd 半導体装置及びその製造方法
EP2339625A2 (en) 2009-11-24 2011-06-29 Ibiden Co., Ltd. Semiconductor device and fabrication method therefor
EP2339626A2 (en) 2009-11-24 2011-06-29 Ibiden Co., Ltd. Semiconductor device and production method thereof
US8278753B2 (en) 2009-11-24 2012-10-02 Ibiden Co., Ltd. Semiconductor device and production method thereof
US8415791B2 (en) 2009-11-24 2013-04-09 Ibiden Co., Ltd. Semiconductor device and fabrication method therefor
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2016092358A (ja) * 2014-11-11 2016-05-23 イビデン株式会社 電子部品搭載用基板、及び、電子部品搭載用基板の製造方法
WO2018066311A1 (ja) * 2016-10-07 2018-04-12 昭和電工株式会社 放熱ユニットの製造方法
US11335623B2 (en) 2016-10-07 2022-05-17 Showa Denko K.K. Method of producing heat-dissipating unit

Also Published As

Publication number Publication date
US20090120677A1 (en) 2009-05-14
TW200913204A (en) 2009-03-16
WO2009031251A1 (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP2009064908A (ja) 配線基板およびその製造方法
JP5383621B2 (ja) パワー半導体装置
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US20110042812A1 (en) Electronic device and method of manufacturing the same
JP5581043B2 (ja) 半導体装置及びその製造方法
JP5100694B2 (ja) 半導体装置
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2002217363A (ja) 電力制御系電子回路装置及びその製造方法
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
JP7293936B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017123360A (ja) 半導体モジュール
JP5762319B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2012212712A (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2015173005A (ja) 回路基板及び回路基板の製造方法
JP2011512025A (ja) プリント回路基板の装着方法
JP2010287726A (ja) 半導体装置
JP2002009217A (ja) 樹脂封止型半導体装置
JP2009164240A (ja) 半導体装置
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JP7476540B2 (ja) 半導体装置
JP4797492B2 (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JP2007335782A (ja) 半導体装置モジュールの製造方法及び半導体装置モジュール
JP2002076259A (ja) パワーモジュール
JP2006060106A (ja) リード部材及び表面実装型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423