JP5100694B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5100694B2 JP5100694B2 JP2009089007A JP2009089007A JP5100694B2 JP 5100694 B2 JP5100694 B2 JP 5100694B2 JP 2009089007 A JP2009089007 A JP 2009089007A JP 2009089007 A JP2009089007 A JP 2009089007A JP 5100694 B2 JP5100694 B2 JP 5100694B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- case
- pins
- connection pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Inverter Devices (AREA)
Description
第2に、直線形状の線材ピンを、パワー回路基板上のゲートと制御基板とを接続する線材ピン、およびパワー回路基板上のエミッタと制御基板とを接続する線材ピンに用いると、ゲート、エミッタの線材ピンで囲まれる面の面積が大きく、ゲート、エミッタの線材ピンで囲まれた面を通る磁束が大きくなり、周辺の電磁波によって誤動作を引き起こすノイズの耐量が低くなるという問題があった。
第3に、パワー回路基板と制御基板間との電気的接続部に熱応力等によるストレスが生じ、かかるストレスの緩和が問題となっていた。
第4に、半導体装置の小型化が進むと、振動等で線材ピン同士が接触するという問題もあった。
Claims (7)
- 回路基板と制御基板とを接続ピンで接続した半導体装置であって、
表面に導電性パターンを有する回路基板と、該導電性パターンの上に設けられた半導体素子と、側面と上面とを有し該回路基板の上に載置されたケースとを含むパワーモジュールと、
該ケースの上面に沿って配置された制御基板と、
該ケースの上面に設けられた孔を通って、互いに平行になるように配置され、該半導体素子と該制御基板とを電気的に接続する接続ピンと、を含み、
隣り合った2つの該接続ピンが、該接続ピンの間の距離が小さくなるように屈曲し、該隣り合った2つの該接続ピンは、該半導体装置のゲートと該制御基板とを接続する接続ピン、および該半導体素子のエミッタと該制御基板とを接続する接続ピンからなることを特徴とする半導体装置。 - 回路基板と制御基板とを接続ピンで接続した半導体装置であって、
表面に導電性パターンを有する回路基板と、該導電性パターンの上に設けられた半導体素子と、側面と上面とを有し該回路基板の上に載置されたケースとを含むパワーモジュールと、
該ケースの上面に沿って配置された制御基板と、
該ケースの上面に設けられた孔を通って、互いに平行になるように配置され、該半導体素子と該制御基板とを電気的に接続する接続ピンと、を含み、
隣り合った2つの該接続ピンが、該接続ピンの間の距離が小さくなるように屈曲し、該隣り合った2つの該接続ピンは、該半導体装置のコレクタと該制御基板とを接続する接続ピン、および該半導体素子のエミッタと該制御基板とを接続する接続ピンからなることを特徴とする半導体装置。 - 上記隣り合った2つの接続ピンは、2つの屈曲部と該屈曲部に挟まれた直線部を含み、該直線部同士が平行に配置されたことを特徴とする請求項1または2のいずれか1項に記載の半導体装置。
- 上記隣り合った2つの接続ピンは、同一平面内に配置されたことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 更に、上記隣り合った2つの接続ピンの間を遮蔽するように、上記ケースの上面に固定された絶縁板を含むことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 上記回路基板の上、および上記半導体素子の上に筒状の端子を有し、上記接続ピンが、該端子の中に差し込まれて固定されたことを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 上記接続ピンは、上記回路基板に近い方の端部近傍に、つば状に張り出した段差部を有することを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089007A JP5100694B2 (ja) | 2009-04-01 | 2009-04-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089007A JP5100694B2 (ja) | 2009-04-01 | 2009-04-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245096A JP2010245096A (ja) | 2010-10-28 |
JP5100694B2 true JP5100694B2 (ja) | 2012-12-19 |
Family
ID=43097839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009089007A Expired - Fee Related JP5100694B2 (ja) | 2009-04-01 | 2009-04-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5100694B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157731B (zh) | 2011-03-18 | 2015-03-04 | 上海交通大学 | 一种锂离子电池硅碳复合负极材料及其制备方法 |
JP5709739B2 (ja) * | 2011-12-29 | 2015-04-30 | 三菱電機株式会社 | パワー半導体装置 |
WO2013145620A1 (ja) | 2012-03-28 | 2013-10-03 | 富士電機株式会社 | 半導体装置 |
JP5831626B2 (ja) | 2012-03-28 | 2015-12-09 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
EP2833405A4 (en) | 2012-03-28 | 2016-01-13 | Fuji Electric Co Ltd | SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF |
JP6171586B2 (ja) | 2013-06-04 | 2017-08-02 | 富士電機株式会社 | 半導体装置 |
CN106298689B (zh) * | 2015-05-28 | 2018-10-09 | 台达电子企业管理(上海)有限公司 | 封装结构 |
FR3044864B1 (fr) * | 2015-12-02 | 2018-01-12 | Valeo Systemes De Controle Moteur | Dispositif electrique et procede d'assemblage d'un tel dispositif electrique |
JP6825306B2 (ja) * | 2016-11-02 | 2021-02-03 | 富士電機株式会社 | 半導体装置 |
WO2018155666A1 (ja) * | 2017-02-27 | 2018-08-30 | 興和株式会社 | Led照明装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3521651B2 (ja) * | 1996-10-18 | 2004-04-19 | 株式会社日立製作所 | パワー半導体装置 |
JP2001148458A (ja) * | 1999-11-22 | 2001-05-29 | Mitsubishi Electric Corp | パワー半導体モジュール |
JP2006287101A (ja) * | 2005-04-04 | 2006-10-19 | Toyota Motor Corp | パワーモジュール、及び、その製造方法 |
JP4857997B2 (ja) * | 2006-08-03 | 2012-01-18 | トヨタ自動車株式会社 | 電気回路構造 |
-
2009
- 2009-04-01 JP JP2009089007A patent/JP5100694B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010245096A (ja) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100694B2 (ja) | 半導体装置 | |
US20140167237A1 (en) | Power module package | |
US9443818B2 (en) | Power semiconductor module | |
JP2009064908A (ja) | 配線基板およびその製造方法 | |
JP2009212311A (ja) | 電子機器 | |
US9165856B2 (en) | Coupling assembly of power semiconductor device and PCB and method for manufacturing the same | |
CN107251669B (zh) | 基板单元 | |
JP6631018B2 (ja) | リアクトル、基板モジュール、および電気機器 | |
JP6488688B2 (ja) | モジュール−端子台接続構造及び接続方法 | |
JP5334457B2 (ja) | 半導体装置 | |
JP2005142189A (ja) | 半導体装置 | |
CN109755210A (zh) | 半导体封装 | |
JP6443265B2 (ja) | 実装基板 | |
JP6257474B2 (ja) | 電力用回路装置 | |
JP5724738B2 (ja) | 回路構成体及び電気接続箱 | |
JP2012253221A (ja) | 電子制御装置 | |
JP2005174955A (ja) | 半導体モジュール | |
JP4622646B2 (ja) | 半導体装置 | |
JP5255592B2 (ja) | 基板 | |
EP2323465B1 (en) | Electrical circuit with heat sink | |
KR20160051513A (ko) | 전력 모듈 및 그 제조 방법 | |
JP2016012591A (ja) | 電子回路体およびその製造方法 | |
KR101332954B1 (ko) | 전극봉을 이용한 회로기판 조립체 및 그 제조 방법 | |
JP2021005690A (ja) | 半導体モジュール | |
JP2014013809A (ja) | 半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |