JP3521651B2 - パワー半導体装置 - Google Patents

パワー半導体装置

Info

Publication number
JP3521651B2
JP3521651B2 JP27584196A JP27584196A JP3521651B2 JP 3521651 B2 JP3521651 B2 JP 3521651B2 JP 27584196 A JP27584196 A JP 27584196A JP 27584196 A JP27584196 A JP 27584196A JP 3521651 B2 JP3521651 B2 JP 3521651B2
Authority
JP
Japan
Prior art keywords
module
terminal
terminals
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27584196A
Other languages
English (en)
Other versions
JPH10125856A (ja
Inventor
義彦 小池
英雄 清水
忠雄 九嶋
幸男 薗部
明 田中
広一 井上
隆一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27584196A priority Critical patent/JP3521651B2/ja
Priority to DE1997626518 priority patent/DE69726518T2/de
Priority to EP19970115291 priority patent/EP0828341B1/en
Publication of JPH10125856A publication Critical patent/JPH10125856A/ja
Application granted granted Critical
Publication of JP3521651B2 publication Critical patent/JP3521651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はパワー半導体装置に
係り、特に、大容量で高信頼性を達成した高耐圧用半導
体モジュールの構造に関する。
【0002】
【従来の技術】従来からIGBT,ダイオード,GT
O,トランジスタ等のパワー半導体素子を絶縁容器内に
密封して構成したパワー半導体モジュールが知られてい
る。これらのモジュールはその耐圧や電流容量に応じて
各種インバータ装置などに応用されている。中でもIG
BTは電圧制御型の素子であるので制御が容易であり、
大電流の高周波動作が可能であるなどの利点を有してい
る素子である。また、モジュール使用上の簡便性の点か
ら多くの場合は半導体素子やモジュール内配線を絶縁基
板に搭載することでモジュール底面金属基板部と電流通
電部をモジュール内部で電気的に絶縁した構造となって
いる。これらの半導体モジュールの電流容量はモジュー
ル内部に搭載する各半導体素子の電流容量と、その半導
体素子の並列接続数で決まる。各半導体素子の電流容量
は半導体素子の特性から主に素子面積が支配的な要因と
なる。しかし、半導体素子単位面積当たりの欠陥数が同
じであれば素子面積を大きくすると歩留りが低下するた
め20mm角以上の大きさでは素子を大きくするよりチッ
プの並列数を増やすほうが有効である。このためモジュ
ールを大電流化すると素子数が容量に比例して多くな
る。また、半導体素子を搭載する絶縁基板も基板強度,
寸法精度,価格低減の点等から複数枚に分割し、モジュ
ール内部で各基板間を配線する構造が有効である。
【0003】これらのモジュールの内部配線は特開昭61
−13905 号に示すように各半導体素子からモジュール外
部端子までの距離、すなわち端子配線の抵抗やインダク
タンスを等価にすることで並列動作させる各半導体素子
の一部素子への電流集中が発生しないようにしていた。
また、特開平7−2818 号に示すように主端子配線を電流
が180度逆方向に流れる方向で近接させて配置し、相
互インダクタンス効果によりモジュール内部のインダク
タンスを低減させモジュール駆動時の損失を低減させて
いた。
【0004】モジュール内部の端子配線の形状は、一般
的にS型ベンド構造とし、モジュールの熱変形による絶
縁基板上の配線と端子配線間を接続する半田への応力を
低減させるか、半田接続面積を増やして強度を確保して
いた。別のベンド形状としては特開昭53−119676号に示
すように端子の一部に屈局部、あるいはばね構造を設け
ることで変形を吸収し接続する半田への応力を低減させ
ていた。また、絶縁基板上の端子配線接続位置は、1枚
の絶縁基板上で並列動作させる各半導体素子から等価な
位置とし、絶縁基板を複数枚使用する場合は各基板の共
通化を図るため各基板の同じ位置で接続していた。
【0005】モジュール内部でのゲート、あるいはエミ
ッタやコレクタの電流検出用の制御用配線には形状の自
由度,絶縁性の確保,価格低減等の点から特開昭59−84
458号に示すようにモジュール樹脂部と一体になった外
部端子と絶縁基板とを接続させた端子間を被覆線を用い
た構造としていた。また、絶縁基板を複数枚使用する場
合はモジュール内部配線簡易化のために底面金属板に各
基板間を半田で接合した後各基板間を金属ワイヤにより
配線し、1枚の絶縁基板からのみモジュール外部への端
子を配置していた。これらの端子のモジュール内部での
位置の固定には多くの場合は端子配線自体の剛性に依存
するが、特に制御用配線は端子に流れる電流量が少ない
ため端子が薄く、細いためモジュール樹脂部にガイドを
設け端子をサポートしたり、樹脂の位置部に埋め込み一
体形成したりしていた。
【0006】
【発明が解決しようとする課題】上記従来技術において
は、以下のような問題点がある。
【0007】(1)外部端子が同極で一箇所のモジュー
ル内部に絶縁基板が3枚以上配置された場合、各絶縁基
板の端子接続位置から外部端子位置への配線を等価にす
るためには絶縁基板を外部端子の同心円上に配置する方
法があるが、全ての端子に対して等価にすることは難し
い。また、各絶縁基板から外部端子までの配線インダク
タンスを合わせるために端子の一部を折り返し180度
反転した方向に電流経路を作り相互インダクタンス効果
で見かけ上のインダクタンスを等価にする方法では端子
形状が複雑になり、配線抵抗も増加する問題があった。
さらに、モジュールが大電流化し、並列動作させる基板
が増えた場合、モジュール内部で基板間全てを配線する
とモジュール内部のインダクタンス増加、あるいは電流
容量に応じて配線体積が大きくなるので端子抵抗の増加
や加工性の低下などの問題があった。
【0008】(2)モジュール内部インダクタンス低減
のための主電流が対向して流れるエミッタとコレクタ端
子配線を2層に重ねて相互インダクタンスにより低減さ
せる方法では、電流容量が大きいと端子幅が広くなり、
端子を底面金属板と垂直に立てて配置することが難し
い。底面金属板と平行にエミッタとコレクタ端子を重ね
ることで配線のインダクタンスを低減させる方法では
各端子と絶縁基板上の回路配線との接続位置までの高さ
が異なるためモジュールの変形を吸収し、半田歪を低
減させるベンドの高さが異なる。モジュールの変形吸収
には端子ベンドの高さによる効果が大きいため平行に重
ねた上側と下側の端子で半田接続部の信頼性にばらつき
が生じる問題があった。また、半田部の強度を向上させ
るため端子接合部の面積を大きくする方法ではモジュ
ールの変形が端子を通して絶縁基板に作用し、絶縁基板
上の回路の剥離や絶縁基板が割れる問題や、モジュール
面積が増大する問題があった。
【0009】(3)大容量でモジュールが大型化すると
モジュール内の位置によっても端子接合部半田への歪の
値が変化する。つまりモジュールの中心からの距離に比
例して温度変化によるモジュールの変形量が異なること
によりケースに固定された端子と絶縁基板上の回路配
線を接続した半田歪が変化するのに対して従来のS型
ベンドではモジュール変形の高さ方向とベンドと平行な
方向の変形を吸収するだけなのでベンドと垂直方向の
モジュールの端部にベンドを配置すると更に半田接続部
信頼性にばらつきが生じるなどの問題があった。
【0010】(4)大容量の大型モジュールでもモジュ
ールを制御するゲート端子,エミッタセンス端子,コレ
クタセンス端子はモジュール実装時の簡便性向上のため
モジュール内部で各基板間を配線し、モジュール外部で
1箇所にまとめる。しかし、モジュール外部端子から各
基板間を等価な距離にすることは難しく、特に6枚以上
の絶縁基板を搭載する場合は外部端子から端子接続位置
までの距離の差が大きくなり各基板上の回路を動作させ
るのに時間差が生じる問題があった。また、制御配線に
被覆線を用いた場合、絶縁性は問題ないもののモジュー
ル内部での位置固定が難しく、位置によっては主端子か
らの電磁誘導によるノイズ発生の原因になる問題もあっ
た。
【0011】(5)モジュール内部の端子間には定格容
量の電圧差が生じる。モジュールが大容量化(高耐圧
化)するとより精度良く端子間の間隔を確保しなければ
モジュール内部で絶縁劣化につながる恐れがある。端子
間隔の確保は主に端子の剛性に依存した構造で、配線の
一部にガイドを設ける等している。ガイドの形状によっ
ては端子間を充填した樹脂材にボイドが発生し、このボ
イドが経路になって絶縁が劣化する等の問題があった。
【0012】本発明の目的は、大容量のモジュールでモ
ジュール内部でのインダクタンスを低減させ、端子と配
線を接続した半田部の信頼性が高いパワー半導体モジュ
ールを提供することにある。
【0013】
【課題を解決するための手段】前記課題を対策し、大容
量のモジュールを得るために本発明では以下の手段を用
いた。
【0014】(1)モジュールの低インダクタンス化と
各半導体素子間の電流バランスを確保するためにモジュ
ール内部で偶数の半導体素子を1枚の絶縁基板上に配置
し、さらに偶数の絶縁基板をモジュール内部で配線した
回路ユニットを構成し、前記回路ユニットに対応してモ
ジュール外部端子を配置し、モジュール外部で各外部端
子を配線してモジュールを駆動させる構造とした。
【0015】(2)モジュール内部で複数の絶縁基板上
の回路間を配線した端子の主電流が流れる面をモジュー
ル高さ方向で重ね、各端子から絶縁基板上の回路に接合
する部分をモジュール側に投影した高さの合計が前記絶
縁基板上の回路を重ねて配線した端子のうちモジュール
上面側の端子の高さより高くした。また、主電流が流れ
る面から端子接続部までの間端子幅方向の一部を打抜い
たスリットを設け端子接合部の半田歪を低減させた。
【0016】(3)モジュール内部で各端子から絶縁基
板上の回路に接合する部分にSベンドを適用し、前記S
型ベンドのベンド方向と垂直な方向のモジュール側面の
中心部にS型ベンド方向と平行なモジュール側面と平行
に端子接続位置を並べた。また、近接した半田接続位置
を一列に揃えるため端子の展開図で考えると基板間配線
の両側にベンド部を配置し、そこから折曲げることで基
板間配線の直下に半田接続位置を一列に配列した。ま
た、端子の配置は半田接合部にかかる応力が大きい主端
子をモジュールの中央に配置し、モジュールの熱変形に
よる3次元的な影響の一方向を極力小さくし、制御用端
子をモジュールの周辺に配置した。チップの配置は電流
が集中しやすいダイオードチップを主端子の近くに配置
する。また、ダイオードチップが1枚の絶縁基板上に複
数個実装されている場合は各素子間の電流のバランスを
とるため主端子も1枚の絶縁基板上で複数本接続した。
制御配線も絶縁基板上の中央にゲート配線を配置し、各
半導体素子および回路配線は絶縁基板上でゲート回路を
中心に左右対称で配置した。 (4)モジュール内の制御用端子は主端子よりモジュー
ルの周辺で配線し、かつ周辺で配線した制御端子間の配
線を制御用配線の電流が主端子の電流が流れる方向と垂
直になる配置で、モジュール内部で制御用配線全体を見
るとループ形状となる配置とした。また、制御端子の配
置は電流が逆に流れるゲート端子とエミッタセンス端子
を高さ方向で2層に重ねることでモジュール内での配線
スペースを小さくした。また、主端子からの電磁誘導に
よる影響を極力抑えるため各端子の間隔を小さくした。
【0017】(5)モジュール内部の端子間の絶縁距離
確保には絶縁樹脂性のスペーサを用いた。スペーサの構
造はあらかじめ端子の一部に設けておいた穴に樹脂から
突き出したピンに挿入する方法。端子を固定するために
端子挿入後突き出しピンを熱によりかしめる方法。ピン
にテーパを付けておき端子を固定させる方法。ピンに挿
入した後端子間に内部に突起の付いたナットを嵌め込む
方法を適用した。
【0018】本発明の前記手段により以下の作用が得ら
れる。
【0019】(1)大容量のIGBTモジュールでは並
列動作させる半導体素子間のバランスを確保することが
重要である。このため並列動作させる各素子の絶縁基板
上での配置,絶縁基板の配置,絶縁基板間の配線,モジ
ュール外部端子までの配線経路を配慮する必要がある。
例えば半導体素子を複数個並列動作させる時、各半導体
素子に対応して端子を配置し、各端子からモジュール外
部端子まで等価に配線すれば最もバランス良く動作させ
ることができるが、複数種類の端子間の位置的、あるい
は電気的な干渉をなくすためにはモジュール面積が大き
く、端子構造も複雑になり、モジュール内部インダクタ
ンスや配線抵抗が増加する。各半導体素子からのバラン
スを考慮して端子接続数を減らすためには1枚の絶縁基
板上の半導体素子数を偶数にすることで効率良くレイア
ウトすることができる。また、モジュール内部で配線し
並列動作させる絶縁基板数も同様に偶数にすることでバ
ランスを考慮しながら効率良くレイアウトすることがで
きる。一方奇数の絶縁基板、あるいはモジュール内部で
複数の絶縁基板(本発明では偶数の絶縁基板)を並列動
作させたユニットが奇数の場合モジュール外部端子を絶
縁基板あるいはユニット数に対応させて外部に配置し、
モジュール外部で配線する。この方法によればモジュー
ル内部の配線構造を簡易化することができる。さらにモ
ジュール外部で各絶縁基板あるいはユニット単位のイン
ダクタンスを並列に配線するので実装時のモジュールの
インダクタンスは絶縁基板あるいはユニット数が増える
につれ小さくなる。各外部端子の配線に平行平板電極や
ラミネートブースバーなどを用いれば電源から見て各ユ
ニットを容易に等価にすることができモジュール全体を
スイッチングさせる時のバランスは問題ない。
【0020】(2)大容量のIGBTモジュールでは当
然モジュール面積が大きくなる。このためモジュール内
の配線が長く、インダクタンスが増加して高速動作を阻
害する。このためモジュール内部では極力配線を近づけ
相互インダクタンス効果で低減を図っている。その代表
的な構造として電流が対向して流れる主端子を上下方向
に重ねてレイアウトする方法がある。この方法だとモジ
ュール内の配線スペースを小さくすることができる利点
もある。しかし、主電流が流れる配線の高さが主端子の
厚さと主端子間の絶縁を確保するスペース分異なるため
配線と絶縁基板を接続する半田の応力を低減するために
設けたベンド効果がベース側の端子で低減する。そこで
ベース側の端子を一度上面に折曲げベンドを形成、高さ
を確保することで上側の端子と同じ効果が得られる。ま
た、端子のベンド部にスリットを設けることでベンドと
垂直方向の変形に対する剛性が低減し、半田接合部への
応力を低減することができる。
【0021】(3)大容量で大型IGBTモジュール
ではモジュール上面方向の変形と共にモジュール面内で
の変形を考慮する必要がある。例えば(2)で述べたベ
ンド効果はZ方向と、ベンドと平行な方向の変形を吸収
する効果は大きいがベンドと垂直方向の変形に対しては
効果が小さい。そこで半田への応力が大きい主端子のベ
ンド方向を一列に揃え、端子ベンドの方向と垂直なモジ
ュールの辺の中央付近に配置した。これによりベンドで
は吸収しにくい方向のモジュールの変形を端子の配置に
よって低減でき、半田接合部の信頼性を向上させること
ができる。
【0022】(4)大容量で大型のIGBTモジュール
では各絶縁基板間のゲート,エミッタセンス,コレクタ
センスの制御配線を並列動作させる各基板に対して等価
になるよう配慮する必要がある。しかし、各端子から外
部電極まで個々に配線することはモジュール内部の他の
構造物(具体的には主端子)により配置が難しい。そこ
で各端子接続位置からモジュール外部電極までの経路を
1本ではなくループ形状にすることで各端子接続位置か
ら外部端子までの配線経路の短い側を場所によって自動
的に選択できるようにした。これにより各基板間でより
均一に並列動作させることができ高速スイッチング,短
絡耐量の向上が可能になる。また、制御配線のゲート,
エミッタセンス配線間隔を極力近づけ、かつ主端子から
遠避ける構造としたことで主端子を流れる電流による電
磁誘導によるノイズの発生を抑え、かつ配線スペースの
極小化を図ることができた。
【0023】(5)高耐圧のモジュールではモジュール
外部の絶縁距離はもちろんモジュール内部での絶縁距離
を確保する必要がある。特にモジュール組立途中で変形
するポテンシャルを持っている端子は確実に絶縁距離の
確保をしておく必要がある。そこで樹脂のスペーサによ
り絶縁距離を確保した。この時配慮しなければならない
のはスペーサの周辺にもモジュール内部で絶縁を確保す
るために注入するシリコーンゲルが十分回り込む構造と
することである。例えば前項で記述した突起付のナット
で異電位の端子間のギャップを確保する構造であれば突
起部分でわずかにシリコーンゲルが注入されなくても端
子の周辺は確実に被覆することができる。また、端子間
隔を確保するスペーサを適用することで端子の位置修正
や組立時の工程でもギャップを確実に確保することがで
きる。また、主端子間隔によって決まる相互インダクタ
ンスの効果が精度良く確保できるのでモジュール内部イ
ンダクタンスのばらつきが小さくなる。
【0024】
【発明の実施の形態】以下本発明の実施例を図面を用い
て説明する。
【0025】図1に本発明を実施したモジュール内部の
平面図、図2にモジュールの一部の断面図を示す。4個
IGBT素子101と、2個のダイオード素子102
は半田201によりDBC−AlN基板103に接続
される。DBC−AlN基板上にはエミッタ配線104
とコレクタ配線105,ゲート配線106の領域が形成
されておりIGBT素子101とダイオード素子102
はコレクタ配線105領域に半田付けされる。各素子か
らは金属ワイヤ107によってエミッタ配線104に接
続される。また、ゲート配線106領域上には抵抗素子
108が配置されIGBT素子101のゲートパッドか
ら金属ワイヤ107によって抵抗素子108に接続され
る。半導体素子を搭載したDBCAlN基板103の
6基板は半田202によって底面金属基板109に接合
される。各絶縁基板間は端子203と樹脂製ケース204
が一体になった端子ブロック205によって半田206
を介して配線される。端子ブロック205からの端子接
続は主端子が各DBC−AlN基板103上でエミッタ
端子接続位置110,エミッタセンス端子接続位置11
1,コレクタ端子接続位置112が各々2箇所、ゲート
端子接続位置113が1箇所で合計7箇所、モジュール
全体では42箇所になる。端子ブロック205接続後は
樹脂製ケース207をシリコーンゴム系の接着剤208
によって一体化する。次に端子ブロック205とケース
207を熱硬化型のエポキシ樹脂209によって固定
し、樹脂注入口210から端子全面が被覆されるようシ
リコーンゲル211を注入し、その後注入口をシリコー
ンゴム製のキャップにより封止してモジュールを完成さ
せる。
【0026】図3〜図5に本実施例の主端子構造を示
す。図3にエミッタ主端子を示す。第一のDBC−Al
N基板103とエミッタ端子301との接続位置は2箇
所302,303,対向する第二のDBC−AlN基板10
3とエミッタ端子301との接続位置も2箇所304,
305で合計4箇所から電流経路306にて電流を集め
エミッタ外部端子307に流れる。この時各端子接続位
置から端子のE点までの距離は等価であり電流のアンバ
ランスが生じることはない。図4にコレクタ主端子を示
す。第一のDBC−AlN基板103とコレクタ端子4
01との接続位置は2箇所402,403,対向する第
二のDBC−AlN基板103とコレクタ端子401と
の接続位置も2箇所404,405でエミッタ外部端子
407から合計4箇所に電流406が分散して流れる。
この時端子のC点から各端子接続位置までの距離は等価
であり電流のアンバランスが生じることはない。図5に
エミッタ端子301とコレクタ端子401を組にした図
面を示す。各端子のE点,C点の面が主電流が流れる配
線面になるがこの部分を重ねることで相互インダクタン
スにより配線インダクタンスを低減させている。図6に
モジュール外部の平面図を示す。モジュール外部の端子
は図5で示したエミッタ外部端子307が3組(a〜
c)とコレクタの外部端子407が3組(a〜c)が配
置される。この他に制御端子としてゲート外部端子60
1,エミッタセンス外部端子602,コレクタセンス端
子603が配置される。モジュール取付け穴はケース2
07に金属製のケースリング607をガイドとして埋め
込み一体形成しているので、モジュール取付け時はケー
ス207を底面金属基板109ととも締めする構造とな
る。これによりケース207の剥離の恐れはない。モジ
ュール外部には各端子間の絶縁距離を確保するために絶
縁用の溝604や絶縁用の壁605が構成され、外周に
はモジュールを実装するためのモジュール取付け穴60
6が配置される。図7には本実施例モジュールの等価回
路を示す。図6で示した各主端子a〜cに対応してIG
BTのユニット701が構成され各々のユニットを配線
702,703によりモジュール外部で並列動作させ一
台のモジュールを構成する。
【0027】本実施例では各DBC−AlN基板103
上の半導体素子101,102を偶数個にし、モジュー
ル内部の端子配線により並列動作させるIGBTユニッ
ト701をDBC−AlN基板103偶数枚で構成し、
モジュール内で奇数個あるIGBTユニット701をモ
ジュール外部で配線して並列動作させる構造とした。こ
れらの組合せには以下のような効果がある。
【0028】(1)DBC−AlN基板103上の半導
体素子配置は素子が2個以上ある場合線対称に配置する
ことが最も電流バランスが良い。そのため本実施例では
図8に示すように絶縁基板上のレイアウトは抵抗素子1
08上の中心線801で左右対称に配置している。この
時の半導体素子の配列は高密度で配置することができモ
ジュールの小型化に有効である。これが奇数個の場合は
IGBT素子101、あるいはダイオード素子102が
中心線上に配置されデッドスペースが生じる。端子接合
位置までの電流経路を考える場合は電流集中が起こりや
すいダイオード素子102の配置を優先して考慮する必
要がある。本実施例ではダイオード素子102 2個に
対応してエミッタ端子接続位置110,コレクタ端子接
続位置112を各々2箇所設け各ダイオード素子102
からの距離を等価にした。もちろん各ダイオード素子1
02の中心位置に端子接続位置を配置すればコレクタ端
子接続側は1箇所でも問題ないが、エミッタ端子接続数
とのバランス,モジュール組立時の端子ブロック205
の接合の容易性や傾き防止の点からも2箇所とした。し
かし、奇数個の素子の場合は対称配置を考慮すると金属
ワイヤ107配線の位置が各素子に対応したエリアが必
要になり、それに伴い端子接続位置も各素子に対応した
数が必要になる。これはモジュールの大型化,端子の複
雑化につながる。
【0029】(2)DBC−AlN基板103をモジュ
ール内部で並列動作させる場合、各基板からの端子をモ
ジュール外部接続位置まで等価に配線することを考慮す
る。基板が偶数枚の時は各基板の配線を各々線対称に配
線すれば等価に外部端子まで配線することが可能で電流
バランスが崩れることはない。しかし、奇数枚の場合は
各基板を外部端子を中心にして同心円上に配置するよう
な構造をとらなければ対称に配置することは難しい。端
子を折り返す等の手段を用いれば回路のインダクタンス
を見かけ上等価にすることは可能だが端子の形状が複雑
になる。また、配線抵抗も増加する。本実施例では2枚
のDBC−AlN基板103を並列動作させているので各
端子接続位置から各ユニットの電流が集合する位置(E
点,C点)までを単純に等価に配線することができる。
【0030】(3)本実施例ではモジュール内部でDB
C−AlN基板103を並列動作させたユニットを3箇
所設け、その数に対応したモジュール外部端子を設け
た。モジュールを実装する際にモジュール外部端子を接
続してモジュール内の各ユニットを並列動作させる。こ
れによりモジュール全体のインダクタンスΣLは図9に
示すように各端子のインダクタンスLa,Lb,Lcよ
り小さくすることができる。また、モジュール外部で各
ユニットを並列動作させるには例えば平行平板配線やラ
ミネートブースバーを用いれば各ユニット間のアンバラ
ンスはほとんど発生しない。これを仮にモジュール内部
で各ユニットを配線した場合は、各ユニットのバランス
を考え配線すると特に奇数の場合は基板間の配線と同様
に複雑になる。また、電流容量が大きいモジュールでは
配線の電流容量を考慮し体積の大きい(幅が広いか厚い
端子)配線を用いる必要ができ、端子の加工や組立にも
弊害が生じる。
【0031】次にモジュール内部のDBC−AlN基板
103基板間配線の構造について説明する。図5で説明
したように各端子の主電流が流れるE点,C点の面を重
ねる相互インダクタンス効果により配線インダクタンス
を低減させている。一方、各端子からDBC−AlN基
板103基板への配線は端子接合部の半田206への応
力を低減させるためS型ベンド501としている。この
S型ベンドの効果を図10により説明する。(a)はS
型ベンドのモデル図を示す。ベンドの長さをX1,X
2、ベンドの高さをZ1,Z2とする。各々の方向の効
果は長さの合計で決まる。つまり各ΣX,ΣZ(ΣX=
X1+X2,ΣZ=Z1+Z2)を考えればよい。
(b)は一定の温度変化のもとでΣZを固定してΣXを
変えた場合の結果、(c)は一定の温度変化のもとでΣ
Xを固定してΣZを変えた場合の結果を半田歪Δεを
X,Y,Z方向に分離して示す。いずれの場合もS型ベ
ンド構造にすることでZ方向のケースの変形に対する歪
εZは急激に減少する((c)の結果ではεZは約3桁
小さくグラフ上に表示されない)。一方、X方向の歪ε
XはΣXを長くするよりΣZを長くした方が歪を減少さ
せる効果が大きい。言い替えればS型ベンドの高さΣZ
が異なると接合部にかかる半田の歪値が変化し半田20
6の信頼性に差が生じる。この検討結果より本発明では
複数の絶縁基板上を配線した端子のS型ベンドの高さを
等しくした。つまり、モジュール側面にS型ベンドを投
影した時、投影された高さの合計が重ねた端子の上側の
高さより高い構造とした。本実施例では図5の下側(金
属基板109側)のエミッタ端子301を一度コレクタ端
子401の主電流が流れるC点の面まで端子を折り返す
ことで高くし、そこからS型ベンドの構造とした。これ
によりエミッタ端子301とコレクタ端子401のDBC
−AlN基板103基板との接合半田206の信頼性を
同じにすることができる。
【0032】Y方向の変形に対して考えてみると図10
の結果からS型ベンドの効果があまりないことがわか
る。この対策の一つとして図11に示すようにY方向つ
まり端子の幅方向に端子の一部を抜き取った端子のスリ
ット1101を設ける方法がある。この時のスリット位
置は半田206のはい上がりと電流バランスを考慮する
必要がある。半田に関しては端子のスリット1101を
半田接合面より高い位置で止めることで半田206のは
い上がりによってベンド効果が低減する問題、あるいは
半田を過剰に供給する問題を対策している。また、電流
に関してはスリットを設けることで電流密度が許容値を
越えないように、また、スリットの左右で配線幅を同じ
にして電流量を等しくするよう考慮されている。スリッ
ト以外ではモジュール内での端子の配置によっても対策
することができる。図12は一定の温度変化のもとでモ
ジュールの位置により端子接合部にかかる変異量を示
す。端子接合部への変異量は半田206によって固定さ
れたDBC−AlN基板103、あるいは、さらに半田
202によって固定された底面金属基板109の熱変形
と端子ブロック205の樹脂製ケース204に固定され
た部分の膨張係数差によって生じる。このためモジュー
ルの中心では0になり、周辺ほど変異量が大きい。S型
ベンドはベンドと垂直方向には効果が小さい。そこでS
型ベンドの垂直方向のモジュールの辺の中心に端子接続
位置を配置し端子接続部の配置により半田206に影響
を及ぼす変異量ΔYCEを小さくし歪を低減させた。こ
れにより端子接続部の位置によるばらつきを低減するこ
とができる。これはS型ベンドを用いない端子でも同じ
効果が得られる。また、モジュール組立の点では端子接
続位置を一列に並べたことで接続後の半田206の外観
を検査しやすい効果、端子高さを揃えやすい効果があ
る。また、電流容量が大きいため端子の体積が大きくベ
ンドの効果がききにくい主端子をモジュールの中央に配
置することでモジュール全体の信頼製を向上させること
ができる。さらに、モジュール中央部に主端子を配置し
たことで端子の配線長さが短く、インダクタンスや配線
抵抗を小さくできる効果もある。
【0033】次に本実施例モジュールの制御端子の構造
について説明する。図13に本実施例のゲート端子13
01とエミッタセンス端子1302,コレクタセンス端
子1303を示す。ゲート端子1301は各DBC−A
lN基板103から1箇所、モジュール全体としては6
箇所をゲート外部端子601に配線する。エミッタセン
ス端子1302は各DBC−AlN基板103から2箇
所、モジュール全体としては12箇所をエミッタセンス
外部端子602に配線する。また、コレクタセンス端子1
303は一つのIGBTユニット701のコレクタ端子
401と一体で形成して直接モジュール外部端子603
に配線した。ゲート端子1301とエミッタセンス端子
1302は各々横一列に3枚ずつ配置したDBC−Al
N基板1031本配線で結ぶ対向するDBC−
AlN基板1032本の配線 1304,1305で結ぶ
大型のモジュールでモジュール外部端子601,602
が1本の場合、内部の配置によってどうしても配線長さ
の差が生じる。この差を極力小さくするため対向する基
板間を2本の配線1304,1305で結んだ。これに
より外部端子か遠い位置では短い経路の配線を自動的
に流れることで最適化して制御することができる。ま
た、配線位置は主端子からの電磁波によるノイズ発生の
影響を抑えるため主電流が流れる方向と平行な配線(各
々横一列に3枚ずつ配置したDBC−AlN基板103
を結ぶ配線)はモジュールの中心から距離を置き主端子
から遠い配置とした。また、主端子に近い配線は主電流
が流れる方向と垂直な配線(対向する基板間の配線)と
した。さらに、ゲート端子1301とエミッタセンス端
子1302の間隔を極力小さくすることによっても主端
子から電磁誘導による影響を抑えた。そのために各々横
一列に3枚ずつ配置したDBC−AlN基板103の配線
は端子を横に並べることでスペースを小さくし、対向す
る基板間の配線は端子を高さ方向で重ねた配置とした。
制御端子の端子接続位置は図11に示すようにベンド効
果の小さな方向で一列に並べ、かつゲート端子接続位置
113の変異量ΔYGとエミッタセンス端子接続位置1
11の変異量ΔYGEをほぼ等しくした。また、DBC
−AlN基板103上で対称に配置させ、モジュール全
体として端子接続位置を一列に並べるための方法として
図14に示すように基板間を配線する端子の両側から折
曲げることで各基板から見たベンドの方向を同じにして
近接した端子接続位置でも1枚の端子で構成することが
できる。これによりベンド位置によって影響を受ける基
板上の金属ワイヤ107のレイアウトも各基板間で同じ
とすることができる。
【0034】モジュール内部の端子間隔確保の方法を図
15〜図17に示す。ここで注意しなければならないの
は絶縁に必要な端子間隔Tを確保することと、モジュー
ル内を充填するシリコーンゲルが端子周辺を完全に覆い
端子間をまたがる空間を作らないことにある。例えば図
18に示すように端子間の間隔を確保するために樹脂製
のピン1501とほぼ同じ内径の樹脂製リング1801
を端子間に配置するとそのギャップ1802にシリコー
ンゲルが充填されない可能性があり、その間で短絡する
恐れがある。本実施例では主端子の端子間隔確保のため
に図15に示すように、端子ブロック205と一体にな
った樹脂製のピン1501にあらかじめ固定用穴を開け
ておいたコレクタ端子401を挿入し、次に端子間隔に
必要な厚さの樹脂製のピン1502を装着したエミッタ
端子301を挿入する。さらに両端子が動かないよう樹
脂の一部を例えば熱でかしめてふたをする。あるいは図
16に示すようにコレクタ端子401を挿入した後内径
の一部にシリコーンゲルが十分充填されるだけのキャッ
プを確保した突起1602を持った樹脂製のリング16
01を嵌め込み次にエミッタ端子301を挿入した後例
えば熱でかしめてふたをする。端子固定用のふたは熱か
しめではなく割ピンや、スクリュウキャップ等でも問題
ない。また、樹脂のなじみを利用して図17に示すよう
に端子ブロック205と一体になった端子ガイド170
1の端子挿入部にテーパ1702を付け端子を押し込む
ことで固定する。この時平面図に示すように端子の一部
に突起1703を付けておくとより容易に固定すること
ができる。図17は端子が横方向に並んだ場合の実施例
を示したが端子の幅を変えれば高さ方向のギャップも同
じテーパを設ける手法で端子位置と端子間隔を確保する
ことができる。
【0035】
【発明の効果】本発明によれば並列動作をさせる半導体
素子数が多い大容量のモジュールでも各素子間のバラン
スを保ち動作させることができるので高速でのスイッチ
ングが可能となり、短絡耐量も向上する。また、モジュ
ール外部で並列動作させる回路を構成するのでモジュー
ルのインダクタンスを低減できる。さらに、大容量で大
型化したモジュールでも端子と絶縁基板を接続する半田
の信頼性を均一にすることができモジュールの信頼性を
向上させることができる。
【図面の簡単な説明】
【図1】本発明を適用したモジュールの内部の平面図。
【図2】本発明を適用したモジュールの一部の断面図。
【図3】本発明を適用したモジュールのエミッタ端子構
造。
【図4】本発明を適用したモジュールのコレクタ端子構
造。
【図5】本発明を適用したモジュールの主端子配置。
【図6】本発明を適用したモジュールの外部の平面図。
【図7】本発明を適用したモジュールの等価回路図。
【図8】本発明を適用したモジュールの絶縁基板上のレ
イアウト図。
【図9】本発明を適用したモジュールの外部端子接続時
のインダクタンス。
【図10】モジュール内部の端子接続部半田の歪計算結
果。
【図11】本発明を適用した端子の外観図。
【図12】モジュールの各位置での端子接続部半田に影
響を及ぼす変異量。
【図13】本発明を適用したモジュールの制御端子配置
図。
【図14】本発明を適用したモジュールの制御端子外観
図。
【図15】本発明を適用したモジュールの端子間隔確保
構造。
【図16】本発明を適用したモジュールの端子間隔確保
構造。
【図17】本発明を適用したモジュールの端子間隔確保
構造。
【図18】従来モジュールの端子間隔確保構造。
【符号の説明】
101…IGBT素子、102…ダイオード素子、10
3…DBC−AlN基板、104…エミッタ配線、10
5…コレクタ配線、106…ゲート配線、107…金属ワ
イヤ、108…抵抗素子、109…底面金属基板、11
0…エミッタ端子接続位置、111…エミッタセンス端
子接続位置、112…コレクタ端子接続位置、113…
ゲート端子接続位置、201,202,206…半田、
203…端子、204…樹脂製ケースフタ、205…端
子ブロック、207…樹脂製ケース、208…シリコー
ンゴム系接着剤、209…熱硬化型エポキシ樹脂、21
0…樹脂注入口、211…シリコーンゲル、301…エ
ミッタ端子、302,303,304,305…エミッタ端
子接続位置、306…電流経路、307…エミッタ外部
端子,401…コレクタ端子、402,403,40
4,405…コレクタ端子接続位置、406…電流経
路、407…コレクタ外部端子、501…S型ベンド、
601…ゲート外部端子、602…エミッタセンス外部
端子、603…コレクタセンス外部端子、604…絶縁
用の溝、605…絶縁用の壁、606…モジュール取付
け穴、607…ケースリング、701…IGBTユニッ
ト、702…モジュール外部エミッタ配線、703…モ
ジュール外部コレクタ配線、801…DBC−AlN基
板上レイアウト中心線、1101…端子のスリット、1
301…ゲート端子、1302…エミッタセンス端子、
1303…コレクタセンス端子、1304,1305…
対向する基板間配線、1401…制御端子S型ベンド、
1501…端子ブロックと一体の樹脂製ピン、1502
…樹脂製ピン、1503…熱かしめ領域、1601…突起付
の樹脂製リング、1602…突起、1701…端子ブロ
ックと一体の樹脂製ガイド、1702…テーパ、170
3…端子の突起、1801…樹脂製リング、1802…
ギャップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薗部 幸男 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 田中 明 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 井上 広一 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 斉藤 隆一 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平8−111503(JP,A) 特開 平8−78620(JP,A) 特開 平8−195471(JP,A) 特開 平8−251940(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 25/00 - 25/18

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】底面が金属基板、側面及び上面が有機樹脂
    で構成され、内部に複数個の半導体素子を搭載し、前記
    底面の金属基板上とモジュール内部に搭載する半導体素
    子との間に複数枚の絶縁基板を配置した内部絶縁型のパ
    ワー半導体装置において、 偶数個の第1の半導体素子であるIGBT素子と、偶数
    個の第2の半導体素子であるダイオード素子とを1枚の
    絶縁基板上に配置して該IGBT素子の主端子にダイオ
    ード素子を逆並列接続し、かつ偶数絶縁基板をモ
    ジュール内で並列接続して1つの回路ユニットを構成
    し、複数個の該回路ユニットを前記金属板上に配置して
    前記回路ユニットそれぞれの主端子に対応した外部
    子をモジュール上面に2列に配置し、外部端子をモ
    ジュール外部で接続することによって前記複数の回路
    ニットを並列動作させることを特徴としたパワー半導体
    装置。
  2. 【請求項2】請求項1項に記載の内部絶縁型のパワー半
    導体装置において、モジュール内部で複数の絶縁基板上
    の回路間を配線した端子の主電流が流れる面をモジュー
    ルの高さ方向で重ねた構造を適用した場合、各端子から
    絶縁基板上の回路に接続する部分をモジュールの側面に
    投影した高さの合計が前記主端子を重ねて配線した端子
    のうちモジュール上面側の端子の高さより高いことを特
    徴としたパワー半導体装置。
  3. 【請求項3】請求項1項に記載の内部絶縁型のパワー半
    導体装置において、各端子から絶縁基板上の回路に接合
    する部分にS型ベンドを適用した場合、各絶縁基板上の
    端子接続位置が同じであり、かつ、前記S型ベンドのベ
    ンド方向と垂直な方向のモジュール側面の中心部にS型
    ベンド方向と平行なモジュール側面と平行に端子接続位
    置を並べて配置したことを特徴とするパワー半導体装
    置。
  4. 【請求項4】請求項1項に記載の内部絶縁型のパワー半
    導体装置において、各絶縁基板間を配線する制御用配線
    を主端子よりモジュールの周辺で配線し、かつ周辺で配
    線した制御端子間の配線を制御用配線の電流が主端子の
    電流が流れる方向と垂直になる配置で、モジュール内部
    で制御用配線がループ形状となることを特徴とするパワ
    ー半導体装置。
  5. 【請求項5】請求項1項に記載の内部絶縁型のパワー半
    導体装置において、モジュール内部の端子間の絶縁を絶
    縁材のスペーサにより確保したことを特徴とするパワー
    半導体装置。
JP27584196A 1996-09-06 1996-10-18 パワー半導体装置 Expired - Lifetime JP3521651B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27584196A JP3521651B2 (ja) 1996-10-18 1996-10-18 パワー半導体装置
DE1997626518 DE69726518T2 (de) 1996-09-06 1997-09-02 Leistungshalbleiteranordnung in modularer Bauart
EP19970115291 EP0828341B1 (en) 1996-09-06 1997-09-02 Modular type power semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27584196A JP3521651B2 (ja) 1996-10-18 1996-10-18 パワー半導体装置

Publications (2)

Publication Number Publication Date
JPH10125856A JPH10125856A (ja) 1998-05-15
JP3521651B2 true JP3521651B2 (ja) 2004-04-19

Family

ID=17561187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27584196A Expired - Lifetime JP3521651B2 (ja) 1996-09-06 1996-10-18 パワー半導体装置

Country Status (1)

Country Link
JP (1) JP3521651B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899328B2 (en) 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
JP4479577B2 (ja) 2005-04-28 2010-06-09 株式会社日立製作所 半導体装置
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP5206188B2 (ja) * 2008-07-15 2013-06-12 三菱電機株式会社 半導体装置
JP5207862B2 (ja) * 2008-07-16 2013-06-12 三菱電機株式会社 半導体モジュール
JP5100694B2 (ja) * 2009-04-01 2012-12-19 三菱電機株式会社 半導体装置
JP5081951B2 (ja) * 2010-05-31 2012-11-28 日立オートモティブシステムズ株式会社 インバータ装置
JP5440438B2 (ja) 2010-08-04 2014-03-12 三菱電機株式会社 パワーモジュール
JP5705099B2 (ja) 2011-12-16 2015-04-22 三菱電機株式会社 半導体スイッチング装置
JP5494851B2 (ja) * 2013-02-19 2014-05-21 三菱電機株式会社 半導体装置
WO2014192093A1 (ja) * 2013-05-29 2014-12-04 三菱電機株式会社 半導体装置
JP6406815B2 (ja) * 2013-11-29 2018-10-17 株式会社東芝 半導体装置
JP2015119121A (ja) * 2013-12-20 2015-06-25 株式会社 日立パワーデバイス パワー半導体装置
JP6252194B2 (ja) * 2014-01-17 2017-12-27 株式会社豊田自動織機 半導体装置
JP6166701B2 (ja) 2014-08-22 2017-07-19 株式会社東芝 半導体装置
JP2017050488A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージ
CN110323273A (zh) 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899328B2 (en) 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module

Also Published As

Publication number Publication date
JPH10125856A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
JP3521651B2 (ja) パワー半導体装置
US6770964B2 (en) Semiconductor device including intermediate wiring element
EP0546731B1 (en) Internal wiring structure of a semiconductor device
EP0828341B1 (en) Modular type power semiconductor apparatus
KR100566046B1 (ko) 파워 반도체장치
US5559374A (en) Hybrid integrated circuit
JP3256636B2 (ja) 圧接型半導体装置
US6885096B2 (en) Semiconductor device having at least three power terminals superposed on each other
KR101633319B1 (ko) 클립 배선을 가지는 반도체 다이 패키지 및 이의 제조 방법, 반도체 다이 패키지를 사용하는 전기 어셈블리 및 시스템
JP3947255B2 (ja) 複数のサブモジュールを有するパワー半導体モジュール
EP2099119B1 (en) Power converter apparatus
EP2099120B1 (en) Power converter
EP3648159B1 (en) Semiconductor package and method of fabricating a semiconductor package
US20210037674A1 (en) Packaged power electronic device, in particular bridge circuit comprising power transistors, and assembling process thereof
JP4040838B2 (ja) 電力用半導体装置
JPH08191130A (ja) 半導体モジュール
JP3267169B2 (ja) パワー半導体装置
JP3769228B2 (ja) 電力半導体装置
EP2099121B1 (en) Power converter apparatus
JP4031333B2 (ja) 半導体装置
US6011302A (en) Semiconductor device with reduced amount of sealing resin
JP2002164503A (ja) パワー半導体装置
JP4026783B2 (ja) 複合半導体装置
JPH10335523A (ja) 半導体装置
KR20240013692A (ko) 반도체 패키지 및 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term