JP4040838B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP4040838B2 JP4040838B2 JP2000383631A JP2000383631A JP4040838B2 JP 4040838 B2 JP4040838 B2 JP 4040838B2 JP 2000383631 A JP2000383631 A JP 2000383631A JP 2000383631 A JP2000383631 A JP 2000383631A JP 4040838 B2 JP4040838 B2 JP 4040838B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power semiconductor
- module
- main
- control board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電力用半導体装置に関し、特に複数の電力用ＩＧＢＴモジュールで構成されるモジュールユニットに関する。
【０００２】
【従来の技術】
従来からトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオード等の電力用半導体素子をモジュール化した構成（以後、半導体装置モジュールと呼称）が知られている。
【０００３】
これらの半導体装置モジュールの電流容量はモジュール内部の各半導体素子の電流容量と、その半導体素子の並列数で決まる。すなわちモジュールの定格電流容量を決定し、定格電流容量を満たすために複数の半導体素子を並列に配設してパッケージングして１個のモジュールを構成している。
【０００４】
従来の半導体装置モジュールの一例として、図２４に特開平１０−１２５８５６号公報に示された構成を示す。
【０００５】
図２４はモジュールの内部構成を示す平面図であり、底面金属基板１０９の上に同じ構成を有した６つのブロックが配設されている。
【０００６】
各ブロックにおいては、４個のＩＧＢＴ素子１０１、２個のダイオード素子１０２および４個の抵抗素子１０８を有し、それらは絶縁基板１０３上に配設されている。
【０００７】
また、絶縁基板１０３上のエミッタ配線１０４上にはエミッタ端子接続位置１１０が設けられ、コレクタ配線１０５上にはコレクタ端子接続位置１１２が設けられ、ゲート配線１０６上にはゲート端子接続位置１１３が設けられている。
【０００８】
これらエミッタ端子接続位置１１０、コレクタ端子接続位置１１２およびゲート端子接続位置１１３には外部との接続のための電極板（図示せず）が接続される。
【０００９】
そして、底面金属基板１０９の端縁部を囲むように樹脂ケースを配設し、その内部に熱硬化型エポキシ樹脂を封入することで１個の半導体装置モジュールが完成する。
【００１０】
【発明が解決しようとする課題】
以上説明したように、従来はモジュールの定格電流容量に応じて複数の電力用半導体素子を並列に配設していたが、以下のような問題点を有していた。
【００１１】
すなわち、第１の問題点は、モジュールの定格電流に応じた底面金属基板、樹脂ケースおよび電極板が必要であり、定格電流値の異なるモジュールとの部品の共用が困難ということである。
【００１２】
特に、ＩＧＢＴモジュールにはゲートおよびエミッタの接続端子が必要であり、また制御回路を内蔵したＩＰＭ（Intelligent Power Module）では制御基板のスペースが必要であるとともに、保護機能の関係からゲートおよびエミッタに加えてさらに多くの端子が必要でありパッケージの共通化が困難である。
【００１３】
なお、樹脂ケース（パッケージ）および各種電極板の作成には、費用的に高額な金型が必要であり、また、モジュールの種類を増やすことは、モジュールを供給する立場としては、管理が煩雑になり得策ではない。
【００１４】
第２の問題点は、定格電流値が大きくなると半導体素子数が増え、底面金属基板の面積を広くする必要があることである。その結果、熱応力による歪みを受けやすくなり、ハンダ付け部分のストレス増大に起因する信頼性の低下などの問題が発生しやすくなる。
【００１５】
第３の問題点は、並列に接続された複数の半導体素子に電流を流すために、電極板には厚い金属板を使用する必要があることである。上述したように各種電極板は、絶縁基板１０３上に配設された各種配線パターンにハンダ付けにより接続するが、電極板が厚いと、振動やヒートサイクルを受けた場合に、ハンダ付け部分にストレスが加わりやすくなり、信頼性の低下などの問題が発生しやすくなる。
【００１６】
第４の問題点は、電極に流れる電流は測定できるが、並列に接続された複数の半導体素子のそれぞれに流れる電流は測定できないことである。このため、モジュールに定格電流を流した場合、電極間の電流バランスは確認できるが、各半導体素子間の電流バランスは確認することはできない。
【００１７】
第５の問題点は、モジュール内の１素子に不具合が発生すると、モジュール全体を交換する必要が生じ、また修理もできなということである。また、大容量になればなるほどロスコストが多くなるが、モジュールを作り込む前に１素子のみを使用状態と同様の条件下でテストをしようとしても困難である。
【００１８】
この発明は上記のような課題を解決するためになされたものであり、モジュール間で構成部品や樹脂ケースが共通化され、定格電流値の増大に伴うストレス等の不具合を防止し、各半導体素子個々の特性が測定可能で、テストやメンテナンスが容易な電力用半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る請求項１記載の電力用半導体装置は、金属基板と、前記金属基板を覆うように配設される箱状の樹脂ケースと、所定の回路パターンを有し、前記金属基板上に配設される絶縁基板と、前記絶縁基板上に設けられた電力用半導体素子と、それぞれの一方端が前記電力用半導体素子の２つの主電極に電気的に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出し、前記電力用半導体素子の主電流が流れる１対の主電極板と、それぞれの一方端が前記電力用半導体素子に電気的に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出する前記電力用半導体素子の駆動制御のための制御信号が入力される第１および第２の制御信号端子とを有した半導体装置モジュールを複数個と、複数の前記半導体装置モジュールの上部に渡って配設される制御基板と、を備え、前記制御基板は、複数の前記半導体装置モジュールの、それぞれの前記第１および第２の制御信号端子が直接に接続される第１および第２の配線パターンと、前記第１および第２の配線パターンを介して複数の前記第１および第２の制御信号端子がそれぞれ共通に接続される第１および第２の制御信号端子板とを主面上に有する。
【００２０】
本発明に係る請求項２記載の電力用半導体装置は、前記電力用半導体素子が、１個のＩＧＢＴ素子を含み、前記第１および第２の制御信号端子は、前記ＩＧＢＴ素子のエミッタ電極およびゲート電極に電気的に接続される。
【００２１】
本発明に係る請求項３記載の電力用半導体装置は、前記電力用半導体素子が、２個のＩＧＢＴ素子を含み、前記第１および第２の制御信号端子は、前記ＩＧＢＴ素子のそれぞれに対して１対ずつ配設され、対になった前記第１および第２の制御信号端子は、それぞれ対応する前記ＩＧＢＴ素子のエミッタ電極およびゲート電極に電気的に接続される。
【００２２】
本発明に係る請求項４記載の電力用半導体装置は、前記所定の回路パターンが、前記電力用半導体素子が搭載され、その一方の主電極が直接に接続される第１の主回路パターンと、前記電力用半導体素子の他方の主電極が電気的に接続される第２の主回路パターンと、前記第１および第２の制御信号端子が接続される第１および第２の信号回路パターンとを含み、前記１対の主電極板は、前記第１および第２の主回路パターンにそれぞれ直接に接続され、前記第１および第２の制御信号端子は、前記第１および第２の信号回路パターンに直接に接続される。
【００２３】
本発明に係る請求項５記載の電力用半導体装置は、前記所定の回路パターンが、前記電力用半導体素子が搭載され、その一方の主電極が直接に接続される第１の主回路パターンと、前記電力用半導体素子の他方の主電極が電気的に接続される第２の主回路パターンとを含み、前記１対の主電極板は、前記第１および第２の主回路パターンにそれぞれ直接に接続され、前記半導体装置モジュールは、前記絶縁基板の前記第１および第２の主回路パターン以外の部分に配設された中継絶縁基板と、前記中継絶縁基板上に配設され、前記電力用半導体素子の動作状態を検出する検出手段とをさらに備え、前記第１および第２の制御信号端子は、前記中継絶縁基板上に配設された第１および第２の中継絶縁基板上パターンに直接に接続される。
【００２４】
本発明に係る請求項６記載の電力用半導体装置は、前記電力用半導体素子がＩＧＢＴ素子を含み、前記検出手段は、前記ＩＧＢＴ素子の電流センス電極からの出力を受ける電流センスパターンと、２つの出力端が第１および第２のサーミスタパターンに接続されたサーミスタ素子とを有し、前記半導体装置モジュールは、一方端が前記電流センスパターンに直接に接続され、他方端が前記樹脂ケースの上面から外部へ突出する電流センス端子と、それぞれの一方端が前記第１および第２のサーミスタパターンに直接に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出する第１および第２のサーミスタ端子とをさらに備え、前記制御基板は、前記電流センス端子、前記第１および第２のサーミスタ端子が直接に接続される第３ないし第５の配線パターンとをさらに備える。
【００２５】
本発明に係る請求項７記載の電力用半導体装置は、前記制御基板が、前記電力用半導体素子の駆動制御のための前記制御信号を出力する駆動回路をその主面上に備える。
【００２６】
本発明に係る請求項８記載の電力用半導体装置は、前記制御基板と複数の前記半導体装置モジュールとの間に配設された前記制御基板と同一形状のシールド金属板をさらに備える。
【００２７】
本発明に係る請求項９記載の電力用半導体装置は、前記制御基板と前記シールド金属板との間に配設された前記制御基板と同一形状の絶縁シートをさらに備える。
【００２８】
本発明に係る請求項１０記載の電力用半導体装置は、前記半導体装置モジュールが、前記樹脂ケースの上面に前記制御基板を固定するネジ穴を有する。
【００２９】
本発明に係る請求項１１記載の電力用半導体装置は、前記金属基板が、前記樹脂ケースによって覆われず、互いに反対方向に位置する２つの端部を有し、複数の前記半導体装置モジュールの配列は、複数の前記半導体装置モジュールのそれぞれの前記金属基板の２つの端部のうち、少なくとも一方側の上部に渡るように配設された連結板によって連結接続される。
【００３０】
本発明に係る請求項１２記載の電力用半導体装置は、前記連結板が、複数の前記半導体装置モジュールを連結接続した状態で、被取り付け部に取り付けるための貫通穴を有する。
【００３１】
【発明の実施の形態】
＜Ａ．実施の形態１＞
＜Ａ−１．半導体装置モジュールの構成＞
本発明に係る電力用半導体装置の実施の形態１として、図１に半導体装置モジュール１００を示す。
【００３２】
図１は半導体装置モジュール１００の内部構成を示す平面図であり、図１において、矩形の底面金属基板９上に絶縁基板３が配設され、絶縁基板３上にはエミッタパターン４、コレクタパターン５、ゲートパターン６、制御エミッタパターン８が互いに電気的に分離されて配設されている。
【００３３】
そして、コレクタパターン５上にはＩＧＢＴ素子１およびダイオード素子２が１個ずつ配設され、ＩＧＢＴ素子１とエミッタパターン４との間、ＩＧＢＴ素子１とゲートパターン６および制御エミッタパターン８との間、ダイオード素子２とエミッタパターン４との間は、複数の金属ワイヤー７によって電気的に接続されている。
【００３４】
図２は半導体装置モジュール１００の内部構成を示す斜視図であり、ゲートパターン６および制御エミッタパターン８からは、ゲート端子１６および制御エミッタ端子１８が垂直に延在している。なお、ゲート端子１６および制御エミッタ端子１８の長さはさらに長いが、図においては省略している。また、説明に無関係な部分の金属ワイヤー７も省略している。
【００３５】
図３は半導体装置モジュール１００を上面側から見た外観形状を示す平面図であり、図２に示す内部構成を樹脂ケース１０で覆った状態を示している。
【００３６】
図３において、主エミッタ端子板１１および主コレクタ端子板１２が、樹脂ケース１０の上面において外部に突出し、樹脂ケース１０の上面に並行になるように折り曲げて配設されている。
【００３７】
なお、樹脂ケース１０内にはシリコーンゲルおよびエポキシ樹脂等が充填されている。
【００３８】
また、樹脂ケース１０には、後に説明する制御基板２０をネジ止めする複数のナット１３が埋め込まれている。
【００３９】
また、底面金属基板９の長手方向両端部は樹脂ケース１０で覆われず、そこには円形の貫通穴ＨＬと半円形の切欠部ＮＰが設けられている。
【００４０】
図４は、図３に示す樹脂ケース１０で覆われた半導体装置モジュール１００を、矢示Ａ方向の側面側から見た外観形状を示す平面図である。図４に示すように、樹脂ケース１０は本体部ＢＤと、本体部ＢＤの上面上に突出するように配設され、主エミッタ端子板１１および主コレクタ端子板１２の取り出し部位となる突出部ＤＰとを有した構成となっている。
【００４１】
なお、ゲート端子１６および制御エミッタ端子１８は、本体部ＢＤの上面から外部に突出する構成となっているしている。
【００４２】
ここで、図５にＩＧＢＴ素子１およびダイオード素子２の接続関係を示す。図５に示すようにダイオード素子２は、フリーホイールダイオードとして機能するように、ＩＧＢＴ素子１に対して順電流が還流する向きに並列に接続されている。
【００４３】
なお、ＩＧＢＴ素子１のエミッタはエミッタパターン４を介して主エミッタ端子板１１に接続されるとともに、制御エミッタパターン８を介して制御エミッタ端子１８にも接続されている。
【００４４】
制御エミッタ端子１８はＩＧＢＴ素子１の駆動に際して使用され、制御エミッタ端子１８とゲート端子１６との間にゲート−エミッタ間電圧（例えば１５Ｖ程度）を印加することでＩＧＢＴ素子１を駆動することができる。
【００４５】
次に、図６を用いて、主エミッタ端子板１１および主コレクタ端子板１２の構成について説明する。
【００４６】
図６に示すように、主エミッタ端子板１１および主コレクタ端子板１２の平面視形状は略Ｌ字形状であり、Ｌ字形状の底辺にあたる部分の端部が外部に突出して外部端子となり、Ｌ字形状の長辺にあたる部分に、上記底辺とは反対方向に延在する内部端子１１１および１２１を有している。なお、内部端子１１１および１２１は同方向に９０度折り曲げられた構成となっている。
【００４７】
主エミッタ端子板１１および主コレクタ端子板１２は、Ｌ字形状の長辺にあたる部分の主面どうしが対向するように配設されるが、それぞれの外部端子部分どうしが対面しないように、１８０度回転した位置関係となるように配設されている。
【００４８】
そして、主エミッタ端子板１１および主コレクタ端子板１２の対向する主面間には、両者を電気的に絶縁する絶縁シートＩＳが挟まれ、さらに、主エミッタ端子板１１および主コレクタ端子板１２の互いに反対方向を向く主面を覆うように絶縁シートＩＳがそれぞれ配設され、主エミッタ端子板１１および主コレクタ端子板１２を、その周囲の構成から電気的に絶縁する構成となっている。
【００４９】
なお、各絶縁シートＩＳは、主エミッタ端子板１１および主コレクタ端子板１２の各主面に接着されている。
【００５０】
図７に主エミッタ端子板１１および主コレクタ端子板１２の半導体装置モジュール１００中での配設状態を示す。
【００５１】
図７に示すように、絶縁基板３上のコレクタパターン５に主コレクタ端子板１２の内部端子１２１が接合され、エミッタパターン４に主エミッタ端子板１１の内部端子１１１が接合されている。なお、両者の外部端子部分は、これらが突出するように樹脂ケース１０を被せた後、図３に示すように折り曲げられる。
【００５２】
主エミッタ端子板１１および主コレクタ端子板１２は、例えば銅板で構成され、３枚の絶縁シートＩＳで挟まれて１枚の板状となっているので、ラミネート板と呼称されることもある。
【００５３】
なお、ラミネート板を用いない構成としても良い。図８（Ａ）、（Ｂ）にその構成例を示す。
【００５４】
図８(Ａ)に示す主エミッタ端子板１１Ａおよび主コレクタ端子板１２Ａは、矩形の細長形状の銅板の長辺方向の両端部の一方が折り曲げられ、内部端子１１１Ａおよび１２１Ａとなった構成を有している。
【００５５】
なお、主エミッタ端子板１１Ａおよび主コレクタ端子板１２Ａを使用する場合、それぞれの外部端子の位置関係は、主エミッタ端子板１１および主コレクタ端子板１２を使用する場合とは入れ替わる。
【００５６】
また、図８(Ｂ)に示す主エミッタ端子板１１Ｂおよび主コレクタ端子板１２Ｂは、銅板の折り曲げられた部分１１１Ｂおよび１２１Ｂが絶縁基板３上に直接配設され、主エミッタ端子板１１Ｂの表面がエミッタパターン４を兼用し、主コレクタ端子板１２Ｂの表面がコレクタパターン５を兼用する構成となっている。
【００５７】
このように、主電極板としてラミネート板を使用しないことで、コスト低減、製作工程数の低減が可能となる。
【００５８】
＜Ａ−２．モジュールユニット＞
半導体装置モジュール１００は、１個のＩＧＢＴ素子１を有するので、半導体装置モジュール１００を複数個集め、電気的に並列に接続して１ユニット（モジュールユニットと呼称）を構成することで、並列に接続された複数のＩＧＢＴ素子を有する１個の半導体装置モジュールと等価な構成となる。以下、モジュールユニットの構成例について図９〜図１４を用いて説明する。
【００５９】
＜Ａ−２−１．第１の構成例＞
図９に、複数の半導体装置モジュール１００で構成されるモジュールユニット１０００を上部側から見た構成を、図１０には図９における矢示Ｂ方向から見た構成を示す。
【００６０】
図９に示すように、モジュールユニット１０００は、４個の半導体装置モジュール１００（図３参照）を、それぞれの主エミッタ端子板１１および主コレクタ端子板１２が一直線上に並ぶように密接して配列した第１および第２のモジュールアレイＭＡ１およびＭＡ２を有している。
【００６１】
第１および第２のモジュールアレイＭＡ１およびＭＡ２は、１８０度回転した位置関係となるように密接して並列に配設されている。
【００６２】
そして図１０に示すように、第１および第２のモジュールアレイＭＡ１およびＭＡ２を接合する部分においては、底面金属基板９の一方の端部の上部に、金属で構成される連結板であるユニット枠２２１が第１および第２のモジュールアレイＭＡ１およびＭＡ２に跨るように配設され、該ユニット枠２２１によって底面金属基板９どうしを連結する構成となっている。
【００６３】
ユニット枠２２１と各底面金属基板９との接続は、例えば、各底面金属基板９の裏面に皿穴加工を施し、対応するユニット枠２２１側にネジ穴を設け、皿ネジにて両者を固定するようにすれば良い。
【００６４】
また、各底面金属基板９の切欠部ＮＰ（図３参照）が隣り合うことによって形成される貫通穴（図示省略）と、当該貫通穴に対応するようにユニット枠２２１に配設された貫通穴ＨＬ１とを重ね合わせ、両者を貫通するようにネジを挿入して、放熱フィン（図示省略）に設けたネジ穴に固定することでモジュールユニット１０００を放熱フィンに固定することができる。
【００６５】
また、第１および第２のモジュールアレイＭＡ１およびＭＡ２を構成する半導体装置モジュール１００のそれぞれの底面金属基板９の他方の端部の上部には、それぞれユニット枠２２２（連結板）が配設され、該ユニット枠２２２によって底面金属基板９どうしを連結する構成となっている。なお、ユニット枠２２２と各底面金属基板９との接続は、ユニット枠２２１と同様であり、放熱フィンとの固定もユニット枠２２１と同様である。
【００６６】
また、図９に示すように、第１および第２のモジュールアレイＭＡ１およびＭＡ２を構成する半導体装置モジュール１００の本体部ＢＤ（図３参照）の上面全域を覆うように制御基板２０が配設されている。
【００６７】
制御基板２０は絶縁材で構成され、その主面表面にゲート配線パターン５６および制御エミッタ配線パターン５８が配設されている。なお、図９においてはゲート配線パターン５６および制御エミッタ配線パターン５８が裏面に配設された構成を示しており、上部からは見えないが、便宜的にゲート配線パターン５６および制御エミッタ配線パターン５８を示している。
【００６８】
制御基板２０は本体部ＢＤの上面上だけでなく、ユニット枠２２１の上部を跨ぐように構成され、ユニット枠２２１の貫通穴ＨＬ１の上部および半導体装置モジュール１００の突出部ＤＰに対応する部分が開口部となった構成を有している。
【００６９】
また、半導体装置モジュール１００の本体部ＢＤの上面から垂直に突出するゲート端子１６および制御エミッタ端子１８および（図３参照）に対応する部分には貫通穴ＨＬ２およびＨＬ３が設けられ、当該貫通穴ＨＬ２およびＨＬ３にゲート端子１６および制御エミッタ端子１８が挿入される構成となっている。
【００７０】
ここで、図９における領域Ｘの断面構成を示す図１１を用いて、制御基板２０の構成について説明する。
【００７１】
図１１に示すように、半導体装置モジュール１００から垂直に突出する制御エミッタ端子１８は制御基板２０の貫通穴ＨＬ３に挿入されハンダＳＤにより固定されている。制御エミッタ配線パターン５８は制御基板２０の下面側（半導体装置モジュール１００側）から貫通穴ＨＬ３の内および制御基板２０の上面側（半導体装置モジュール１００とは反対側）にかけて配設されており、ハンダＳＤにより制御エミッタ端子１８と制御エミッタ配線パターン５８が電気的に接続されることになる。
【００７２】
なお、図１１においては制御エミッタ配線パターン５８は制御基板２０の下面側に配設されているが、制御基板２０の上面側に配設されていても良い。
【００７３】
また、ゲート端子１６は貫通穴ＨＬ２に挿入されるが、貫通穴ＨＬ２にはゲート配線パターン５６が係合していることは言うまでもない。
【００７４】
また、ゲート配線パターン５６は制御基板２０の下面側、上面側のどちらに配設しても良く、また、制御エミッタ配線パターン５８およびゲート配線パターン５６が同じ主面側に配設されずとも良い。
【００７５】
なお、制御エミッタ配線パターン５８およびゲート配線パターン５６のパターン形状は特に限定されるものではなく、両者が混線しないように配設できるのであればどのような形状であっても良い。
【００７６】
そして、制御基板２０のそれぞれ複数の貫通穴ＨＬ２およびＨＬ３に係合するゲート配線パターン５６および制御エミッタ配線パターン５８は、制御基板２０上に配設されたゲート端子板２３および制御エミッタ端子板２４に共通に接続され、ゲート端子板２３および制御エミッタ端子板２４を介して外部の駆動装置に電気的に接続され、ＩＧＢＴの駆動信号を受ける構成となっている。
【００７７】
なお、全てのゲート配線パターン５６および制御エミッタ配線パターン５８は、ゲート端子板２３および制御エミッタ端子板２４に共通に接続されるので、全ての半導体装置モジュール１００のＩＧＢＴ素子は電気的に並列に接続され、モジュールユニット１０００は８個のＩＧＢＴ素子が並列に接続された構成となる。
【００７８】
なお、制御基板２０の半導体装置モジュール１００の本体部ＢＤの上面に埋め込まれた複数のナット１３（図３参照）に対応する部分には貫通穴（図示省略）が設けられ、当該貫通穴を通してネジ２５により制御基板２０が第１および第２のモジュールアレイＭＡ１およびＭＡ２に固定される。このような構成にすることで、貫通穴ＨＬ２およびＨＬ３にゲート端子１６および制御エミッタ端子１８が挿入された場合に、ゲート端子１６および制御エミッタ端子１８に制御基板２０の荷重がかかることを防止できる。
【００７９】
＜Ａ−２−２．第２の構成例＞
図１２に、複数の半導体装置モジュール１００で構成されるモジュールユニット２０００を上部側から見た構成を、図１３には図１２における矢示Ｃ方向から見た構成を示す。
【００８０】
図１２に示すように、モジュールユニット２０００は、４個の半導体装置モジュール１００（図３参照）を、それぞれの主エミッタ端子板１１および主コレクタ端子板１２が一直線上に並ぶように密接して配列した第１および第２のモジュールアレイＭＡ１およびＭＡ２を有している。
【００８１】
第１および第２のモジュールアレイＭＡ１およびＭＡ２は、並行移動した位置関係となるように密接して並列に配設されている。
【００８２】
そして、図１２に示すように、第１および第２のモジュールアレイＭＡ１およびＭＡ２の半導体装置モジュール１００の本体部ＢＤ（図３参照）の上面上には、互いに独立した制御基板２０Ａが配設されている。
【００８３】
制御基板２０Ａの平面視形状はＬ字形であり、Ｌ字形状の底辺にあたる部分にゲート端子板２３および制御エミッタ端子板２４が配設され、Ｌ字形状の長辺にあたる部分に、各半導体装置モジュール１００のゲート端子１６および制御エミッタ端子１８を挿入する複数の貫通穴ＨＬ２およびＨＬ３が設けられている。
【００８４】
その他、図９を用いて説明したモジュールユニット１０００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００８５】
モジュールユニット１０００と異なるのは、第１および第２のモジュールアレイＭＡ１およびＭＡ２で、それぞれ独立した２枚の制御基板２０Ａを用いている点であり、第１および第２のモジュールアレイＭＡ１およびＭＡ２は独立して動作させることが可能である。
【００８６】
すなわち、第１および第２のモジュールアレイＭＡ１およびＭＡ２は、それぞれ４個のＩＧＢＴ素子が並列に接続された独立したモジュールユニットとして動作させることができる。
【００８７】
なお、例えば、第１および第２のモジュールアレイＭＡ１およびＭＡ２の主エミッタ端子板１１どうし、および主コレクタ端子板１２どうしを電気的に接続し、２枚の制御基板２０Ａのそれぞれのゲート端子板２３および制御エミッタ端子板２４を共通化すれば、モジュールユニット１０００と同様に８個のＩＧＢＴ素子が並列に接続された構成にもできる。
【００８８】
なお、モジュールユニット２０００では、第１および第２のモジュールアレイＭＡ１およびＭＡ２で、それぞれ独立した２枚の制御基板２０Ａを用いる構成を示したが、図１４に示すように構造的には一体化した制御基板２０Ｂを用いるようにしても良い。
【００８９】
すなわち、図１４に示す制御基板２０Ｂは、図１２に示した第１モジュールアレイＭＡ１側の制御基板２０Ａに相当する部分のＬ字形状の底辺にあたる部分と、第２モジュールアレイＭＡ２側の制御基板２０Ａに相当する部分のＬ字形状の底辺にあたる部分とを構造的に一体化したものであるが、ゲート端子板２３および制御エミッタ端子板２４は、第１モジュールアレイＭＡ１側および第２モジュールアレイＭＡ２側のそれぞれに配設され、第１モジュールアレイＭＡ１側と第２モジュールアレイＭＡ２側とで、ゲート配線パターン５６および制御エミッタ配線パターン５８は独立している。
【００９０】
＜Ａ−３．作用効果＞
以上説明したように、本発明に係る半導体装置モジュール１００においては、ＩＧＢＴ素子１およびダイオード素子２を１個ずつ有する構成であり、底面金属基板９の面積を小さくすることができるので、熱応力による歪みを受けにくく、ハンダ付け部分のストレス増大に起因する信頼性の低下などの問題の発生を防止できる。
【００９１】
また、電流容量が小さいので、主エミッタ端子板１１および主コレクタ端子板１２の厚みを薄くすることができ、絶縁基板３上のエミッタパターン４およびコレクタパターン５との接続において接合部にストレスが加わることが抑制され、信頼性の低下などの問題の発生を防止できる。
【００９２】
また、絶縁基板３も小さくできるので、コスト低減が可能となる。
【００９３】
そして、定格電流容量を大きくするには半導体装置モジュール１００を複数個集め、電気的に並列に接続してモジュールユニットを構成すれば、並列に接続された複数のＩＧＢＴ素子を有する１個の半導体装置モジュールと等価な構成にできる。
【００９４】
従って、あらゆる電流容量に対応したＩＧＢＴモジュールユニットを容易に得ることができる。
【００９５】
すなわち、モジュールユニット１０００を例に採れば、電流容量を大きくするには半導体装置モジュール１００の個数を増やし、それに合わせて大型化した制御基板２０、ユニット枠２２１および２２２を準備すれば良いのでコスト低減が可能となる。
【００９６】
ここで、制御基板２０においては、ゲート配線パターン５６および制御エミッタ配線パターン５８を通じて、各半導体装置モジュール１００のゲート端子１６および制御エミッタ端子１８を共通化できるので、複数の半導体装置モジュール１００で構成されるモジュールユニット１０００の駆動制御には不可欠の構成である。
【００９７】
また、半導体装置モジュール１００の使用個数が増えれば、量産効果によりさらなるコスト低減が可能となる。
【００９８】
例えば、従来、８００アンペアのＩＧＢＴモジュールを１００台製造していたのに対し、本発明によれば１００アンペアのＩＧＢＴモジュールを８００台製造することになる。
【００９９】
また、工場出荷試験時およびユーザー使用時に過電流等により素子が破壊した場合でも、半導体装置モジュール１００単位での交換が可能であるので、１つの素子の故障により装置全体が不良品になるという事態を回避でき、ロスコスト（廃却によるロス）を低減できる。
【０１００】
また、半導体装置モジュール１００の主端子間に流れる電流を測定することにより、ＩＧＢＴ素子１個ずつについての電流バランスを確認することができ、特性にバラつきを有する半導体装置モジュール１００を除外することで、特性の揃ったＩＧＢＴモジュールユニットを得ることができる。
【０１０１】
また、モジュールユニット２０００のように、モジュールアレイごとにそれぞれ独立した制御基板を用いることで、電流容量だけでなく、異なるアーム数を有する回路など、回路構成の多種多様なバリエーションに対応することが可能となる。
【０１０２】
なお、制御基板２０および２０Ａ上に半導体装置モジュール１００の並列駆動に関して必要なゲートバランス抵抗や、ゲート電圧保護用ツェナーダイオード等の電気部品を搭載することもでき、これらの電気部品を外部に配設する場合に比べて、占有面積を低減できる。
【０１０３】
＜Ｂ．実施の形態２＞
＜Ｂ−１．半導体装置モジュールの構成＞
本発明に係る半導体装置の実施の形態２として、図１５に半導体装置モジュール２００を示す。
【０１０４】
図１５は半導体装置モジュール２００の内部構成を示す斜視図であり、ＩＧＢＴ素子１は、中継絶縁基板３１上に配設されたゲート抵抗３６の一方端が電気的に接続されるゲート抵抗パターン２６１、制御エミッタパターン２８（中継絶縁基板上パターン）および電流センスパターン２９に金属ワイヤー７によって電気的に接続されている。
【０１０５】
そして、制御エミッタパターン２８および電流センスパターン２９からは、制御エミッタ端子１８および電流センス端子１９が垂直に延在し、ゲート抵抗３６の他方端が電気的に接続されるゲート抵抗パターン２６２（中継絶縁基板上パターン）からはゲート端子１６が垂直に延在している。
【０１０６】
なお、中継絶縁基板３１上にはサーミスタ３５が配設されており、サーミスタ３５の２つの端子に電気的に接続されるサーミスタパターン２５１および２５２からはサーミスタ端子１５１および１５２が垂直に延在している。
【０１０７】
その他、図２に示した半導体装置モジュール１００の内部構成と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１０８】
図１６に半導体装置モジュール２００の回路構成を示す。図１６に示すように、中継絶縁基板３１上にはゲート抵抗３６およびサーミスタ３５が配設されている。ここで、電流センスパターン２９はＩＧＢＴ素子１の電流センス電極に接続されるが、電流センス電極とは主エミッタ電極１１に流れる電流の数千分の１の電流（センス電流）が流れるように形成された電極であり、センス電流を検出することで、ＩＧＢＴ素子１の過電流保護および短絡保護が可能となる。
【０１０９】
また、サーミスタ３５により半導体装置モジュール２００内の温度検出が可能になるので、モジュールの過熱保護が可能となる。なお、サーミスタ３５の代わりに温度検出のための集積回路を使用することもできる。
【０１１０】
なお、半導体装置モジュール２００においては、ゲート端子１６および制御エミッタ端子１８の他に、電流センス端子１９、サーミスタ端子１５１および１５２を有し、これらは樹脂ケース１０の外部に突出するので、樹脂ケース１０にはこれらに対応した部分に貫通穴が必要となる。しかし、半導体装置モジュール１００および２００において、ゲート端子１６および制御エミッタ端子１８の配設位置や配設間隔を同じにし、樹脂ケース１０に、ゲート端子１６および制御エミッタ端子１８のための貫通穴ＨＬ２およびＨＬ３とともに、電流センス端子１９、サーミスタ端子１５１および１５２に対応した貫通穴を予め配設しておけば、半導体装置モジュール１００および２００において樹脂ケース１０を共用できる。
【０１１１】
＜Ｂ−２．モジュールユニット＞
図１７に、複数の半導体装置モジュール１００と１個の半導体装置モジュール２００で構成されるモジュールユニット３０００を上部側から見た構成を、図１８には図１７における矢示Ｄ方向から見た構成を示す。
【０１１２】
図１７に示すように、モジュールユニット３０００は、３個の半導体装置モジュール１００と１個の半導体装置モジュール２００を配列した第１のモジュールアレイＭＡ１１と、４個の半導体装置モジュール１００を配列した第２のモジュールアレイＭＡ１２とを有している。
【０１１３】
なお、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２は、それぞれの主エミッタ端子板１１および主コレクタ端子板１２が一直線上に並ぶように密接して配列されており、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２は、１８０度回転した位置関係となるように密接して並列に配設されている。
【０１１４】
図１７に示すように、第１のモジュールアレイＭＡ１１の半導体装置モジュール１００および２００の本体部ＢＤ（図３参照）の上面上、第２のモジュールアレイＭＡ１２の本体部ＢＤの上面上には、制御基板２１が配設されている。
【０１１５】
より正確に言えば、制御基板２１は略Ｃ字形状をなし、Ｃ字形状の２つの腕にあたる部分が、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２上において制御基板腕部２１１および２１２として配設されている。
【０１１６】
そして、制御基板腕部２１１には、半導体装置モジュール１００および２００のゲート端子１６および制御エミッタ端子１８を挿入する複数の貫通穴ＨＬ２およびＨＬ３に加えて、半導体装置モジュール２００の電流センス端子１９、サーミスタ端子１５１および１５２を挿入する貫通穴ＨＬ４、ＨＬ５およびＨＬ６が配設されている。なお、貫通穴ＨＬ２およびＨＬ３にはゲート配線パターン５６および制御エミッタ配線パターン５８が係合し、貫通穴ＨＬ４、ＨＬ５およびＨＬ６には電流センス配線パターン５９、サーミスタ配線パターン５５１および５５２が係合する。
【０１１７】
なお、図１７においては各種配線パターンが裏面に配設された構成を示しており、上部からは見えないが、便宜的に各種配線パターンを示している。
【０１１８】
また、制御基板腕部２１２には、半導体装置モジュール１００のゲート端子１６および制御エミッタ端子１８を挿入する複数の貫通穴ＨＬ２およびＨＬ３が配設されている。
【０１１９】
そして、制御基板２１のＣ字形状の胴体部をなす部分は、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２の上部から外れて位置し、当該部分を制御基板胴体部２１３と呼称する。
【０１２０】
制御基板胴体部２１３には、駆動回路や保護回路などが形成された回路部４１が配設され、また、ゲート配線パターン５６および制御エミッタ配線パターン５８が共通に接続されるゲート端子板２３および制御エミッタ端子板２４、電流センス配線パターン５９、サーミスタ配線パターン５５１および５５２に接続される電流センス端子板３９およびサーミスタ端子板３５１および３５２が配列された端子台４２が配設されている。
【０１２１】
回路部４１に配設される駆動回路は、８個のＩＧＢＴ素子のオン／オフ動作を並列して行う回路であり、保護回路は、半導体装置モジュール２００の電流センス端子１９およびサーミスタ端子１５１および１５２の出力を受けて半導体装置モジュール１００および２００の過電流保護および過熱保護を行う回路である。
【０１２２】
また、図１７に示すように、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２を接合するユニット枠２３は略Ｅ字形状をなし、Ｅ字形状の中央の腕にあたる部分が、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２を接合する部分の上部においてユニット枠腕部２３１として配設されている。
【０１２３】
図１８に示すように、ユニット枠腕部２３１は、半導体装置モジュール１００および２００の底面金属基板９の一方の端部の上部に、第１および第２のモジュールアレイＭＡ１およびＭＡ２に跨るように配設され、該ユニット枠腕部２３１によって底面金属基板９どうしを連結する構成となっている。
【０１２４】
また、Ｅ字形状のユニット枠２３の両端の２つの腕にあたる部分が、底面金属基板９の他方の端部の上部に、それぞれユニット枠腕部２３２として配設され、該ユニット枠腕部２３２によって底面金属基板９どうしを連結する構成となっている。
【０１２５】
そして、Ｅ字形状のユニット枠２３の胴体部をなす部分はユニット枠胴体部２３３と呼称され、制御基板胴体部２１３に対応する位置に配設されている。
【０１２６】
ユニット枠胴体部２３３は制御基板胴体部２１３をスペーサ５１を介して支えるために配設されている。スペーサ５１は少なくともユニット枠胴体部２３３側で固定されている。
【０１２７】
その他、図９を用いて説明したモジュールユニット１０００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１２８】
＜Ｂ−３．作用効果＞
以上説明したように、半導体装置モジュール２００においては、図１を用いて説明した半導体装置モジュール１００の基本構成を変えることなく、中継絶縁基板３１を付加するだけで、付加機能（電流センス、温度センス）を有した半導体装置モジュールを得ることができ、また絶縁基板の共用化を図ることができる。
【０１２９】
従って、半導体装置モジュール１００と同様の作用効果に加え、サーミスタ３５およびＩＧＢＴ素子１のセンス電流を検出する構成を内部に有しているので、ＩＧＢＴ素子１の過電流保護、短絡保護および過熱保護が可能となる。
【０１３０】
また、モジュールユニット３０００を例に採れば、制御基板２１上に駆動回路や保護回路などが形成された回路部４１を有しているので、ＩＧＢＴ素子１の駆動および制御がモジュールユニット３０００だけで可能となる。
【０１３１】
また、半導体装置モジュール２００を組み込み、センス電流や内部温度をモニタすることで、モジュールユニット３０００に含まれる８個のＩＧＢＴ素子１の何れかに不具合が生じた場合に、保護回路を動作させてＩＧＢＴ素子１の過電流保護、短絡保護を行うことができる。また、保護回路を動作とともにエラー信号を外部に送信することもできる。
【０１３２】
また、制御基板２１上に絶縁トランスおよび光データリンクを搭載することで、モジュールユニット３０００を高電位部に配設した場合でも、低電位部からの制御が可能となり、アイソレーション機能を有したモジュールユニットにすることができる。
【０１３３】
なお、上述のように、駆動回路や保護回路を有したモジュールユニットをＩＰＭユニットと称する。
【０１３４】
＜Ｂ−４．変形例＞
モジュールユニット３０００においては、半導体装置モジュール１００および２００の近傍に駆動回路や保護回路を有するので、半導体装置モジュール１００および２００内のＩＧＢＴ素子１のスイッチング動作に際して発生するスイッチングノイズが駆動回路や保護回路に影響を及ぼす可能性がある。
【０１３５】
そこで、制御基板２１と半導体装置モジュール１００および２００との間にシールド板を配設することでスイッチングノイズの影響を低減することができる。
【０１３６】
図１９は、シールド板６１を配設するための構成を示す図であり、制御基板２１の下面側（半導体装置モジュール１００側）に、まず制御基板２１と同等の形状を有する絶縁シート６２を配設し、絶縁シート６２を間に介して、金属板で構成される制御基板２１と同等の形状を有するシールド板６１を配設する。
【０１３７】
絶縁シート６２は制御基板２１の下面に各種配線パターンが配設されている場合に、シールド板６１が各種配線パターンに接触して配線パターン間の短絡を防止するために設けられている。
【０１３８】
なお、シールド板６１および絶縁シート６２には、制御基板２１における貫通穴ＨＬ７に対応する部分に貫通穴ＨＬ７１およびＨＬ７２が配設されており、これらの貫通穴を通してネジ２５（図１７参照）により第１および第２のモジュールアレイＭＡ１１およびＭＡ１２に固定される。
【０１３９】
図２０に、図１７に示す領域Ｙに相当する部分の断面図を示す。図２０に示すように、制御基板２１、シールド板６１および絶縁シート６２がネジ２５により固定されている。
【０１４０】
図２０に示すように、ゲート端子１６は、シールド板６１および絶縁シート６２に接触しないように、両者に配設された開口部を通って制御基板２１に達している。これは他の端子においても同様である。
【０１４１】
なお、シールド板６１はスペーサ５２の上に載置されており、シールド板６１の半導体装置モジュール１００および２００上での高さ方向の位置が保持されている。スペーサ５２内は空洞であり、ネジ２５はスペーサ５２内を通って半導体装置モジュール１００および２００の本体部ＢＤの上面埋め込まれた複数のナット１３（図３参照）に固定されている。
【０１４２】
＜Ｃ．実施の形態３＞
＜Ｃ−１．半導体装置モジュールの構成＞
本発明に係る半導体装置の実施の形態３として、図２１に半導体装置モジュール３００を示す。
【０１４３】
図２１は半導体装置モジュール３００の内部構成を示す平面図であり、図２１において、矩形の底面金属基板９Ａ上に絶縁基板３Ａが配設され、絶縁基板３Ａ上にはエミッタパターン４Ａ、コレクタパターン５Ａ、２つのゲートパターン６Ａ、２つの制御エミッタパターン８Ａが互いに電気的に分離されて配設されている。
【０１４４】
そして、コレクタパターン５Ａ上にはＩＧＢＴ素子１およびダイオード素子２が２個ずつ配設され、ＩＧＢＴ素子１とエミッタパターン４との間、ＩＧＢＴ素子１とゲートパターン６および制御エミッタパターン８との間、ダイオード素子２とエミッタパターン４との間は、複数の金属ワイヤー７によって電気的に接続されている。
【０１４５】
そして、２つのＩＧＢＴ素子１は、それぞれ異なるゲートパターン６および制御エミッタパターン８に電気的に接続され、それぞれのゲートパターン６および制御エミッタパターン８からは、ゲート端子１６および制御エミッタ端子１８が垂直に延在していることは、図２に示した半導体装置モジュール１００と同じである。
【０１４６】
図２２は半導体装置モジュール３００を上面側から見た外観形状を示す平面図であり、図２１に示す内部構成を樹脂ケース１０Ａで覆った状態を示している。
【０１４７】
図２２において、主エミッタ端子板１１および主コレクタ端子板１２が、樹脂ケース１０Ａの上面において外部に突出し、樹脂ケース１０の上面に並行になるように折り曲げて配設されている。
【０１４８】
その他、図３に示した半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１４９】
＜Ｃ−２．作用効果＞
以上説明したように、半導体装置モジュール３００はＩＧＢＴ素子１およびダイオード素子２を２個ずつ有しており、各素子は電気的に並列に接続されているが、２つのＩＧＢＴ素子１は、それぞれ異なるゲートパターン６および制御エミッタパターン８に電気的に接続され、それぞれのゲートパターン６および制御エミッタパターン８からは、ゲート端子１６および制御エミッタ端子１８が延在しているので、２つのＩＧＢＴ素子１を別々に駆動することができる。
【０１５０】
そのため各ＩＧＢＴ素子の閾値電圧（Ｖｔｈ）および飽和電圧（Ｖｓａｔ）を測定でき、並列動作させた場合の分流比を予め把握した上で使用することができる。
【０１５１】
また、実施の形態１および２において説明した半導体装置モジュール１００および２００に比べて、電流容量を２倍にできるが、モジュールの短手方向の幅は２倍以下にすることができる。
【０１５２】
＜Ｄ．実施の形態４＞
＜Ｄ−１．半導体装置モジュールの構成＞
本発明に係る半導体装置の実施の形態４として、図２３に半導体装置モジュール４００を示す。
【０１５３】
図２３は半導体装置モジュール４００の内部構成を示す平面図であり、図２３において、矩形の底面金属基板９上に絶縁基板３が配設され、絶縁基板３上にはアノードパターン７４、カソードパターン７５、ゲートパターン６、制御エミッタパターン８が互いに電気的に分離されて配設されている。
【０１５４】
そして、カソードパターン７５上にはダイオード素子２が２個配設され、ダイオード素子２とアノードパターン７４との間は複数の金属ワイヤー７によって電気的に接続されている。
【０１５５】
なお、アノードパターン７４およびカソードパターン７５は、図１に示す半導体装置モジュール１００のエミッタパターン４およびコレクタパターン５と同じものであり、半導体装置モジュール１００の絶縁基板３を兼用できる。
【０１５６】
また、ゲートパターン６および制御エミッタパターン８は使用しないが、半導体装置モジュール１００の絶縁基板３を兼用しているので、絶縁基板３上に存在している。
【０１５７】
なお、半導体装置モジュール４００の外観形状は、図３および図４に示す半導体装置モジュール１００と基本的には同じであるので図示は省略するが、樹脂ケース１０の上面においてゲート端子１６および制御エミッタ端子１８は存在せず、また、主エミッタ端子板１１および主コレクタ端子板１２はアノード端子板およびカソード端子板となる。
【０１５８】
＜Ｄ−２．作用効果＞
以上説明したように、半導体装置モジュール４００は２個のダイオード素子を有するだけであるが、モジュールユニット１０００〜３０００と同様に、複数の半導体装置モジュール４００を用いてモジュールユニットを構成することで、あらゆる電流容量に応じたダイオードモジュールユニットを得ることができる。
【０１５９】
また、絶縁基板３は半導体装置モジュール１００と兼用できるので、コストを低減したモジュールを得ることができる。
【０１６０】
【発明の効果】
本発明に係る請求項１記載の電力用半導体装置によれば、半導体装置モジュールを複数集めて１つの半導体装置を構成するので、電流容量を増減するには半導体装置モジュールを増減すれば良く、あらゆる電流容量に対応した半導体装置を低コストで得ることができる。また、電力用半導体素子に不具合が生じた場合、半導体装置モジュールを効果することで対応でき、メンテナンスが容易となる。また、制御基板において複数の第１および第２の制御信号端子が直接に第１および第２の配線パターンに接続され、第１および第２の配線パターンを介して複数の第１および第２の制御信号端子が第１および第２の制御信号端子板に共通に接続されるので、複数の半導体装置モジュールに含まれる電力用半導体素子を共通に駆動制御するには、第１および第２の制御信号端子板に制御信号を入力すれば良く、複数の第１および第２の制御信号端子を個々に接続する手間が省ける。
【０１６１】
本発明に係る請求項２記載の電力用半導体装置によれば、半導体装置モジュールが電力用半導体素子として１個のＩＧＢＴ素子を含んで構成されるので、半導体装置モジュール１個あたりの定格電流容量は小さく、また、金属基板の面積を小さくすることができるので、熱応力による歪みを受けにくく、ハンダ付け部分のストレス増大に起因する信頼性の低下などの問題の発生を防止できる。また、電流容量が小さいので、１対の主電極板の厚みを薄くすることができ、絶縁基板上の回路パターンとの接続において接合部にストレスが加わることが抑制され、信頼性の低下などの問題の発生を防止できる。また、絶縁基板も小さくできるので、コスト低減が可能となる。
【０１６２】
本発明に係る請求項３記載の電力用半導体装置によれば、半導体装置モジュールが電力用半導体素子として２個のＩＧＢＴ素子を含んで構成され、第１および第２の制御信号端子が、ＩＧＢＴ素子のそれぞれに対して１対ずつ配設されるので、２つのＩＧＢＴ素子を別々に駆動することができる。そのため各ＩＧＢＴ素子の閾値電圧および飽和電圧を測定でき、並列動作させた場合の分流比を予め把握した上で使用することができる。
【０１６３】
本発明に係る請求項４記載の電力用半導体装置によれば、絶縁基板上に比較的簡単な回路パターンを配設するだけで電力用半導体素子を搭載することができ、コスト的に安価な半導体装置モジュールを得ることができる。
【０１６４】
本発明に係る請求項５記載の電力用半導体装置によれば、中継絶縁基板には第１および第２の制御信号端子を接続するための第１および第２の中継絶縁基板上パターンを備えるので、検出手段を備えない場合の半導体装置モジュールの絶縁基板では第１および第２の制御信号端子が接続される部分に中継絶縁基板を搭載することで、検出手段を備えた半導体装置モジュールを容易に得ることができ、絶縁基板を共用化して、コストを削減することができる。
【０１６５】
本発明に係る請求項６記載の電力用半導体装置によれば、検出手段が、ＩＧＢＴ素子の電流センス電極からの出力を受ける電流センスパターンと、サーミスタ素子とを有しているので、ＩＧＢＴ素子の過電流保護、短絡保護および過熱保護が可能となる。また、制御基板が電流センス端子、第１および第２のサーミスタ端子が直接に接続される第３ないし第５の配線パターンをさらに備えるので、電流センス端子、第１および第２のサーミスタ端子への配線作業の手間が省ける。
【０１６６】
本発明に係る請求項７記載の電力用半導体装置によれば、制御基板が、電力用半導体素子の駆動制御のための駆動回路を備えるので、駆動回路を外部に設ける場合に比べて占有面積を低減できる。
【０１６７】
本発明に係る請求項８記載の電力用半導体装置によれば、制御基板と複数の半導体装置モジュールとの間にシールド金属板を備えるので、電力用半導体素子がスイッチング素子である場合に、スイッチング動作に際して発生するスイッチングノイズが駆動回路等に影響を及ぼす可能性を低減できる。
【０１６８】
本発明に係る請求項９記載の電力用半導体装置によれば、制御基板とシールド金属板との間に絶縁シートを備えるので、制御基板の下面に何れかの配線パターンが配設されている場合に、シールド金属板が接触して配線パターン間の短絡を防止することができる。
【０１６９】
本発明に係る請求項１０記載の電力用半導体装置によれば、樹脂ケースに制御基板を固定することができるので、第１および第２の制御信号端子を第１および第２の配線パターンに接続しても、第１および第２の制御信号端子に制御基板の荷重等が作用することを防止できる。
【０１７０】
本発明に係る請求項１１記載の電力用半導体装置によれば、複数の半導体装置モジュールの配列を、金属基板の２つの端部のうち、少なくとも一方側の上部に渡るように配設された連結板によって連結接続するので、半導体装置モジュールの個数を増加した場合でも、連結板を変更することで容易に対応できるので、コスト増加を抑制できる。
【０１７１】
本発明に係る請求項１２記載の電力用半導体装置によれば、複数の半導体装置モジュールを連結接続した状態で取り付けできるので、被取り付け部への取り付け作業が容易となる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置モジュールの内部構成を示す平面図である。
【図２】 本発明に係る実施の形態１の半導体装置モジュールの内部構成を示す斜視図である。
【図３】 本発明に係る実施の形態１の半導体装置モジュールの上面外観図である。
【図４】 本発明に係る実施の形態１の半導体装置モジュールの側面外観図である。
【図５】 ＩＧＢＴ素子およびダイオード素子の接続関係を示す図である。
【図６】 主端子板の構成を示す斜視図である。
【図７】 主端子板の取り付け状態を示す斜視図である。
【図８】 主端子板の他の構成を示す斜視図である。
【図９】 本発明に係る実施の形態１のモジュールユニットの上面外観図である。
【図１０】 本発明に係る実施の形態１のモジュールユニットの側面外観図である。
【図１１】 制御基板の断面構成を示す図である。
【図１２】 本発明に係る実施の形態１のモジュールユニットの上面外観図である。
【図１３】 本発明に係る実施の形態１のモジュールユニットの側面外観図である。
【図１４】 本発明に係る実施の形態１のモジュールユニットの上面外観図である。
【図１５】 本発明に係る実施の形態２の半導体装置モジュールの内部構成を示す斜視図である。
【図１６】 本発明に係る実施の形態２の半導体装置モジュールの回路構成を示す図である。
【図１７】 本発明に係る実施の形態２のモジュールユニットの上面外観図である。
【図１８】 本発明に係る実施の形態２のモジュールユニットの側面外観図である。
【図１９】 制御基板にシールド板を備えた構成を示す斜視図である。
【図２０】 制御基板にシールド板を備えた構成を示す部分断面図である。
【図２１】 本発明に係る実施の形態３の半導体装置モジュールの内部構成を示す平面図である。
【図２２】 本発明に係る実施の形態３の半導体装置モジュールの上面外観図である。
【図２３】 本発明に係る実施の形態４の半導体装置モジュールの内部構成を示す平面図である。
【図２４】 従来の半導体装置モジュールの内部構成を示す平面図である。
【符号の説明】
１ ＩＧＢＴ素子、２ ダイオード素子、３ 絶縁基板、４ エミッタパターン、５ コレクタパターン、６ ゲートパターン、８ 制御エミッタパターン、９ 底面金属基板、１０ 樹脂ケース、１１ 主エミッタ端子板、１２ 主コレクタ端子板、１６ ゲート端子、１８ 制御エミッタ端子、１９ 電流センス端子、２０，２０Ａ，２０Ｂ，２１ 制御基板、２２１，２２２，２３ ユニット枠、１５１，１５２ サーミスタ端子、２５１，２５２ サーミスタパターン、６１ シールド板、６２ 絶縁シート。
【発明の属する技術分野】
本発明は電力用半導体装置に関し、特に複数の電力用ＩＧＢＴモジュールで構成されるモジュールユニットに関する。
【０００２】
【従来の技術】
従来からトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオード等の電力用半導体素子をモジュール化した構成（以後、半導体装置モジュールと呼称）が知られている。
【０００３】
これらの半導体装置モジュールの電流容量はモジュール内部の各半導体素子の電流容量と、その半導体素子の並列数で決まる。すなわちモジュールの定格電流容量を決定し、定格電流容量を満たすために複数の半導体素子を並列に配設してパッケージングして１個のモジュールを構成している。
【０００４】
従来の半導体装置モジュールの一例として、図２４に特開平１０−１２５８５６号公報に示された構成を示す。
【０００５】
図２４はモジュールの内部構成を示す平面図であり、底面金属基板１０９の上に同じ構成を有した６つのブロックが配設されている。
【０００６】
各ブロックにおいては、４個のＩＧＢＴ素子１０１、２個のダイオード素子１０２および４個の抵抗素子１０８を有し、それらは絶縁基板１０３上に配設されている。
【０００７】
また、絶縁基板１０３上のエミッタ配線１０４上にはエミッタ端子接続位置１１０が設けられ、コレクタ配線１０５上にはコレクタ端子接続位置１１２が設けられ、ゲート配線１０６上にはゲート端子接続位置１１３が設けられている。
【０００８】
これらエミッタ端子接続位置１１０、コレクタ端子接続位置１１２およびゲート端子接続位置１１３には外部との接続のための電極板（図示せず）が接続される。
【０００９】
そして、底面金属基板１０９の端縁部を囲むように樹脂ケースを配設し、その内部に熱硬化型エポキシ樹脂を封入することで１個の半導体装置モジュールが完成する。
【００１０】
【発明が解決しようとする課題】
以上説明したように、従来はモジュールの定格電流容量に応じて複数の電力用半導体素子を並列に配設していたが、以下のような問題点を有していた。
【００１１】
すなわち、第１の問題点は、モジュールの定格電流に応じた底面金属基板、樹脂ケースおよび電極板が必要であり、定格電流値の異なるモジュールとの部品の共用が困難ということである。
【００１２】
特に、ＩＧＢＴモジュールにはゲートおよびエミッタの接続端子が必要であり、また制御回路を内蔵したＩＰＭ（Intelligent Power Module）では制御基板のスペースが必要であるとともに、保護機能の関係からゲートおよびエミッタに加えてさらに多くの端子が必要でありパッケージの共通化が困難である。
【００１３】
なお、樹脂ケース（パッケージ）および各種電極板の作成には、費用的に高額な金型が必要であり、また、モジュールの種類を増やすことは、モジュールを供給する立場としては、管理が煩雑になり得策ではない。
【００１４】
第２の問題点は、定格電流値が大きくなると半導体素子数が増え、底面金属基板の面積を広くする必要があることである。その結果、熱応力による歪みを受けやすくなり、ハンダ付け部分のストレス増大に起因する信頼性の低下などの問題が発生しやすくなる。
【００１５】
第３の問題点は、並列に接続された複数の半導体素子に電流を流すために、電極板には厚い金属板を使用する必要があることである。上述したように各種電極板は、絶縁基板１０３上に配設された各種配線パターンにハンダ付けにより接続するが、電極板が厚いと、振動やヒートサイクルを受けた場合に、ハンダ付け部分にストレスが加わりやすくなり、信頼性の低下などの問題が発生しやすくなる。
【００１６】
第４の問題点は、電極に流れる電流は測定できるが、並列に接続された複数の半導体素子のそれぞれに流れる電流は測定できないことである。このため、モジュールに定格電流を流した場合、電極間の電流バランスは確認できるが、各半導体素子間の電流バランスは確認することはできない。
【００１７】
第５の問題点は、モジュール内の１素子に不具合が発生すると、モジュール全体を交換する必要が生じ、また修理もできなということである。また、大容量になればなるほどロスコストが多くなるが、モジュールを作り込む前に１素子のみを使用状態と同様の条件下でテストをしようとしても困難である。
【００１８】
この発明は上記のような課題を解決するためになされたものであり、モジュール間で構成部品や樹脂ケースが共通化され、定格電流値の増大に伴うストレス等の不具合を防止し、各半導体素子個々の特性が測定可能で、テストやメンテナンスが容易な電力用半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る請求項１記載の電力用半導体装置は、金属基板と、前記金属基板を覆うように配設される箱状の樹脂ケースと、所定の回路パターンを有し、前記金属基板上に配設される絶縁基板と、前記絶縁基板上に設けられた電力用半導体素子と、それぞれの一方端が前記電力用半導体素子の２つの主電極に電気的に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出し、前記電力用半導体素子の主電流が流れる１対の主電極板と、それぞれの一方端が前記電力用半導体素子に電気的に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出する前記電力用半導体素子の駆動制御のための制御信号が入力される第１および第２の制御信号端子とを有した半導体装置モジュールを複数個と、複数の前記半導体装置モジュールの上部に渡って配設される制御基板と、を備え、前記制御基板は、複数の前記半導体装置モジュールの、それぞれの前記第１および第２の制御信号端子が直接に接続される第１および第２の配線パターンと、前記第１および第２の配線パターンを介して複数の前記第１および第２の制御信号端子がそれぞれ共通に接続される第１および第２の制御信号端子板とを主面上に有する。
【００２０】
本発明に係る請求項２記載の電力用半導体装置は、前記電力用半導体素子が、１個のＩＧＢＴ素子を含み、前記第１および第２の制御信号端子は、前記ＩＧＢＴ素子のエミッタ電極およびゲート電極に電気的に接続される。
【００２１】
本発明に係る請求項３記載の電力用半導体装置は、前記電力用半導体素子が、２個のＩＧＢＴ素子を含み、前記第１および第２の制御信号端子は、前記ＩＧＢＴ素子のそれぞれに対して１対ずつ配設され、対になった前記第１および第２の制御信号端子は、それぞれ対応する前記ＩＧＢＴ素子のエミッタ電極およびゲート電極に電気的に接続される。
【００２２】
本発明に係る請求項４記載の電力用半導体装置は、前記所定の回路パターンが、前記電力用半導体素子が搭載され、その一方の主電極が直接に接続される第１の主回路パターンと、前記電力用半導体素子の他方の主電極が電気的に接続される第２の主回路パターンと、前記第１および第２の制御信号端子が接続される第１および第２の信号回路パターンとを含み、前記１対の主電極板は、前記第１および第２の主回路パターンにそれぞれ直接に接続され、前記第１および第２の制御信号端子は、前記第１および第２の信号回路パターンに直接に接続される。
【００２３】
本発明に係る請求項５記載の電力用半導体装置は、前記所定の回路パターンが、前記電力用半導体素子が搭載され、その一方の主電極が直接に接続される第１の主回路パターンと、前記電力用半導体素子の他方の主電極が電気的に接続される第２の主回路パターンとを含み、前記１対の主電極板は、前記第１および第２の主回路パターンにそれぞれ直接に接続され、前記半導体装置モジュールは、前記絶縁基板の前記第１および第２の主回路パターン以外の部分に配設された中継絶縁基板と、前記中継絶縁基板上に配設され、前記電力用半導体素子の動作状態を検出する検出手段とをさらに備え、前記第１および第２の制御信号端子は、前記中継絶縁基板上に配設された第１および第２の中継絶縁基板上パターンに直接に接続される。
【００２４】
本発明に係る請求項６記載の電力用半導体装置は、前記電力用半導体素子がＩＧＢＴ素子を含み、前記検出手段は、前記ＩＧＢＴ素子の電流センス電極からの出力を受ける電流センスパターンと、２つの出力端が第１および第２のサーミスタパターンに接続されたサーミスタ素子とを有し、前記半導体装置モジュールは、一方端が前記電流センスパターンに直接に接続され、他方端が前記樹脂ケースの上面から外部へ突出する電流センス端子と、それぞれの一方端が前記第１および第２のサーミスタパターンに直接に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出する第１および第２のサーミスタ端子とをさらに備え、前記制御基板は、前記電流センス端子、前記第１および第２のサーミスタ端子が直接に接続される第３ないし第５の配線パターンとをさらに備える。
【００２５】
本発明に係る請求項７記載の電力用半導体装置は、前記制御基板が、前記電力用半導体素子の駆動制御のための前記制御信号を出力する駆動回路をその主面上に備える。
【００２６】
本発明に係る請求項８記載の電力用半導体装置は、前記制御基板と複数の前記半導体装置モジュールとの間に配設された前記制御基板と同一形状のシールド金属板をさらに備える。
【００２７】
本発明に係る請求項９記載の電力用半導体装置は、前記制御基板と前記シールド金属板との間に配設された前記制御基板と同一形状の絶縁シートをさらに備える。
【００２８】
本発明に係る請求項１０記載の電力用半導体装置は、前記半導体装置モジュールが、前記樹脂ケースの上面に前記制御基板を固定するネジ穴を有する。
【００２９】
本発明に係る請求項１１記載の電力用半導体装置は、前記金属基板が、前記樹脂ケースによって覆われず、互いに反対方向に位置する２つの端部を有し、複数の前記半導体装置モジュールの配列は、複数の前記半導体装置モジュールのそれぞれの前記金属基板の２つの端部のうち、少なくとも一方側の上部に渡るように配設された連結板によって連結接続される。
【００３０】
本発明に係る請求項１２記載の電力用半導体装置は、前記連結板が、複数の前記半導体装置モジュールを連結接続した状態で、被取り付け部に取り付けるための貫通穴を有する。
【００３１】
【発明の実施の形態】
＜Ａ．実施の形態１＞
＜Ａ−１．半導体装置モジュールの構成＞
本発明に係る電力用半導体装置の実施の形態１として、図１に半導体装置モジュール１００を示す。
【００３２】
図１は半導体装置モジュール１００の内部構成を示す平面図であり、図１において、矩形の底面金属基板９上に絶縁基板３が配設され、絶縁基板３上にはエミッタパターン４、コレクタパターン５、ゲートパターン６、制御エミッタパターン８が互いに電気的に分離されて配設されている。
【００３３】
そして、コレクタパターン５上にはＩＧＢＴ素子１およびダイオード素子２が１個ずつ配設され、ＩＧＢＴ素子１とエミッタパターン４との間、ＩＧＢＴ素子１とゲートパターン６および制御エミッタパターン８との間、ダイオード素子２とエミッタパターン４との間は、複数の金属ワイヤー７によって電気的に接続されている。
【００３４】
図２は半導体装置モジュール１００の内部構成を示す斜視図であり、ゲートパターン６および制御エミッタパターン８からは、ゲート端子１６および制御エミッタ端子１８が垂直に延在している。なお、ゲート端子１６および制御エミッタ端子１８の長さはさらに長いが、図においては省略している。また、説明に無関係な部分の金属ワイヤー７も省略している。
【００３５】
図３は半導体装置モジュール１００を上面側から見た外観形状を示す平面図であり、図２に示す内部構成を樹脂ケース１０で覆った状態を示している。
【００３６】
図３において、主エミッタ端子板１１および主コレクタ端子板１２が、樹脂ケース１０の上面において外部に突出し、樹脂ケース１０の上面に並行になるように折り曲げて配設されている。
【００３７】
なお、樹脂ケース１０内にはシリコーンゲルおよびエポキシ樹脂等が充填されている。
【００３８】
また、樹脂ケース１０には、後に説明する制御基板２０をネジ止めする複数のナット１３が埋め込まれている。
【００３９】
また、底面金属基板９の長手方向両端部は樹脂ケース１０で覆われず、そこには円形の貫通穴ＨＬと半円形の切欠部ＮＰが設けられている。
【００４０】
図４は、図３に示す樹脂ケース１０で覆われた半導体装置モジュール１００を、矢示Ａ方向の側面側から見た外観形状を示す平面図である。図４に示すように、樹脂ケース１０は本体部ＢＤと、本体部ＢＤの上面上に突出するように配設され、主エミッタ端子板１１および主コレクタ端子板１２の取り出し部位となる突出部ＤＰとを有した構成となっている。
【００４１】
なお、ゲート端子１６および制御エミッタ端子１８は、本体部ＢＤの上面から外部に突出する構成となっているしている。
【００４２】
ここで、図５にＩＧＢＴ素子１およびダイオード素子２の接続関係を示す。図５に示すようにダイオード素子２は、フリーホイールダイオードとして機能するように、ＩＧＢＴ素子１に対して順電流が還流する向きに並列に接続されている。
【００４３】
なお、ＩＧＢＴ素子１のエミッタはエミッタパターン４を介して主エミッタ端子板１１に接続されるとともに、制御エミッタパターン８を介して制御エミッタ端子１８にも接続されている。
【００４４】
制御エミッタ端子１８はＩＧＢＴ素子１の駆動に際して使用され、制御エミッタ端子１８とゲート端子１６との間にゲート−エミッタ間電圧（例えば１５Ｖ程度）を印加することでＩＧＢＴ素子１を駆動することができる。
【００４５】
次に、図６を用いて、主エミッタ端子板１１および主コレクタ端子板１２の構成について説明する。
【００４６】
図６に示すように、主エミッタ端子板１１および主コレクタ端子板１２の平面視形状は略Ｌ字形状であり、Ｌ字形状の底辺にあたる部分の端部が外部に突出して外部端子となり、Ｌ字形状の長辺にあたる部分に、上記底辺とは反対方向に延在する内部端子１１１および１２１を有している。なお、内部端子１１１および１２１は同方向に９０度折り曲げられた構成となっている。
【００４７】
主エミッタ端子板１１および主コレクタ端子板１２は、Ｌ字形状の長辺にあたる部分の主面どうしが対向するように配設されるが、それぞれの外部端子部分どうしが対面しないように、１８０度回転した位置関係となるように配設されている。
【００４８】
そして、主エミッタ端子板１１および主コレクタ端子板１２の対向する主面間には、両者を電気的に絶縁する絶縁シートＩＳが挟まれ、さらに、主エミッタ端子板１１および主コレクタ端子板１２の互いに反対方向を向く主面を覆うように絶縁シートＩＳがそれぞれ配設され、主エミッタ端子板１１および主コレクタ端子板１２を、その周囲の構成から電気的に絶縁する構成となっている。
【００４９】
なお、各絶縁シートＩＳは、主エミッタ端子板１１および主コレクタ端子板１２の各主面に接着されている。
【００５０】
図７に主エミッタ端子板１１および主コレクタ端子板１２の半導体装置モジュール１００中での配設状態を示す。
【００５１】
図７に示すように、絶縁基板３上のコレクタパターン５に主コレクタ端子板１２の内部端子１２１が接合され、エミッタパターン４に主エミッタ端子板１１の内部端子１１１が接合されている。なお、両者の外部端子部分は、これらが突出するように樹脂ケース１０を被せた後、図３に示すように折り曲げられる。
【００５２】
主エミッタ端子板１１および主コレクタ端子板１２は、例えば銅板で構成され、３枚の絶縁シートＩＳで挟まれて１枚の板状となっているので、ラミネート板と呼称されることもある。
【００５３】
なお、ラミネート板を用いない構成としても良い。図８（Ａ）、（Ｂ）にその構成例を示す。
【００５４】
図８(Ａ)に示す主エミッタ端子板１１Ａおよび主コレクタ端子板１２Ａは、矩形の細長形状の銅板の長辺方向の両端部の一方が折り曲げられ、内部端子１１１Ａおよび１２１Ａとなった構成を有している。
【００５５】
なお、主エミッタ端子板１１Ａおよび主コレクタ端子板１２Ａを使用する場合、それぞれの外部端子の位置関係は、主エミッタ端子板１１および主コレクタ端子板１２を使用する場合とは入れ替わる。
【００５６】
また、図８(Ｂ)に示す主エミッタ端子板１１Ｂおよび主コレクタ端子板１２Ｂは、銅板の折り曲げられた部分１１１Ｂおよび１２１Ｂが絶縁基板３上に直接配設され、主エミッタ端子板１１Ｂの表面がエミッタパターン４を兼用し、主コレクタ端子板１２Ｂの表面がコレクタパターン５を兼用する構成となっている。
【００５７】
このように、主電極板としてラミネート板を使用しないことで、コスト低減、製作工程数の低減が可能となる。
【００５８】
＜Ａ−２．モジュールユニット＞
半導体装置モジュール１００は、１個のＩＧＢＴ素子１を有するので、半導体装置モジュール１００を複数個集め、電気的に並列に接続して１ユニット（モジュールユニットと呼称）を構成することで、並列に接続された複数のＩＧＢＴ素子を有する１個の半導体装置モジュールと等価な構成となる。以下、モジュールユニットの構成例について図９〜図１４を用いて説明する。
【００５９】
＜Ａ−２−１．第１の構成例＞
図９に、複数の半導体装置モジュール１００で構成されるモジュールユニット１０００を上部側から見た構成を、図１０には図９における矢示Ｂ方向から見た構成を示す。
【００６０】
図９に示すように、モジュールユニット１０００は、４個の半導体装置モジュール１００（図３参照）を、それぞれの主エミッタ端子板１１および主コレクタ端子板１２が一直線上に並ぶように密接して配列した第１および第２のモジュールアレイＭＡ１およびＭＡ２を有している。
【００６１】
第１および第２のモジュールアレイＭＡ１およびＭＡ２は、１８０度回転した位置関係となるように密接して並列に配設されている。
【００６２】
そして図１０に示すように、第１および第２のモジュールアレイＭＡ１およびＭＡ２を接合する部分においては、底面金属基板９の一方の端部の上部に、金属で構成される連結板であるユニット枠２２１が第１および第２のモジュールアレイＭＡ１およびＭＡ２に跨るように配設され、該ユニット枠２２１によって底面金属基板９どうしを連結する構成となっている。
【００６３】
ユニット枠２２１と各底面金属基板９との接続は、例えば、各底面金属基板９の裏面に皿穴加工を施し、対応するユニット枠２２１側にネジ穴を設け、皿ネジにて両者を固定するようにすれば良い。
【００６４】
また、各底面金属基板９の切欠部ＮＰ（図３参照）が隣り合うことによって形成される貫通穴（図示省略）と、当該貫通穴に対応するようにユニット枠２２１に配設された貫通穴ＨＬ１とを重ね合わせ、両者を貫通するようにネジを挿入して、放熱フィン（図示省略）に設けたネジ穴に固定することでモジュールユニット１０００を放熱フィンに固定することができる。
【００６５】
また、第１および第２のモジュールアレイＭＡ１およびＭＡ２を構成する半導体装置モジュール１００のそれぞれの底面金属基板９の他方の端部の上部には、それぞれユニット枠２２２（連結板）が配設され、該ユニット枠２２２によって底面金属基板９どうしを連結する構成となっている。なお、ユニット枠２２２と各底面金属基板９との接続は、ユニット枠２２１と同様であり、放熱フィンとの固定もユニット枠２２１と同様である。
【００６６】
また、図９に示すように、第１および第２のモジュールアレイＭＡ１およびＭＡ２を構成する半導体装置モジュール１００の本体部ＢＤ（図３参照）の上面全域を覆うように制御基板２０が配設されている。
【００６７】
制御基板２０は絶縁材で構成され、その主面表面にゲート配線パターン５６および制御エミッタ配線パターン５８が配設されている。なお、図９においてはゲート配線パターン５６および制御エミッタ配線パターン５８が裏面に配設された構成を示しており、上部からは見えないが、便宜的にゲート配線パターン５６および制御エミッタ配線パターン５８を示している。
【００６８】
制御基板２０は本体部ＢＤの上面上だけでなく、ユニット枠２２１の上部を跨ぐように構成され、ユニット枠２２１の貫通穴ＨＬ１の上部および半導体装置モジュール１００の突出部ＤＰに対応する部分が開口部となった構成を有している。
【００６９】
また、半導体装置モジュール１００の本体部ＢＤの上面から垂直に突出するゲート端子１６および制御エミッタ端子１８および（図３参照）に対応する部分には貫通穴ＨＬ２およびＨＬ３が設けられ、当該貫通穴ＨＬ２およびＨＬ３にゲート端子１６および制御エミッタ端子１８が挿入される構成となっている。
【００７０】
ここで、図９における領域Ｘの断面構成を示す図１１を用いて、制御基板２０の構成について説明する。
【００７１】
図１１に示すように、半導体装置モジュール１００から垂直に突出する制御エミッタ端子１８は制御基板２０の貫通穴ＨＬ３に挿入されハンダＳＤにより固定されている。制御エミッタ配線パターン５８は制御基板２０の下面側（半導体装置モジュール１００側）から貫通穴ＨＬ３の内および制御基板２０の上面側（半導体装置モジュール１００とは反対側）にかけて配設されており、ハンダＳＤにより制御エミッタ端子１８と制御エミッタ配線パターン５８が電気的に接続されることになる。
【００７２】
なお、図１１においては制御エミッタ配線パターン５８は制御基板２０の下面側に配設されているが、制御基板２０の上面側に配設されていても良い。
【００７３】
また、ゲート端子１６は貫通穴ＨＬ２に挿入されるが、貫通穴ＨＬ２にはゲート配線パターン５６が係合していることは言うまでもない。
【００７４】
また、ゲート配線パターン５６は制御基板２０の下面側、上面側のどちらに配設しても良く、また、制御エミッタ配線パターン５８およびゲート配線パターン５６が同じ主面側に配設されずとも良い。
【００７５】
なお、制御エミッタ配線パターン５８およびゲート配線パターン５６のパターン形状は特に限定されるものではなく、両者が混線しないように配設できるのであればどのような形状であっても良い。
【００７６】
そして、制御基板２０のそれぞれ複数の貫通穴ＨＬ２およびＨＬ３に係合するゲート配線パターン５６および制御エミッタ配線パターン５８は、制御基板２０上に配設されたゲート端子板２３および制御エミッタ端子板２４に共通に接続され、ゲート端子板２３および制御エミッタ端子板２４を介して外部の駆動装置に電気的に接続され、ＩＧＢＴの駆動信号を受ける構成となっている。
【００７７】
なお、全てのゲート配線パターン５６および制御エミッタ配線パターン５８は、ゲート端子板２３および制御エミッタ端子板２４に共通に接続されるので、全ての半導体装置モジュール１００のＩＧＢＴ素子は電気的に並列に接続され、モジュールユニット１０００は８個のＩＧＢＴ素子が並列に接続された構成となる。
【００７８】
なお、制御基板２０の半導体装置モジュール１００の本体部ＢＤの上面に埋め込まれた複数のナット１３（図３参照）に対応する部分には貫通穴（図示省略）が設けられ、当該貫通穴を通してネジ２５により制御基板２０が第１および第２のモジュールアレイＭＡ１およびＭＡ２に固定される。このような構成にすることで、貫通穴ＨＬ２およびＨＬ３にゲート端子１６および制御エミッタ端子１８が挿入された場合に、ゲート端子１６および制御エミッタ端子１８に制御基板２０の荷重がかかることを防止できる。
【００７９】
＜Ａ−２−２．第２の構成例＞
図１２に、複数の半導体装置モジュール１００で構成されるモジュールユニット２０００を上部側から見た構成を、図１３には図１２における矢示Ｃ方向から見た構成を示す。
【００８０】
図１２に示すように、モジュールユニット２０００は、４個の半導体装置モジュール１００（図３参照）を、それぞれの主エミッタ端子板１１および主コレクタ端子板１２が一直線上に並ぶように密接して配列した第１および第２のモジュールアレイＭＡ１およびＭＡ２を有している。
【００８１】
第１および第２のモジュールアレイＭＡ１およびＭＡ２は、並行移動した位置関係となるように密接して並列に配設されている。
【００８２】
そして、図１２に示すように、第１および第２のモジュールアレイＭＡ１およびＭＡ２の半導体装置モジュール１００の本体部ＢＤ（図３参照）の上面上には、互いに独立した制御基板２０Ａが配設されている。
【００８３】
制御基板２０Ａの平面視形状はＬ字形であり、Ｌ字形状の底辺にあたる部分にゲート端子板２３および制御エミッタ端子板２４が配設され、Ｌ字形状の長辺にあたる部分に、各半導体装置モジュール１００のゲート端子１６および制御エミッタ端子１８を挿入する複数の貫通穴ＨＬ２およびＨＬ３が設けられている。
【００８４】
その他、図９を用いて説明したモジュールユニット１０００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００８５】
モジュールユニット１０００と異なるのは、第１および第２のモジュールアレイＭＡ１およびＭＡ２で、それぞれ独立した２枚の制御基板２０Ａを用いている点であり、第１および第２のモジュールアレイＭＡ１およびＭＡ２は独立して動作させることが可能である。
【００８６】
すなわち、第１および第２のモジュールアレイＭＡ１およびＭＡ２は、それぞれ４個のＩＧＢＴ素子が並列に接続された独立したモジュールユニットとして動作させることができる。
【００８７】
なお、例えば、第１および第２のモジュールアレイＭＡ１およびＭＡ２の主エミッタ端子板１１どうし、および主コレクタ端子板１２どうしを電気的に接続し、２枚の制御基板２０Ａのそれぞれのゲート端子板２３および制御エミッタ端子板２４を共通化すれば、モジュールユニット１０００と同様に８個のＩＧＢＴ素子が並列に接続された構成にもできる。
【００８８】
なお、モジュールユニット２０００では、第１および第２のモジュールアレイＭＡ１およびＭＡ２で、それぞれ独立した２枚の制御基板２０Ａを用いる構成を示したが、図１４に示すように構造的には一体化した制御基板２０Ｂを用いるようにしても良い。
【００８９】
すなわち、図１４に示す制御基板２０Ｂは、図１２に示した第１モジュールアレイＭＡ１側の制御基板２０Ａに相当する部分のＬ字形状の底辺にあたる部分と、第２モジュールアレイＭＡ２側の制御基板２０Ａに相当する部分のＬ字形状の底辺にあたる部分とを構造的に一体化したものであるが、ゲート端子板２３および制御エミッタ端子板２４は、第１モジュールアレイＭＡ１側および第２モジュールアレイＭＡ２側のそれぞれに配設され、第１モジュールアレイＭＡ１側と第２モジュールアレイＭＡ２側とで、ゲート配線パターン５６および制御エミッタ配線パターン５８は独立している。
【００９０】
＜Ａ−３．作用効果＞
以上説明したように、本発明に係る半導体装置モジュール１００においては、ＩＧＢＴ素子１およびダイオード素子２を１個ずつ有する構成であり、底面金属基板９の面積を小さくすることができるので、熱応力による歪みを受けにくく、ハンダ付け部分のストレス増大に起因する信頼性の低下などの問題の発生を防止できる。
【００９１】
また、電流容量が小さいので、主エミッタ端子板１１および主コレクタ端子板１２の厚みを薄くすることができ、絶縁基板３上のエミッタパターン４およびコレクタパターン５との接続において接合部にストレスが加わることが抑制され、信頼性の低下などの問題の発生を防止できる。
【００９２】
また、絶縁基板３も小さくできるので、コスト低減が可能となる。
【００９３】
そして、定格電流容量を大きくするには半導体装置モジュール１００を複数個集め、電気的に並列に接続してモジュールユニットを構成すれば、並列に接続された複数のＩＧＢＴ素子を有する１個の半導体装置モジュールと等価な構成にできる。
【００９４】
従って、あらゆる電流容量に対応したＩＧＢＴモジュールユニットを容易に得ることができる。
【００９５】
すなわち、モジュールユニット１０００を例に採れば、電流容量を大きくするには半導体装置モジュール１００の個数を増やし、それに合わせて大型化した制御基板２０、ユニット枠２２１および２２２を準備すれば良いのでコスト低減が可能となる。
【００９６】
ここで、制御基板２０においては、ゲート配線パターン５６および制御エミッタ配線パターン５８を通じて、各半導体装置モジュール１００のゲート端子１６および制御エミッタ端子１８を共通化できるので、複数の半導体装置モジュール１００で構成されるモジュールユニット１０００の駆動制御には不可欠の構成である。
【００９７】
また、半導体装置モジュール１００の使用個数が増えれば、量産効果によりさらなるコスト低減が可能となる。
【００９８】
例えば、従来、８００アンペアのＩＧＢＴモジュールを１００台製造していたのに対し、本発明によれば１００アンペアのＩＧＢＴモジュールを８００台製造することになる。
【００９９】
また、工場出荷試験時およびユーザー使用時に過電流等により素子が破壊した場合でも、半導体装置モジュール１００単位での交換が可能であるので、１つの素子の故障により装置全体が不良品になるという事態を回避でき、ロスコスト（廃却によるロス）を低減できる。
【０１００】
また、半導体装置モジュール１００の主端子間に流れる電流を測定することにより、ＩＧＢＴ素子１個ずつについての電流バランスを確認することができ、特性にバラつきを有する半導体装置モジュール１００を除外することで、特性の揃ったＩＧＢＴモジュールユニットを得ることができる。
【０１０１】
また、モジュールユニット２０００のように、モジュールアレイごとにそれぞれ独立した制御基板を用いることで、電流容量だけでなく、異なるアーム数を有する回路など、回路構成の多種多様なバリエーションに対応することが可能となる。
【０１０２】
なお、制御基板２０および２０Ａ上に半導体装置モジュール１００の並列駆動に関して必要なゲートバランス抵抗や、ゲート電圧保護用ツェナーダイオード等の電気部品を搭載することもでき、これらの電気部品を外部に配設する場合に比べて、占有面積を低減できる。
【０１０３】
＜Ｂ．実施の形態２＞
＜Ｂ−１．半導体装置モジュールの構成＞
本発明に係る半導体装置の実施の形態２として、図１５に半導体装置モジュール２００を示す。
【０１０４】
図１５は半導体装置モジュール２００の内部構成を示す斜視図であり、ＩＧＢＴ素子１は、中継絶縁基板３１上に配設されたゲート抵抗３６の一方端が電気的に接続されるゲート抵抗パターン２６１、制御エミッタパターン２８（中継絶縁基板上パターン）および電流センスパターン２９に金属ワイヤー７によって電気的に接続されている。
【０１０５】
そして、制御エミッタパターン２８および電流センスパターン２９からは、制御エミッタ端子１８および電流センス端子１９が垂直に延在し、ゲート抵抗３６の他方端が電気的に接続されるゲート抵抗パターン２６２（中継絶縁基板上パターン）からはゲート端子１６が垂直に延在している。
【０１０６】
なお、中継絶縁基板３１上にはサーミスタ３５が配設されており、サーミスタ３５の２つの端子に電気的に接続されるサーミスタパターン２５１および２５２からはサーミスタ端子１５１および１５２が垂直に延在している。
【０１０７】
その他、図２に示した半導体装置モジュール１００の内部構成と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１０８】
図１６に半導体装置モジュール２００の回路構成を示す。図１６に示すように、中継絶縁基板３１上にはゲート抵抗３６およびサーミスタ３５が配設されている。ここで、電流センスパターン２９はＩＧＢＴ素子１の電流センス電極に接続されるが、電流センス電極とは主エミッタ電極１１に流れる電流の数千分の１の電流（センス電流）が流れるように形成された電極であり、センス電流を検出することで、ＩＧＢＴ素子１の過電流保護および短絡保護が可能となる。
【０１０９】
また、サーミスタ３５により半導体装置モジュール２００内の温度検出が可能になるので、モジュールの過熱保護が可能となる。なお、サーミスタ３５の代わりに温度検出のための集積回路を使用することもできる。
【０１１０】
なお、半導体装置モジュール２００においては、ゲート端子１６および制御エミッタ端子１８の他に、電流センス端子１９、サーミスタ端子１５１および１５２を有し、これらは樹脂ケース１０の外部に突出するので、樹脂ケース１０にはこれらに対応した部分に貫通穴が必要となる。しかし、半導体装置モジュール１００および２００において、ゲート端子１６および制御エミッタ端子１８の配設位置や配設間隔を同じにし、樹脂ケース１０に、ゲート端子１６および制御エミッタ端子１８のための貫通穴ＨＬ２およびＨＬ３とともに、電流センス端子１９、サーミスタ端子１５１および１５２に対応した貫通穴を予め配設しておけば、半導体装置モジュール１００および２００において樹脂ケース１０を共用できる。
【０１１１】
＜Ｂ−２．モジュールユニット＞
図１７に、複数の半導体装置モジュール１００と１個の半導体装置モジュール２００で構成されるモジュールユニット３０００を上部側から見た構成を、図１８には図１７における矢示Ｄ方向から見た構成を示す。
【０１１２】
図１７に示すように、モジュールユニット３０００は、３個の半導体装置モジュール１００と１個の半導体装置モジュール２００を配列した第１のモジュールアレイＭＡ１１と、４個の半導体装置モジュール１００を配列した第２のモジュールアレイＭＡ１２とを有している。
【０１１３】
なお、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２は、それぞれの主エミッタ端子板１１および主コレクタ端子板１２が一直線上に並ぶように密接して配列されており、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２は、１８０度回転した位置関係となるように密接して並列に配設されている。
【０１１４】
図１７に示すように、第１のモジュールアレイＭＡ１１の半導体装置モジュール１００および２００の本体部ＢＤ（図３参照）の上面上、第２のモジュールアレイＭＡ１２の本体部ＢＤの上面上には、制御基板２１が配設されている。
【０１１５】
より正確に言えば、制御基板２１は略Ｃ字形状をなし、Ｃ字形状の２つの腕にあたる部分が、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２上において制御基板腕部２１１および２１２として配設されている。
【０１１６】
そして、制御基板腕部２１１には、半導体装置モジュール１００および２００のゲート端子１６および制御エミッタ端子１８を挿入する複数の貫通穴ＨＬ２およびＨＬ３に加えて、半導体装置モジュール２００の電流センス端子１９、サーミスタ端子１５１および１５２を挿入する貫通穴ＨＬ４、ＨＬ５およびＨＬ６が配設されている。なお、貫通穴ＨＬ２およびＨＬ３にはゲート配線パターン５６および制御エミッタ配線パターン５８が係合し、貫通穴ＨＬ４、ＨＬ５およびＨＬ６には電流センス配線パターン５９、サーミスタ配線パターン５５１および５５２が係合する。
【０１１７】
なお、図１７においては各種配線パターンが裏面に配設された構成を示しており、上部からは見えないが、便宜的に各種配線パターンを示している。
【０１１８】
また、制御基板腕部２１２には、半導体装置モジュール１００のゲート端子１６および制御エミッタ端子１８を挿入する複数の貫通穴ＨＬ２およびＨＬ３が配設されている。
【０１１９】
そして、制御基板２１のＣ字形状の胴体部をなす部分は、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２の上部から外れて位置し、当該部分を制御基板胴体部２１３と呼称する。
【０１２０】
制御基板胴体部２１３には、駆動回路や保護回路などが形成された回路部４１が配設され、また、ゲート配線パターン５６および制御エミッタ配線パターン５８が共通に接続されるゲート端子板２３および制御エミッタ端子板２４、電流センス配線パターン５９、サーミスタ配線パターン５５１および５５２に接続される電流センス端子板３９およびサーミスタ端子板３５１および３５２が配列された端子台４２が配設されている。
【０１２１】
回路部４１に配設される駆動回路は、８個のＩＧＢＴ素子のオン／オフ動作を並列して行う回路であり、保護回路は、半導体装置モジュール２００の電流センス端子１９およびサーミスタ端子１５１および１５２の出力を受けて半導体装置モジュール１００および２００の過電流保護および過熱保護を行う回路である。
【０１２２】
また、図１７に示すように、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２を接合するユニット枠２３は略Ｅ字形状をなし、Ｅ字形状の中央の腕にあたる部分が、第１および第２のモジュールアレイＭＡ１１およびＭＡ１２を接合する部分の上部においてユニット枠腕部２３１として配設されている。
【０１２３】
図１８に示すように、ユニット枠腕部２３１は、半導体装置モジュール１００および２００の底面金属基板９の一方の端部の上部に、第１および第２のモジュールアレイＭＡ１およびＭＡ２に跨るように配設され、該ユニット枠腕部２３１によって底面金属基板９どうしを連結する構成となっている。
【０１２４】
また、Ｅ字形状のユニット枠２３の両端の２つの腕にあたる部分が、底面金属基板９の他方の端部の上部に、それぞれユニット枠腕部２３２として配設され、該ユニット枠腕部２３２によって底面金属基板９どうしを連結する構成となっている。
【０１２５】
そして、Ｅ字形状のユニット枠２３の胴体部をなす部分はユニット枠胴体部２３３と呼称され、制御基板胴体部２１３に対応する位置に配設されている。
【０１２６】
ユニット枠胴体部２３３は制御基板胴体部２１３をスペーサ５１を介して支えるために配設されている。スペーサ５１は少なくともユニット枠胴体部２３３側で固定されている。
【０１２７】
その他、図９を用いて説明したモジュールユニット１０００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１２８】
＜Ｂ−３．作用効果＞
以上説明したように、半導体装置モジュール２００においては、図１を用いて説明した半導体装置モジュール１００の基本構成を変えることなく、中継絶縁基板３１を付加するだけで、付加機能（電流センス、温度センス）を有した半導体装置モジュールを得ることができ、また絶縁基板の共用化を図ることができる。
【０１２９】
従って、半導体装置モジュール１００と同様の作用効果に加え、サーミスタ３５およびＩＧＢＴ素子１のセンス電流を検出する構成を内部に有しているので、ＩＧＢＴ素子１の過電流保護、短絡保護および過熱保護が可能となる。
【０１３０】
また、モジュールユニット３０００を例に採れば、制御基板２１上に駆動回路や保護回路などが形成された回路部４１を有しているので、ＩＧＢＴ素子１の駆動および制御がモジュールユニット３０００だけで可能となる。
【０１３１】
また、半導体装置モジュール２００を組み込み、センス電流や内部温度をモニタすることで、モジュールユニット３０００に含まれる８個のＩＧＢＴ素子１の何れかに不具合が生じた場合に、保護回路を動作させてＩＧＢＴ素子１の過電流保護、短絡保護を行うことができる。また、保護回路を動作とともにエラー信号を外部に送信することもできる。
【０１３２】
また、制御基板２１上に絶縁トランスおよび光データリンクを搭載することで、モジュールユニット３０００を高電位部に配設した場合でも、低電位部からの制御が可能となり、アイソレーション機能を有したモジュールユニットにすることができる。
【０１３３】
なお、上述のように、駆動回路や保護回路を有したモジュールユニットをＩＰＭユニットと称する。
【０１３４】
＜Ｂ−４．変形例＞
モジュールユニット３０００においては、半導体装置モジュール１００および２００の近傍に駆動回路や保護回路を有するので、半導体装置モジュール１００および２００内のＩＧＢＴ素子１のスイッチング動作に際して発生するスイッチングノイズが駆動回路や保護回路に影響を及ぼす可能性がある。
【０１３５】
そこで、制御基板２１と半導体装置モジュール１００および２００との間にシールド板を配設することでスイッチングノイズの影響を低減することができる。
【０１３６】
図１９は、シールド板６１を配設するための構成を示す図であり、制御基板２１の下面側（半導体装置モジュール１００側）に、まず制御基板２１と同等の形状を有する絶縁シート６２を配設し、絶縁シート６２を間に介して、金属板で構成される制御基板２１と同等の形状を有するシールド板６１を配設する。
【０１３７】
絶縁シート６２は制御基板２１の下面に各種配線パターンが配設されている場合に、シールド板６１が各種配線パターンに接触して配線パターン間の短絡を防止するために設けられている。
【０１３８】
なお、シールド板６１および絶縁シート６２には、制御基板２１における貫通穴ＨＬ７に対応する部分に貫通穴ＨＬ７１およびＨＬ７２が配設されており、これらの貫通穴を通してネジ２５（図１７参照）により第１および第２のモジュールアレイＭＡ１１およびＭＡ１２に固定される。
【０１３９】
図２０に、図１７に示す領域Ｙに相当する部分の断面図を示す。図２０に示すように、制御基板２１、シールド板６１および絶縁シート６２がネジ２５により固定されている。
【０１４０】
図２０に示すように、ゲート端子１６は、シールド板６１および絶縁シート６２に接触しないように、両者に配設された開口部を通って制御基板２１に達している。これは他の端子においても同様である。
【０１４１】
なお、シールド板６１はスペーサ５２の上に載置されており、シールド板６１の半導体装置モジュール１００および２００上での高さ方向の位置が保持されている。スペーサ５２内は空洞であり、ネジ２５はスペーサ５２内を通って半導体装置モジュール１００および２００の本体部ＢＤの上面埋め込まれた複数のナット１３（図３参照）に固定されている。
【０１４２】
＜Ｃ．実施の形態３＞
＜Ｃ−１．半導体装置モジュールの構成＞
本発明に係る半導体装置の実施の形態３として、図２１に半導体装置モジュール３００を示す。
【０１４３】
図２１は半導体装置モジュール３００の内部構成を示す平面図であり、図２１において、矩形の底面金属基板９Ａ上に絶縁基板３Ａが配設され、絶縁基板３Ａ上にはエミッタパターン４Ａ、コレクタパターン５Ａ、２つのゲートパターン６Ａ、２つの制御エミッタパターン８Ａが互いに電気的に分離されて配設されている。
【０１４４】
そして、コレクタパターン５Ａ上にはＩＧＢＴ素子１およびダイオード素子２が２個ずつ配設され、ＩＧＢＴ素子１とエミッタパターン４との間、ＩＧＢＴ素子１とゲートパターン６および制御エミッタパターン８との間、ダイオード素子２とエミッタパターン４との間は、複数の金属ワイヤー７によって電気的に接続されている。
【０１４５】
そして、２つのＩＧＢＴ素子１は、それぞれ異なるゲートパターン６および制御エミッタパターン８に電気的に接続され、それぞれのゲートパターン６および制御エミッタパターン８からは、ゲート端子１６および制御エミッタ端子１８が垂直に延在していることは、図２に示した半導体装置モジュール１００と同じである。
【０１４６】
図２２は半導体装置モジュール３００を上面側から見た外観形状を示す平面図であり、図２１に示す内部構成を樹脂ケース１０Ａで覆った状態を示している。
【０１４７】
図２２において、主エミッタ端子板１１および主コレクタ端子板１２が、樹脂ケース１０Ａの上面において外部に突出し、樹脂ケース１０の上面に並行になるように折り曲げて配設されている。
【０１４８】
その他、図３に示した半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１４９】
＜Ｃ−２．作用効果＞
以上説明したように、半導体装置モジュール３００はＩＧＢＴ素子１およびダイオード素子２を２個ずつ有しており、各素子は電気的に並列に接続されているが、２つのＩＧＢＴ素子１は、それぞれ異なるゲートパターン６および制御エミッタパターン８に電気的に接続され、それぞれのゲートパターン６および制御エミッタパターン８からは、ゲート端子１６および制御エミッタ端子１８が延在しているので、２つのＩＧＢＴ素子１を別々に駆動することができる。
【０１５０】
そのため各ＩＧＢＴ素子の閾値電圧（Ｖｔｈ）および飽和電圧（Ｖｓａｔ）を測定でき、並列動作させた場合の分流比を予め把握した上で使用することができる。
【０１５１】
また、実施の形態１および２において説明した半導体装置モジュール１００および２００に比べて、電流容量を２倍にできるが、モジュールの短手方向の幅は２倍以下にすることができる。
【０１５２】
＜Ｄ．実施の形態４＞
＜Ｄ−１．半導体装置モジュールの構成＞
本発明に係る半導体装置の実施の形態４として、図２３に半導体装置モジュール４００を示す。
【０１５３】
図２３は半導体装置モジュール４００の内部構成を示す平面図であり、図２３において、矩形の底面金属基板９上に絶縁基板３が配設され、絶縁基板３上にはアノードパターン７４、カソードパターン７５、ゲートパターン６、制御エミッタパターン８が互いに電気的に分離されて配設されている。
【０１５４】
そして、カソードパターン７５上にはダイオード素子２が２個配設され、ダイオード素子２とアノードパターン７４との間は複数の金属ワイヤー７によって電気的に接続されている。
【０１５５】
なお、アノードパターン７４およびカソードパターン７５は、図１に示す半導体装置モジュール１００のエミッタパターン４およびコレクタパターン５と同じものであり、半導体装置モジュール１００の絶縁基板３を兼用できる。
【０１５６】
また、ゲートパターン６および制御エミッタパターン８は使用しないが、半導体装置モジュール１００の絶縁基板３を兼用しているので、絶縁基板３上に存在している。
【０１５７】
なお、半導体装置モジュール４００の外観形状は、図３および図４に示す半導体装置モジュール１００と基本的には同じであるので図示は省略するが、樹脂ケース１０の上面においてゲート端子１６および制御エミッタ端子１８は存在せず、また、主エミッタ端子板１１および主コレクタ端子板１２はアノード端子板およびカソード端子板となる。
【０１５８】
＜Ｄ−２．作用効果＞
以上説明したように、半導体装置モジュール４００は２個のダイオード素子を有するだけであるが、モジュールユニット１０００〜３０００と同様に、複数の半導体装置モジュール４００を用いてモジュールユニットを構成することで、あらゆる電流容量に応じたダイオードモジュールユニットを得ることができる。
【０１５９】
また、絶縁基板３は半導体装置モジュール１００と兼用できるので、コストを低減したモジュールを得ることができる。
【０１６０】
【発明の効果】
本発明に係る請求項１記載の電力用半導体装置によれば、半導体装置モジュールを複数集めて１つの半導体装置を構成するので、電流容量を増減するには半導体装置モジュールを増減すれば良く、あらゆる電流容量に対応した半導体装置を低コストで得ることができる。また、電力用半導体素子に不具合が生じた場合、半導体装置モジュールを効果することで対応でき、メンテナンスが容易となる。また、制御基板において複数の第１および第２の制御信号端子が直接に第１および第２の配線パターンに接続され、第１および第２の配線パターンを介して複数の第１および第２の制御信号端子が第１および第２の制御信号端子板に共通に接続されるので、複数の半導体装置モジュールに含まれる電力用半導体素子を共通に駆動制御するには、第１および第２の制御信号端子板に制御信号を入力すれば良く、複数の第１および第２の制御信号端子を個々に接続する手間が省ける。
【０１６１】
本発明に係る請求項２記載の電力用半導体装置によれば、半導体装置モジュールが電力用半導体素子として１個のＩＧＢＴ素子を含んで構成されるので、半導体装置モジュール１個あたりの定格電流容量は小さく、また、金属基板の面積を小さくすることができるので、熱応力による歪みを受けにくく、ハンダ付け部分のストレス増大に起因する信頼性の低下などの問題の発生を防止できる。また、電流容量が小さいので、１対の主電極板の厚みを薄くすることができ、絶縁基板上の回路パターンとの接続において接合部にストレスが加わることが抑制され、信頼性の低下などの問題の発生を防止できる。また、絶縁基板も小さくできるので、コスト低減が可能となる。
【０１６２】
本発明に係る請求項３記載の電力用半導体装置によれば、半導体装置モジュールが電力用半導体素子として２個のＩＧＢＴ素子を含んで構成され、第１および第２の制御信号端子が、ＩＧＢＴ素子のそれぞれに対して１対ずつ配設されるので、２つのＩＧＢＴ素子を別々に駆動することができる。そのため各ＩＧＢＴ素子の閾値電圧および飽和電圧を測定でき、並列動作させた場合の分流比を予め把握した上で使用することができる。
【０１６３】
本発明に係る請求項４記載の電力用半導体装置によれば、絶縁基板上に比較的簡単な回路パターンを配設するだけで電力用半導体素子を搭載することができ、コスト的に安価な半導体装置モジュールを得ることができる。
【０１６４】
本発明に係る請求項５記載の電力用半導体装置によれば、中継絶縁基板には第１および第２の制御信号端子を接続するための第１および第２の中継絶縁基板上パターンを備えるので、検出手段を備えない場合の半導体装置モジュールの絶縁基板では第１および第２の制御信号端子が接続される部分に中継絶縁基板を搭載することで、検出手段を備えた半導体装置モジュールを容易に得ることができ、絶縁基板を共用化して、コストを削減することができる。
【０１６５】
本発明に係る請求項６記載の電力用半導体装置によれば、検出手段が、ＩＧＢＴ素子の電流センス電極からの出力を受ける電流センスパターンと、サーミスタ素子とを有しているので、ＩＧＢＴ素子の過電流保護、短絡保護および過熱保護が可能となる。また、制御基板が電流センス端子、第１および第２のサーミスタ端子が直接に接続される第３ないし第５の配線パターンをさらに備えるので、電流センス端子、第１および第２のサーミスタ端子への配線作業の手間が省ける。
【０１６６】
本発明に係る請求項７記載の電力用半導体装置によれば、制御基板が、電力用半導体素子の駆動制御のための駆動回路を備えるので、駆動回路を外部に設ける場合に比べて占有面積を低減できる。
【０１６７】
本発明に係る請求項８記載の電力用半導体装置によれば、制御基板と複数の半導体装置モジュールとの間にシールド金属板を備えるので、電力用半導体素子がスイッチング素子である場合に、スイッチング動作に際して発生するスイッチングノイズが駆動回路等に影響を及ぼす可能性を低減できる。
【０１６８】
本発明に係る請求項９記載の電力用半導体装置によれば、制御基板とシールド金属板との間に絶縁シートを備えるので、制御基板の下面に何れかの配線パターンが配設されている場合に、シールド金属板が接触して配線パターン間の短絡を防止することができる。
【０１６９】
本発明に係る請求項１０記載の電力用半導体装置によれば、樹脂ケースに制御基板を固定することができるので、第１および第２の制御信号端子を第１および第２の配線パターンに接続しても、第１および第２の制御信号端子に制御基板の荷重等が作用することを防止できる。
【０１７０】
本発明に係る請求項１１記載の電力用半導体装置によれば、複数の半導体装置モジュールの配列を、金属基板の２つの端部のうち、少なくとも一方側の上部に渡るように配設された連結板によって連結接続するので、半導体装置モジュールの個数を増加した場合でも、連結板を変更することで容易に対応できるので、コスト増加を抑制できる。
【０１７１】
本発明に係る請求項１２記載の電力用半導体装置によれば、複数の半導体装置モジュールを連結接続した状態で取り付けできるので、被取り付け部への取り付け作業が容易となる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置モジュールの内部構成を示す平面図である。
【図２】 本発明に係る実施の形態１の半導体装置モジュールの内部構成を示す斜視図である。
【図３】 本発明に係る実施の形態１の半導体装置モジュールの上面外観図である。
【図４】 本発明に係る実施の形態１の半導体装置モジュールの側面外観図である。
【図５】 ＩＧＢＴ素子およびダイオード素子の接続関係を示す図である。
【図６】 主端子板の構成を示す斜視図である。
【図７】 主端子板の取り付け状態を示す斜視図である。
【図８】 主端子板の他の構成を示す斜視図である。
【図９】 本発明に係る実施の形態１のモジュールユニットの上面外観図である。
【図１０】 本発明に係る実施の形態１のモジュールユニットの側面外観図である。
【図１１】 制御基板の断面構成を示す図である。
【図１２】 本発明に係る実施の形態１のモジュールユニットの上面外観図である。
【図１３】 本発明に係る実施の形態１のモジュールユニットの側面外観図である。
【図１４】 本発明に係る実施の形態１のモジュールユニットの上面外観図である。
【図１５】 本発明に係る実施の形態２の半導体装置モジュールの内部構成を示す斜視図である。
【図１６】 本発明に係る実施の形態２の半導体装置モジュールの回路構成を示す図である。
【図１７】 本発明に係る実施の形態２のモジュールユニットの上面外観図である。
【図１８】 本発明に係る実施の形態２のモジュールユニットの側面外観図である。
【図１９】 制御基板にシールド板を備えた構成を示す斜視図である。
【図２０】 制御基板にシールド板を備えた構成を示す部分断面図である。
【図２１】 本発明に係る実施の形態３の半導体装置モジュールの内部構成を示す平面図である。
【図２２】 本発明に係る実施の形態３の半導体装置モジュールの上面外観図である。
【図２３】 本発明に係る実施の形態４の半導体装置モジュールの内部構成を示す平面図である。
【図２４】 従来の半導体装置モジュールの内部構成を示す平面図である。
【符号の説明】
１ ＩＧＢＴ素子、２ ダイオード素子、３ 絶縁基板、４ エミッタパターン、５ コレクタパターン、６ ゲートパターン、８ 制御エミッタパターン、９ 底面金属基板、１０ 樹脂ケース、１１ 主エミッタ端子板、１２ 主コレクタ端子板、１６ ゲート端子、１８ 制御エミッタ端子、１９ 電流センス端子、２０，２０Ａ，２０Ｂ，２１ 制御基板、２２１，２２２，２３ ユニット枠、１５１，１５２ サーミスタ端子、２５１，２５２ サーミスタパターン、６１ シールド板、６２ 絶縁シート。
Claims (12)
- 金属基板と、
前記金属基板を覆うように配設される箱状の樹脂ケースと、
所定の回路パターンを有し、前記金属基板上に配設される絶縁基板と、
前記絶縁基板上に設けられた電力用半導体素子と、
それぞれの一方端が前記電力用半導体素子の２つの主電極に電気的に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出し、前記電力用半導体素子の主電流が流れる１対の主電極板と、
それぞれの一方端が前記電力用半導体素子に電気的に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出する前記電力用半導体素子の駆動制御のための制御信号が入力される第１および第２の制御信号端子とを有した半導体装置モジュールを複数個と、
複数の前記半導体装置モジュールの上部に渡って配設される制御基板と、を備え、
前記制御基板は、
複数の前記半導体装置モジュールの、それぞれの前記第１および第２の制御信号端子が直接に接続される第１および第２の配線パターンと、
前記第１および第２の配線パターンを介して複数の前記第１および第２の制御信号端子がそれぞれ共通に接続される第１および第２の制御信号端子板とを主面上に有する、電力用半導体装置。 - 前記電力用半導体素子は、１個のＩＧＢＴ素子を含み、
前記第１および第２の制御信号端子は、前記ＩＧＢＴ素子のエミッタ電極およびゲート電極に電気的に接続される、請求項１記載の電力用半導体装置。 - 前記電力用半導体素子は、２個のＩＧＢＴ素子を含み、
前記第１および第２の制御信号端子は、前記ＩＧＢＴ素子のそれぞれに対して１対ずつ配設され、
対になった前記第１および第２の制御信号端子は、それぞれ対応する前記ＩＧＢＴ素子のエミッタ電極およびゲート電極に電気的に接続される、請求項１記載の電力用半導体装置。 - 前記所定の回路パターンは、
前記電力用半導体素子が搭載され、その一方の主電極が直接に接続される第１の主回路パターンと、
前記電力用半導体素子の他方の主電極が電気的に接続される第２の主回路パターンと、
前記第１および第２の制御信号端子が接続される第１および第２の信号回路パターンとを含み、
前記１対の主電極板は、前記第１および第２の主回路パターンにそれぞれ直接に接続され、
前記第１および第２の制御信号端子は、前記第１および第２の信号回路パターンに直接に接続される、請求項１記載の電力用半導体装置。 - 前記所定の回路パターンは、
前記電力用半導体素子が搭載され、その一方の主電極が直接に接続される第１の主回路パターンと、
前記電力用半導体素子の他方の主電極が電気的に接続される第２の主回路パターンとを含み、
前記１対の主電極板は、前記第１および第２の主回路パターンにそれぞれ直接に接続され、
前記半導体装置モジュールは、
前記絶縁基板の前記第１および第２の主回路パターン以外の部分に配設された中継絶縁基板と、
前記中継絶縁基板上に配設され、前記電力用半導体素子の動作状態を検出する検出手段とをさらに備え、
前記第１および第２の制御信号端子は、前記中継絶縁基板上に配設された第１および第２の中継絶縁基板上パターンに直接に接続される、請求項１記載の電力用半導体装置。 - 前記電力用半導体素子はＩＧＢＴ素子を含み、
前記検出手段は、
前記ＩＧＢＴ素子の電流センス電極からの出力を受ける電流センスパターンと、
２つの出力端が第１および第２のサーミスタパターンに接続されたサーミスタ素子とを有し、
前記半導体装置モジュールは、
一方端が前記電流センスパターンに直接に接続され、他方端が前記樹脂ケースの上面から外部へ突出する電流センス端子と、
それぞれの一方端が前記第１および第２のサーミスタパターンに直接に接続され、それぞれの他方端が前記樹脂ケースの上面から外部へ突出する第１および第２のサーミスタ端子とをさらに備え、
前記制御基板は、
前記電流センス端子、前記第１および第２のサーミスタ端子が直接に接続される第３ないし第５の配線パターンとをさらに備える、請求項５記載の電力用半導体装置。 - 前記制御基板は、前記電力用半導体素子の駆動制御のための前記制御信号を出力する駆動回路をその主面上に備える、請求項１記載の電力用半導体装置。
- 前記制御基板と複数の前記半導体装置モジュールとの間に配設された前記制御基板と同一形状のシールド金属板をさらに備える、請求項１記載の電力用半導体装置。
- 前記制御基板と前記シールド金属板との間に配設された前記制御基板と同一形状の絶縁シートをさらに備える、請求項８記載の電力用半導体装置。
- 前記半導体装置モジュールは、
前記樹脂ケースの上面に前記制御基板を固定するネジ穴を有する、請求項１記載の電力用半導体装置。 - 前記金属基板は、前記樹脂ケースによって覆われず、互いに反対方向に位置する２つの端部を有し、
複数の前記半導体装置モジュールの配列は、複数の前記半導体装置モジュールのそれぞれの前記金属基板の２つの端部のうち、少なくとも一方側の上部に渡るように配設された連結板によって連結接続される、請求項１記載の電力用半導体装置。 - 前記連結板は、複数の前記半導体装置モジュールを連結接続した状態で、被取り付け部に取り付けるための貫通穴を有する、請求項１１記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383631A JP4040838B2 (ja) | 2000-12-18 | 2000-12-18 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383631A JP4040838B2 (ja) | 2000-12-18 | 2000-12-18 | 電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184940A JP2002184940A (ja) | 2002-06-28 |
| JP4040838B2 true JP4040838B2 (ja) | 2008-01-30 |
Family
ID=18851253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383631A Expired - Fee Related JP4040838B2 (ja) | 2000-12-18 | 2000-12-18 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040838B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4050160B2 (ja) * | 2003-02-04 | 2008-02-20 | 株式会社東芝 | 半導体モジュール、半導体モジュール組体、主回路構成部品及び電力変換回路 |
| DE10316356B4 (de) * | 2003-04-10 | 2012-07-26 | Semikron Elektronik Gmbh & Co. Kg | Modular aufgebautes Leistungshalbleitermodul |
| JP4517901B2 (ja) * | 2005-03-14 | 2010-08-04 | 三菱電機株式会社 | 電力用半導体モジュールおよびその駆動回路 |
| JP4933388B2 (ja) * | 2007-09-05 | 2012-05-16 | 株式会社ケーヒン | 複数の実装基板を有する集合基板 |
| JP5060453B2 (ja) * | 2008-10-30 | 2012-10-31 | 株式会社日立製作所 | 半導体装置 |
| EP2765601B1 (en) | 2011-09-30 | 2020-05-06 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacture thereof |
| CN106165095B (zh) * | 2014-02-14 | 2018-10-19 | Abb 瑞士有限公司 | 具有两个辅助发射极导体路径的半导体模块 |
| DE112015000606T5 (de) | 2014-09-09 | 2016-11-03 | Fuji Electric Co., Ltd. | Halbleitermodul |
| JP6176886B2 (ja) | 2015-05-29 | 2017-08-16 | 新電元工業株式会社 | 半導体装置及び半導体装置の実装方法 |
| JP6176887B2 (ja) | 2015-05-29 | 2017-08-16 | 新電元工業株式会社 | 半導体装置 |
| CN105374803B (zh) * | 2015-11-23 | 2019-02-01 | 扬州国扬电子有限公司 | 一种功率模块 |
| CN105374811B (zh) * | 2015-11-23 | 2019-05-03 | 扬州国扬电子有限公司 | 一种功率模块 |
| JP6611913B2 (ja) * | 2016-04-01 | 2019-11-27 | 三菱電機株式会社 | 半導体モジュール |
| DE112016007419B4 (de) * | 2016-11-08 | 2022-06-30 | Mitsubishi Electric Corporation | Halbleitermodul und Halbleitervorrichtung |
| JP6737166B2 (ja) * | 2016-12-21 | 2020-08-05 | 住友電気工業株式会社 | 半導体モジュール |
| DE112017007766T5 (de) * | 2017-07-21 | 2020-04-09 | Mitsubishi Electric Corporation | Halbleitereinrichtung |
| CN111211114A (zh) * | 2020-03-01 | 2020-05-29 | 深圳市奕通功率电子有限公司 | 一种快速功率模块及功率模组 |
| JP2021150820A (ja) | 2020-03-19 | 2021-09-27 | 富士電機株式会社 | 半導体装置およびその過電流保護機能 |
-
2000
- 2000-12-18 JP JP2000383631A patent/JP4040838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002184940A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4040838B2 (ja) | 電力用半導体装置 | |
| JP4583122B2 (ja) | 半導体装置及びその製造方法 | |
| JP6485257B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5942797A (en) | Power semiconductor module | |
| JP4490041B2 (ja) | 電力用半導体装置 | |
| EP0546731B1 (en) | Internal wiring structure of a semiconductor device | |
| JP6665926B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5644440B2 (ja) | パワー半導体モジュール | |
| EP1193761A2 (en) | Semiconductor device including intermediate wiring element | |
| JP2001189416A (ja) | パワーモジュール | |
| JPH0922973A (ja) | 半導体装置 | |
| JP2000323848A (ja) | 電子機器の組合せ構造 | |
| US6285076B1 (en) | Press-connection semiconductor device and press-connection semiconductor assembly | |
| JP3521651B2 (ja) | パワー半導体装置 | |
| JP2007329428A (ja) | 半導体装置 | |
| JP2016146444A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6841291B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2015004832A1 (ja) | パワーモジュール | |
| JP5138714B2 (ja) | 電力用半導体装置 | |
| JP3693245B2 (ja) | 車両用電力用回路装置およびその製造方法 | |
| JP4301096B2 (ja) | 半導体装置 | |
| JP5267221B2 (ja) | 半導体装置 | |
| JP4395096B2 (ja) | 半導体装置 | |
| RU2302686C2 (ru) | Силовой полупроводниковый модуль | |
| WO2023013388A1 (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |