JP4395096B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4395096B2 JP4395096B2 JP2005113262A JP2005113262A JP4395096B2 JP 4395096 B2 JP4395096 B2 JP 4395096B2 JP 2005113262 A JP2005113262 A JP 2005113262A JP 2005113262 A JP2005113262 A JP 2005113262A JP 4395096 B2 JP4395096 B2 JP 4395096B2
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- main electrode
- bar
- case
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
ここで図1を参照しながら、本発明に係る半導体装置(パワーモジュール)の実施の形態1について以下に説明する。図1(a)〜(c)に示すパワーモジュール1は、概略、良好な熱伝導性を有する銅などの金属板からなる金属ベース板10と、金属ベース板10上に固定された樹脂などの絶縁材料からなるケース20とを備えている。またパワーモジュール1は、ケース20の内部において、図1(c)に示すように、半田などの導電性接着材(図示せず)を介して金属ベース板10に固着された、一対の主面(表面および裏面)上に金属パターン11a,11bを含む絶縁基板12と、同様に半田などの導電性接着材(図示せず)を介して絶縁基板12上に実装された少なくとも1つの半導体素子14(例えば、絶縁ゲート型バイポーラトランジスタ(IGBT)チップまたはフリーホイールダイオード(FWD)チップ)と、ケース20の内部から上側主面22まで延びる主電極(外部接続用端子)24とを有する。また、半導体素子14は図示しないチップ電極を有し、チップ電極および主電極24はアルミニウムなどからなる導電性ワイヤ16を用いて電気的に接続されている。
また主電極24上には、主電極24と実質的に平行に延びる金属材料からなる板状のバスバー30が配設されている。このバスバー30は、後述する圧接バー40に押圧されることにより、圧接バー40と主電極24の間に挟持され、主電極24との良好な電気的接続を実現する。
図2を参照しながら、本発明に係る実施の形態2について以下に説明する。実施の形態2によるパワーモジュール2は、圧接バー40が蓋26の内部に埋め込み成型される点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。また、実施の形態1と同様の構成部品については、同様の符号を用いて説明する。
図3を参照しながら、本発明に係る実施の形態3について以下に説明する。実施の形態3によるパワーモジュール3は、概略、圧接バー40を固定するためのボルトを用いて、ケース20、ベース板10およびヒートシンクを固定する点を除いて、実施の形態2のパワーモジュール2と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。また、実施の形態2と同様の構成部品については、同様の符号を用いて説明する。
図4を参照しながら、本発明に係る実施の形態4について以下に説明する。実施の形態4によるパワーモジュール4は、概略、主電極24と、バスバー30の真上に固定されたボルトなどの固定部材の先端部との間にバスバー30を挟持する点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。また、実施の形態1と同様の構成部品については、同様の符号を用いて説明する。
図5を参照しながら、本発明に係る実施の形態5について以下に説明する。実施の形態5によるパワーモジュール5は、概略、主電極24の一部がケース20の主面22に対して実質的に垂直な方向に延びる点、およびバスバー30および主電極24に設けられた貫通孔に挿通されたボルトを用いて、バスバー30と主電極24の間の電気的接触が実現される点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。また、実施の形態1と同様の構成部品については、同様の符号を用いて説明する。
また、ナットホルダ70を用いなければ、ボルト72をナット74に締め付ける際に、主電極24からケース20に機械的応力が加わり、主電極24と導電性ワイヤ16の間(主電極24が絶縁基板12の表面側の金属パターン11aと直接的に半田接続される場合は半田接合部)にも応力が加わるが、ナットホルダ70を用いることにより、こうした機械的応力を緩和することができる。
したがって、実施の形態5によれば、放熱効果が高く、信頼性の高いパワーモジュール5を実現することができる。
図6を参照しながら、本発明に係る実施の形態6について以下に説明する。実施の形態6によるパワーモジュール6は、実施の形態4とは別のクランパを用いる点、およびバスバー30および主電極24には貫通孔が形成されないようにした点を除いて、実施の形態5のパワーモジュール5と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。また、上記の実施の形態と同様の構成部品については、同様の符号を用いて説明する。
図7を参照しながら、本発明に係る実施の形態7について以下に説明する。実施の形態7によるパワーモジュール7は、複数の小ねじを用いて、単一のバスバー30を主電極24との間に挟持する点を除いて、実施の形態4のパワーモジュール4と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。また、上記の実施の形態と同様の構成部品については、同様の符号を用いて説明する。
Claims (4)
- ケースと、
前記ケース内に配設された半導体素子と、
前記半導体素子と電気的に接続された主電極と、
固定部材を用いて、前記ケースに固定された圧接バーと、
前記主電極と前記圧接バーの間に挟持され、前記主電極と電気的に接続されたバスバーとを備え、
前記圧接バーが前記バスバーに対向する対向部および対向しない非対向部からなり、該圧接バーの該対向部と前記主電極の間に該バスバーが挟持されることを特徴とする半導体装置。 - 前記固定部材は、ボルトと、前記ケース内に配設されたナットとからなり、
前記圧接バーの前記非対向部に圧接バー貫通孔が設けられ、前記ボルトが前記圧接バーの前記圧接バー貫通孔を介して前記ナットに螺合することにより、前記圧接バーの前記対向部と前記主電極の間に前記バスバーが挟持されることを特徴とする請求項1に記載の半導体装置。 - 前記ケース上に配設される蓋をさらに有し、
前記圧接バーは、前記ケースまたは前記蓋と一体に成形されることを特徴とする請求項2に記載の半導体装置。 - 複数のベース板貫通孔を含むベース板と、
前記ベース板の前記ベース板貫通孔と同軸上に形成された複数のねじ孔を含むヒートシンクとをさらに有し、
前記固定部材は複数のボルトからなり、
前記圧接バーの前記非対向部に圧接バー貫通孔が設けられ、
前記ボルトが前記圧接バー貫通孔および前記ベース板貫通孔を介して前記ヒートシンクの前記ねじ孔に螺合することにより、前記ケースおよび前記ベース板が前記ヒートシンクに固定されるとともに、前記圧接バーと前記主電極の間にバスバーが挟持されることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005113262A JP4395096B2 (ja) | 2005-04-11 | 2005-04-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005113262A JP4395096B2 (ja) | 2005-04-11 | 2005-04-11 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009194319A Division JP2010010698A (ja) | 2009-08-25 | 2009-08-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294849A JP2006294849A (ja) | 2006-10-26 |
JP4395096B2 true JP4395096B2 (ja) | 2010-01-06 |
Family
ID=37415099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005113262A Expired - Fee Related JP4395096B2 (ja) | 2005-04-11 | 2005-04-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395096B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4973488B2 (ja) * | 2007-12-26 | 2012-07-11 | 富士電機株式会社 | 半導体装置 |
JP5218009B2 (ja) * | 2008-12-16 | 2013-06-26 | 富士電機株式会社 | 半導体装置 |
WO2015162712A1 (ja) * | 2014-04-23 | 2015-10-29 | 株式会社日立製作所 | 半導体モジュールおよびそれを用いた電力変換器 |
-
2005
- 2005-04-11 JP JP2005113262A patent/JP4395096B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006294849A (ja) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6421244B1 (en) | Power module | |
US6704201B2 (en) | Power feed and heat dissipating device for power semiconductor devices | |
KR101086803B1 (ko) | 파워 모듈 | |
US6703699B2 (en) | Semiconductor device | |
JP4640213B2 (ja) | 電力半導体装置及びそれを使用したインバータブリッジモジュール | |
JP5292779B2 (ja) | 半導体装置 | |
CN104838493A (zh) | 功率模块 | |
JP2014120657A (ja) | 半導体装置 | |
JP2008199022A (ja) | パワー半導体モジュールおよびその製造方法 | |
US8174097B2 (en) | Electric sub-assembly | |
JP2011142124A (ja) | 半導体装置 | |
US6285076B1 (en) | Press-connection semiconductor device and press-connection semiconductor assembly | |
JP4040838B2 (ja) | 電力用半導体装置 | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP2002198477A (ja) | 半導体装置 | |
JP4395096B2 (ja) | 半導体装置 | |
WO2019189450A1 (ja) | 電力変換装置 | |
JP2008277327A (ja) | 電子機器 | |
JP4736850B2 (ja) | 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法 | |
JP2006245362A (ja) | 半導体装置およびこれに用いられる電極端子 | |
JP4715283B2 (ja) | 電力変換装置及びその製造方法 | |
JP4266814B2 (ja) | 接続端子構造 | |
JP2010010698A (ja) | 半導体装置 | |
JP3953959B2 (ja) | 電力用半導体装置 | |
JPH10229149A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |