JP2021150820A - 半導体装置およびその過電流保護機能 - Google Patents

半導体装置およびその過電流保護機能 Download PDF

Info

Publication number
JP2021150820A
JP2021150820A JP2020049108A JP2020049108A JP2021150820A JP 2021150820 A JP2021150820 A JP 2021150820A JP 2020049108 A JP2020049108 A JP 2020049108A JP 2020049108 A JP2020049108 A JP 2020049108A JP 2021150820 A JP2021150820 A JP 2021150820A
Authority
JP
Japan
Prior art keywords
circuit
switching element
overcurrent
value
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020049108A
Other languages
English (en)
Inventor
啓 皆川
Hiroshi Minagawa
啓 皆川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020049108A priority Critical patent/JP2021150820A/ja
Priority to US17/184,816 priority patent/US11594873B2/en
Priority to CN202110225926.0A priority patent/CN113497438A/zh
Publication of JP2021150820A publication Critical patent/JP2021150820A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/041—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature additionally responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/047—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a temperature responsive switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

【課題】スイッチング素子保護機能を高精度化した、半導体装置およびその過電流保護機能を提供することを目的とする。【解決手段】スイッチング素子２のチップ温度検出ダイオード８と、スイッチング素子２を制御する制御回路に配置される制御回路温度検出ダイオード３と、両者の検出電位を比較し、過電流基準電圧回路５にて生成された過電流基準電圧を補正し、補正後の過電流基準電圧を出力する過電流基準電圧補正回路４とを備える。【選択図】図１

Description

本発明は、電力用半導体装置に係り、特に制御回路およびＩＧＢＴ等のスイッチング素子を有したモジュールにおける、保護機能に関する。
従来より、トランジスタ、ＩＧＢＴ(Insulated Gate Bipolar Transistor)、ＭＯＳＦＥＴ(Metal-Oxide-SemiＣｏnductor Field-Effect Transistor)等の電力用スイッチング素子をモジュール化した構成(以後、スイッチング素子モジュールと呼称)が知られている。
これらのスイッチング素子モジュールは、様々な保護機能を備えており、その１つとして、過電流保護機能が設けられている。
過電流保護機能は、スイッチング素子に付随したチップ温度検出用ダイオードと、保護動作をするＩＣより構成されている。チップ温度検出用ダイオードは、スイッチング素子と一体化されている場合もあり（たとえば、特許文献１参照）、またスイッチング素子から分離され、同一回路基板上に設置されている場合も、スイッチング素子と同一樹脂ケース内に設置されている場合もある（たとえば、特許文献２の第２の実施例参照、本書図２４にこれを示す）。ここで回路基板は所定の回路パターンを有し、電子部品が搭載された絶縁基板である。
図１８はスイッチング素子モジュールの一種である、従来のＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の内部構成の一例を示す図である。
この図１８に示したＩＰＭ３００では、三相交流電圧を出力するインバータを構成している。そのため、ＩＰＭ３００は、正極電源端子Ｐ、負極電源端子Ｎおよび出力端子Ｕ，Ｖ，Ｗを有し、６個のＩＧＢＴ３０１〜３０６を内蔵している。ＩＧＢＴ３０１〜３０６は、それぞれ同一の回路パターン上に搭載された保護用のダイオード３１１〜３１６によって逆並列に接続されている。正極電源端子Ｐと負極電源端子Ｎとの間には、３組のアーム部を構成するようにＩＧＢＴ３０１，３０２、ＩＧＢＴ３０３，３０４およびＩＧＢＴ３０５，３０６がそれぞれ直列に接続されている。また、Ｕ，Ｖ，Ｗ相の各アーム部の中間接続部は、それぞれ出力端子Ｕ，Ｖ，Ｗに接続されている（特許文献１）。
ＩＧＢＴ３０１〜３０６は、それぞれの表面（エミッタ端子）の中央に絶縁層を介してＰＮ接合を持つ温度検出用ダイオードが形成されている。これにより、ＩＧＢＴ３０１〜３０６は、温度検出用ダイオードの温度依存性のある順方向電圧をモニタすることによって、ジャンクション温度に近いチップ温度が観測可能になっている。
ＩＧＢＴ３０１〜３０６は、また、それらのゲート端子および温度検出用ダイオードが制御ＩＣ３２１〜３２６に接続されている。制御ＩＣ３２１〜３２６は、ＩＧＢＴ３０１〜３０６をスイッチング制御するとともに、温度検出用ダイオードに定電流を流してＩＧＢＴ３０１〜３０６の過熱状態を検出している。
図１９〜図２４はスイッチング素子モジュールの一種である、半導体素子モジュールならびにこれを複数個複合させたモジュールユニットを示す。図１９は半導体素子モジュール５００の内部構造の鳥観図である。底面金属基板４０９上に設けられた絶縁基板４０３上に、エミッタパターン４０４、コレクタパターン４０５が設置され、それらの上に更にＩＧＢＴ４０１およびダイオード素子４０２を設置し、ＩＧＢＴとゲートパターン４０６、制御エミッタパターン４０８との間を金属ワイヤー４０７で電気的に結合した物で、ゲートパターン４０６および制御エミッタパターン４０８には、ゲート端子４１６および制御エミッタ端子４１８が接続されている。図２０は半導体素子モジュール５００を上面より見た図、図２１は図２０を矢印Ａより見た図である。図２０および２１は、図１９に示す内部構造を樹脂ケース４１０に成形し、エミッタパターン４０４およびコレクタパターン４０５に各々主エミッタ端子４１１、主コレクタ端子４１２等を設置したものである。また図２２は半導体素子モジュール５００を８個複合させたモジュールユニット、図２３は図２２を矢印Ａより見た図である。ＩＧＢＴ４０１およびこれを含む半導体素子モジュール５００と制御基板４２０が存在するが、制御基板４２０は半導体素子モジュール５００の外に実装されている。５０１および５０２はユニット枠である。図２４は第２の実施形態で、中継絶縁基板４３１上に、半導体素子モジュール６００内の温度検出を目的としたサーミスタ４３５が設置され、樹脂ケースで覆われている（特許文献２）。
以降の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、電力用半導体装置において想定されている稼働温度の最大値をＴＨ、最低値をＴＬとする。
図１３に従来の電力用半導体装置の一例を示す。制御回路１、スイッチング素子２およびスイッチング素子温度検出用ダイオード８を有する。制御回路１は、過電流基準電圧回路５ａ、過電流検出コンパレータ６、センス電圧検出用抵抗７、過熱検出コンパレータ９および過熱基準電圧回路１０、フィルタ１３を有する。
制御回路１は、図１３に示したように、スイッチング素子２と接続されている。すなわち、制御回路１は、それぞれゲート電圧を出力する出力端子ＯＵＴと、過電流検出端子ＯＣと、過熱検出端子ＯＨとを備えている。
出力端子ＯＵＴは、スイッチング素子２のゲート端子に接続され、過電流検出端子ＯＣは、スイッチング素子２の電流センス用エミッタ端子に接続されている。スイッチング素子２のエミッタ端子は、グランド電位に接続されている。
過熱検出端子ＯＨは、制御回路１内では、定電流源１１と過熱検出コンパレータ９の反転入力端子とに接続され、過熱検出コンパレータ９の非反転入力端子は、過熱基準電圧回路１０に接続されている。過熱検出端子ＯＨは、スイッチング素子温度検出用ダイオード８のアノード端子に接続され、スイッチング素子温度検出用ダイオード８のカソード端子は、グランド電位に接続されている。
スイッチング素子温度検出用ダイオード８には、定電流源１１による定電流が常に流されており、スイッチング素子２のチップ温度に対応する順方向電圧が過熱検出コンパレータ９の反転入力端子に印加されている。ここで、スイッチング素子温度検出用ダイオード８の温度特性は、負の温度特性を有し、過熱基準電圧回路１０がＴＨの温度に対応する過熱基準電圧ＶＯＨ１を出力しているとする。これにより、チップ温度がＴＨ未満のとき、過熱検出コンパレータ９は、ローレベルの保護動作信号を出力し、チップ温度がＴＨ以上の高温になると、ハイレベルの保護動作信号を出力する。このハイレベルの保護動作信号が出力されると、制御回路１は、アラーム出力回路からアラーム信号を出力すると同時にスイッチング素子２をオフにする制御を行う。
過電流検出端子ＯＣは、制御回路１内では、センス電圧検出用抵抗７と過電流検出コンパレータ６の反転入力端子とに接続され、過熱検出コンパレータ９の非反転入力端子は、過電流基準電圧回路５ａに接続されている。過熱検出コンパレータ９の出力部分はフィルタ１３の入力部分に接続され、コレクタ電流に比例する電圧以外が除去される。
通常、過電流を検出する方法として、スイッチング素子２でエミッタ電流の１万分の１程度の電流に分流させ、その電流をセンス電圧検出用抵抗７に流すことにより得られる電圧(センス電圧)を過電流検出コンパレータ６の過電流基準電圧回路５ａで生成される過電流基準電圧ＶＯＣと比較することにより電流を検出し、そのセンス電圧の大きさにより、電流の大小を判断し、その後、保護動作発信用ロジック回路によりアラーム出力やゲート遮断を行うという方法が知られている。
図１５に過電流検知判断の様子を示す。コレクタ電流とセンス電圧との関係は２０１の線で示される様に、コレクタ電流が高いほどセンス電圧も高くなる関係にあり、センス電圧を予め決められた基準電圧の値ＶＢと比較し、これを超えた場合、両者の交点にあたるコレクタ電流値ＩＣを超えたとみなし、過電流と判断する。
センス電圧はスイッチング素子２の温度が高いほど高くなり、電流検出電圧は制御回路の温度が高いほど高くなる。
図１６に従来の電力用半導体装置における、過電流保護動作を示す。２０２は温度がＴＨの時のセンス電圧、２０４は温度がＴＬの時のセンス電圧である。またＶＢＨは温度がＴＨの時の基準電圧、ＶＢＬは温度がＴＬの時の基準電圧である。
通常、スイッチング素子と制御回路の温度はほぼ同じ、あるいはスイッチング素子の温度が若干高いものである。
従って図１６に示す様に、双方の温度がＴＨの時は、センス電圧は２０２の線で表され、基準電圧はＶＢＨであるため、過電流保護値は両者の交点２０３となり、コレクタ電流ＩＣＴＨ以上が過電流保護範囲となる。同じく双方の温度がＴＬの時は、センス電圧は２０４の線で表され、基準電圧はＶＢＬであるため、過電流保護値は両者の交点２０５となり、コレクタ電流ＩＣＴＬ以上が過電流保護範囲となる。
ＷＯ２０１６／０３９３４２号公報 特開２００２−１８４９４０号
スイッチング素子の温度と制御回路との温度が極端に異なる場合が起こり得る。特に特許文献２に記載されている様な、制御回路がスイッチング素子の外側に設置されている場合、一方の発熱が他方まで十分に伝達せず、この様な事が起こり得る。
スイッチング素子の温度が制御回路の温度より極端に高い場合、従来技術で算出される過電流保護値は、本来要求されるより低い値となり、過剰な保護を行っている事になる。
例えばスイッチング素子が温度ＴＨ、制御回路が温度ＴＬの場合は、センス電圧２０２と基準電圧ＶＢＬとの交点２０６が過電流値とされ、コレクタ電流ＩＣｍｉｎ以上が過電流保護範囲となる。しかし、スイッチング素子温度を考慮すると本来はＩＣＴＨ以上が過電流保護範囲であり、コレクタ電流がＩＣｍｉｎからＩＣＴＨまでは本来必要のない保護を行っている事になる。
従って、従来技術において、過電流保護範囲は、２０７に示す冗長領域を持つことになる。
本発明は上記課題に着目してなされたものであって、スイッチング素子保護機能を高精度化した半導体装置およびその保護機能を提供することを目的とする。
上記課題を解決するために、スイッチング素子と、スイッチング素子を制御する、過電流保護機能を有した制御回路と、スイッチング素子と制御回路の各々個別に温度検出手段を備え、双方の温度検出手段により検出された２つの検出値を基に過電流検出基準を補正する事を要旨とする。
スイッチング素子は、所定の回路パターンを有し、電子部品が搭載された絶縁基板で形成される回路基板上に搭載されていてもよく、制御回路は、所定の回路パターンを有し、電子部品が搭載された絶縁基板で形成される回路基板上に搭載されていても良い。スイッチング素子と制御回路は、同じ回路基板上に搭載されていても良い。
スイッチング素子は、これを覆うよう樹脂ケースが成形されていてもよく、制御回路は、同じくこれを覆うように樹脂ケースが成形されていても良い。スイッチング素子と制御回路は、同じ樹脂ケース内に搭載されていても良い。
スイッチング素子の温度計測手段は、同じ素子内、あるいはスイッチング素子が搭載されている回路基板上もしくはスイッチング素子が収納されている樹脂ケース内あるいはその近傍の、スイッチング素子温度が計測可能な近傍に設置される。
また制御回路の温度計測手段は、同じ制御回路内、あるいは制御回路が搭載されている回路基板上もしくは制御回路が収納されている樹脂ケース内あるいはその近傍の、制御回路温度が計測可能な近傍に設置される。
スイッチング素子としてＭＯＳＦＥＴあるいはＩＧＢＴを使用してもよく、温度検出手段としてダイオードを用いても良い。
過電流検出基準を補正する回路として、温度検出手段にダイオードの様な負の温度特性を持つ手段を使用する場合、スイッチング素子の温度検出手段によって得られた検出電圧を複数段階に判別し、また変換後の電圧を同数の複数段階設定し、検出電圧に対して大小関係を逆転させた出力電圧に変換し、これに対して、制御回路の温度検出手段によって得られた検出電圧との和を基に算出した値を過電流検出基準値として出力しても良い。
または過電流検出基準を補正する回路として、温度検出手段に正の温度特性を持つ手段を使用する場合、制御回路の温度検出手段によって得られた検出電圧を複数段階に判別し、また変換後の電圧を同数の複数段階設定し、検出電圧に対して大小関係を逆転させた出力電圧に変換し、これに対して、スイッチング素子の温度検出手段によって得られた検出電圧との和を基に算出した値を過電流検出基準値として出力しても良い。
あるいは過電流検出基準を補正する回路として、スイッチング素子および制御回路各々の温度検出手段に負の温度特性を持つ手段を使用する場合、スイッチング素子の温度検出手段によって得られた検出電圧に対して大小関係を逆転させた出力電圧に変換し、これに対して、制御回路の温度検出手段によって得られた検出電圧との和を基に算出した値を過電流検出基準値として出力しても良い。
または過電流検出基準を補正する回路として、スイッチング素子および制御回路各々の温度検出手段に正の温度特性を持つ手段を使用する場合、制御回路の温度検出手段によって得られた検出電圧に対して大小関係を逆転させた出力電圧に変換し、これに対して、スイッチング素子の温度検出手段によって得られた検出電圧との和を基に算出した値を過電流検出基準値として出力しても良い。
または過電流検出基準を補正する回路として、スイッチング素子の温度検出手段に正の温度特性、制御回路の温度検出手段に負の温度特性を持つ手段を使用する場合、両者の温度検出手段によって得られた検出電圧の和を基に算出した値を過電流検出基準値として出力しても良い。
本発明によれば、過電流保護検出レベルを補正することにより、過電流保護電流の冗長範囲を縮小でき、過電流保護機能を高精度化する事が出来る。
本発明に係る電力用半導体装置の第１の実施形態を示すブロック図である。 本発明の過電流基準電圧補正回路の第１の例を示す回路図である。 本発明の過電流基準電圧補正回路の第１の例における、Ｔ１、Ｔ２と入力ＶＦ１、ＶＦ２、補正値ＶＯＣａとの関係の一例を示す図である。 本発明の過電流基準電圧補正回路の第１の例における、Ｔ１、Ｔ２と入力ＶＦ１、ＶＦ２、補正前の基準電圧ＶＯＣｏ、出力ＶＯＣとの関係の一例を示す図である。 本発明の過電流基準電圧補正回路の第２の例を示す回路図である。 本発明の過電流基準電圧補正回路の第３の例を示す回路図である。 本発明の過電流基準電圧補正回路の第３の例における、Ｔ１、Ｔ２と入力ＶＦ１、ＶＦ２、補正値ＶＯＣａとの関係の一例を示す図である。 本発明の過電流基準電圧補正回路の第３の例における、Ｔ１、Ｔ２と入力ＶＦ１、ＶＦ２、補正前の基準電圧ＶＯＣｏ、出力ＶＯＣとの関係の一例を示す図である。 本発明の過電流基準電圧補正回路の第４の例を示す回路図である。 本発明の過電流基準電圧補正回路の第５の例を示す回路図である。 本発明の過電流基準電圧補正回路の第１の例における、Ｔ１、Ｔ２と入力ＶＦ１、ＶＦ２、補正値ＶＯＣａとの関係の一例を示す図(図３)の出力を、Ｔ２＞Ｔ１の範囲まで拡大した図である。 本発明の過電流基準電圧補正回路の第１の例における、Ｔ１、Ｔ２と入力ＶＦ１、ＶＦ２、補正前の基準電圧ＶＯＣｏ、出力ＶＯＣとの関係の一例を示す図(図４)の出力を、Ｔ２＞Ｔ１の範囲まで拡大した図である。 従来の電力用半導体装置の一例を示すブロック図である。 本発明に係る電力用半導体装置の第２の実施形態を示すブロック図である。 電力用半導体装置における、過電流保護の動作領域を示す図である。 従来の電力用半導体装置における、過電流保護動作の冗長領域を示す図である。 本発明の実施形態に係る電力用半導体装置における、過電流保護動作の冗長領域を示す図である。 従来のスイッチング素子モジュール（ＩＰＭ）内部構造の一例を示す図である。 従来の、半導体素子と制御回路が分離された半導体素子モジュール内部構造の一例を示す図である。 従来の、半導体素子と制御回路が分離された半導体素子モジュール内部構造の一例を示す図である。 従来の、半導体素子と制御回路が分離された半導体素子モジュール内部構造の一例を示す図である。 従来の、半導体素子と制御回路が分離されたモジュールユニットの一例を示す図である。 従来の、半導体素子と制御回路が分離されたモジュールユニットの一例を示す図である。 従来の、半導体素子と制御回路が分離され、温度検出手段が設置された半導体素子モジュール内部構造の一例を示す図である。
本発明の実施形態に係る電力用半導体装置の第１の実施形態は、図１に示すように、制御回路１、スイッチング素子２およびスイッチング素子温度検出用ダイオード８を有する。スイッチング素子２は、本形態ではＩＧＢＴを使用する例を示す。スイッチング素子温度検出用ダイオード８は、スイッチング素子２に内蔵されていても良い。スイッチング素子２がＩＧＢＴの場合、表面（エミッタ端子）の中央に絶縁膜を介してポリシリコンにより形成される。また、スイッチング素子温度検出用ダイオード８は、スイッチング素子２の温度を計測可能な位置にスイッチング素子２と離れて配置されても良い。例えば、スイッチング素子２を搭載した回路基板に搭載しても良いし、あるいはスイッチング素子２と同一樹脂ケース内に配置しても良いし、あるいはスイッチング素子２が成形されている樹脂ケース近傍に配置されても良い。ここで回路基板は所定の回路パターンを有した絶縁基板である。
制御回路１は、制御回路の温度検出用ダイオード３、過電流基準電圧補正回路４、過電流基準電圧回路５、過電流検出コンパレータ６、センス電圧検出用抵抗７、過熱検出コンパレータ９および過熱基準電圧回路１０、定電流源１１、１２、フィルタ１３を有する。制御回路１と制御回路の温度検出用ダイオード３は、同一半導体基板内に集積されていても良い。例えば、半導体基板の表面に絶縁膜を介してポリシリコンにより形成される。また、温度検出用ダイオード１３は、制御回路１の温度を計測可能な位置に制御回路１と離れて配置されても良い。例えば、制御回路１を搭載した回路基板に搭載しても良いし、あるいは制御回路１と同一樹脂ケース内に配置しても良いし、あるいは制御回路１が成形されている樹脂ケース近傍に配置されていても良い。
制御回路１は、図１に示したように、スイッチング素子２と接続されている。スイッチング素子２は、主電流を流すＩＧＢＴに並列に電流センス素子も内蔵している。制御回路１は、それぞれゲート電圧を出力する出力端子ＯＵＴと、過電流検出端子ＯＣと、過熱検出端子ＯＨとを備えている。更に制御回路１とスイッチング素子２は、制御回路の温度検出用ダイオード３およびスイッチング素子温度検出用ダイオード８を含めて、同一回路基板内に設置されていても、同一樹脂ケース内に設置されていても、別々に成形されていても良い。
出力端子ＯＵＴは、スイッチング素子２のゲート端子に接続され、過電流検出端子ＯＣは、スイッチング素子２の電流センス素子の電流センス用端子に接続されている。スイッチング素子２のエミッタ端子スイッチング素子２のエミッタ端子は、グランド電位に接続されている。
過熱検出端子ＯＨは、制御回路１内では、定電流源１１と過熱検出コンパレータ９の反転入力端子と過電流基準電圧補正回路４に接続され、過熱検出コンパレータ９の非反転入力端子は、過熱基準電圧回路１０に接続されている。過熱検出端子ＯＨは、スイッチング素子温度検出用ダイオード８のアノード端子に接続され、スイッチング素子温度検出用ダイオード８のカソード端子は、制御回路１のグランド電位に接続されている。
スイッチング素子温度検出用ダイオード８には、定電流源１１による定電流が常に流されており、スイッチング素子２のチップ温度に対応する順方向電圧が過熱検出コンパレータ９の反転入力端子に印加されている。ここで、スイッチング素子温度検出用ダイオード８の温度特性は、負の温度特性を有し、過熱基準電圧回路１０がＴＨの温度に対応する過熱基準電圧ＶＯＨ１を出力しているとする。これにより、チップ温度がＴＨ未満のとき、過熱検出コンパレータ９は、ローレベルの保護動作信号を出力し、チップ温度がＴＨ以上の高温になると、ハイレベルの保護動作信号を出力する。このハイレベルの保護動作信号が出力されると、制御回路１は、アラーム出力回路からアラーム信号を出力すると同時にスイッチング素子２をオフにする制御を行う。
過電流検出端子ＯＣは、制御回路１内では、センス電圧検出用抵抗７と過電流検出コンパレータ６の反転入力端子とに接続され、過熱検出コンパレータ９の非反転入力端子は、過電流基準電圧補正回路４に接続されている。過熱検出コンパレータ９の出力部分はフィルタ１３の入力部分に接続され、コレクタ電流に比例する電圧以外が除去される。
制御回路の温度検出用ダイオード３には、定電流源１２による定電流が常に流されており、制御回路１の温度に対応する順方向電圧が過電流基準電圧補正回路４にＶＦ２として印加されている。
過電流基準電圧補正回路４は、スイッチング素子温度検出用ダイオード８より得られた信号ＶＦ１と、前記制御回路の温度検出用ダイオード３より取得された信号ＶＦ２を基に、過電流基準電圧回路５から出力される過電流基準電圧ＶＯＣｏを補正する補正値ＶＯＣａを算出し、補正後の過電流基準電圧ＶＯＣをコンパレータ６の非反転入力へ送信する。
過電流検出コンパレータ６は、スイッチング素子２のエミッタ電流の１万分の１程度の電流に分流させ、その電流をセンス電圧検出用抵抗７に流すことにより得られるセンス電圧と、過電流基準電圧ＶＯＣとを比較し、保護動作信号を送信する。
本発明の実施形態に係る電力用半導体装置の第２の実施形態は、図１４に示すように、制御回路１、スイッチング素子２ａおよびスイッチング素子温度検出用ダイオード８を有する。スイッチング素子２ａは、本実施形態ではＭＯＳＦＥＴを使用する例を示す。スイッチング素子２ａとスイッチング素子温度検出用ダイオード８は、１つのチップとして一体形成されていても、同一回路基板内あるいは同一樹脂ケース内あるいはスイッチング素子２ａが成形されている樹脂ケース近傍の、スイッチング素子温度計測可能な位置に設置されていても良い。ここで回路基板は所定の回路パターンを有し、電子部品が搭載された絶縁基板である。
制御回路１は、制御回路の温度検出用ダイオード３、過電流基準電圧補正回路４、過電流基準電圧回路５、過電流検出コンパレータ６、センス電圧検出用抵抗７、過熱検出コンパレータ９および過熱基準電圧回路１０、定電流源１１、１２、フィルタ１３を有する。制御回路１と制御回路の温度検出用ダイオード３は、１つのチップとして一体形成されていても、同一回路基板内あるいは同一樹脂ケース内あるいは制御回路１が成形されている樹脂ケース近傍の、制御回路温度計測可能な位置に設置されていても良い。
制御回路１は、図１４に示したように、スイッチング素子２ａと接続されている。スイッチング素子２は、主電流を流すにＭＯＳＦＥＴに並列に電流センス素子も内蔵している。制御回路１は、それぞれゲート電圧を出力する出力端子ＯＵＴと、過電流検出端子ＯＣと、過熱検出端子ＯＨとを備えている。スイッチング素子２ａのドレイン端子は、グランド電位に接続されている。制御回路１とスイッチング素子２ａは、制御回路の温度検出用ダイオード３およびスイッチング素子温度検出用ダイオード８を含めて、同一樹脂ケース内に形成されていても、別々に形成されていても良い。
出力端子ＯＵＴは、スイッチング素子２ａのゲート端子に接続され、過電流検出端子ＯＣは、スイッチング素子２ａのソース端子に接続されている。
過熱検出端子ＯＨは、制御回路１内では、定電流源１１と過熱検出コンパレータ９の反転入力端子と過電流基準電圧補正回路４に接続され、過熱検出コンパレータ９の非反転入力端子は、過熱基準電圧回路１０に接続されている。過熱検出端子ＯＨは、また、スイッチング素子２ａのスイッチング素子温度検出用ダイオード８のアノード端子に接続され、スイッチング素子温度検出用ダイオード８のカソード端子は、制御回路１のグランド電位に接続されている。
スイッチング素子温度検出用ダイオード８には、定電流源１１による定電流が常に流されており、スイッチング素子２ａのチップ温度に対応する順方向電圧が過熱検出コンパレータ９の反転入力端子に印加されている。ここで、スイッチング素子温度検出用ダイオード８の温度特性は、負の温度特性を有し、過熱基準電圧回路１０がＴＨの温度に対応する過熱基準電圧ＶＯＨ１を出力しているとする。これにより、チップ温度がＴＨ未満のとき、過熱検出コンパレータ９は、ローレベルの保護動作信号を出力し、チップ温度がＴＨ以上の高温になると、ハイレベルの保護動作信号を出力する。このハイレベルの保護動作信号が出力されると、制御回路１は、アラーム出力回路からアラーム信号を出力すると同時にスイッチング素子２ａをオフにする制御を行う。
過電流検出端子ＯＣは、制御回路１内では、センス電圧検出用抵抗７と過電流検出コンパレータ６の反転入力端子とに接続され、過熱検出コンパレータ９の非反転入力端子は、過電流基準電圧補正回路４に接続されている。過熱検出コンパレータ９の出力部分はフィルタ１３の入力部分に接続され、コレクタ電流に比例する電圧以外が除去される。
制御回路の温度検出用ダイオード３には、定電流源１２による定電流が常に流されており、制御回路１の温度に対応する順方向電圧が過電流基準電圧補正回路４にＶＦ２として印加されている。
過電流基準電圧補正回路４は、スイッチング素子温度検出用ダイオード８より得られた信号ＶＦ１と、前記制御回路の温度検出用ダイオード３より取得された信号ＶＦ２を基に、過電流基準電圧回路５から出力される過電流基準電圧ＶＯＣｏを補正する補正値ＶＯＣａを算出し、補正後の過電流基準電圧ＶＯＣをコンパレータ６の非反転入力へ送信する。
過電流検出コンパレータ６は、スイッチング素子２ａのソース電圧と過電流基準電圧ＶＯＣとを比較し、保護動作信号を送信する。
図２は、本発明の過電流基準電圧補正回路４の第１の例を示す。２段階の差動増幅回路１２１、１３１から成り、第１の差動増幅回路１２１はコンパレータ１２２と抵抗１２３〜１２６から成り、ＶＦ２を反転入力、ＶＦ１を非反転入力とし、過電流基準電圧ＶＯＣｏを補正する補正値ＶＯＣａを出力、第２の差動増幅回路１３１はコンパレータ１３２と抵抗１３３〜１３６から成り、ＶＯＣａを反転入力、補正前の過電流基準電圧ＶＯＣｏを非反転入力とし、補正後の過電流基準電圧ＶＯＣを出力する。
ダイオードは負の温度特性を持つため、スイッチング素子の温度が低いほどＶＦ１およびＶＦ２は高くなる。
第１の差動増幅回路１２１にてＶＦ１−ＶＦ２が補正値ＶＯＣａとして算出され、第２の差動増幅回路１３１にてＶＯＣｏ−ＶＯＣａ＝ＶＯＣｏ＋ＶＦ２−ＶＦ１が、補正後の過電流基準電圧ＶＯＣとして出力される。
制御回路の補正前の過電流基準電圧ＶＯＣｏは正の温度特性を持ち、制御回路の温度が高い程高く、低い程低くなる。
図３に過電流基準電圧補正回路４の第１の例における、スイッチング素子、制御回路とＶＦ１、ＶＦ２ならびにＶＯＣａの出力値の関係例、図４に、これらに加えてＶＯＣｏならびにＶＯＣの関係例を示す。なお、これらの図の数値はＴ１、Ｔ２の単位は摂氏温度、ＶＦ１、ＶＦ２、ＶＯＣａ、ＶＯＣｏ、ＶＯＣの単位はＶを想定し、抵抗１２２、１２３の抵抗値は等しく、ＶＦ１＝（１５０−Ｔ１）×１０、ＶＦ２＝（１５０−Ｔ２）×１０、電源１２４の電圧が７５０Ｖ、ＶＣＣ＝１５００Ｖ、ＶＦ０＝１５００Ｖ、ＶＯＣｏ＝Ｔ１×８としているが、あくまで一例である。本図はＴ１＝Ｔ２で補正値ＶＯＣａ＝０だが、ここから外れ、Ｔ１がＴ２より高い程、ＶＯＣａは絶対値の大きな負の値を出力し、制御装置の低い温度Ｔ２の影響を受けて低下したＶＯＣｏからＶＯＣａを減算すると、過電流基準電圧ＶＯＣをほぼスイッチング素子温度にのみ依存する値とする。
図５は、本発明の過電流基準電圧補正回路４の第２の例を示す。温度検出手段が正の温度特性を持つ場合を想定し、第１の例の第１の差動増幅回路１２１に対して、ＶＦ１とＶＦ２の入力を逆転させたものである。
第１の差動増幅回路１２１にてＶＦ２−ＶＦ１が補正値ＶＯＣａとして算出され、第２の差動増幅回路１３１にてＶＯＣｏ−ＶＯＣａ＝ＶＯＣｏ＋ＶＦ１−ＶＦ２が、補正後の過電流基準電圧ＶＯＣとして出力され、Ｔ１がＴ２より高い程、補正値ＶＯＣａは絶対値の大きな負の値を出力し、過電流基準電圧ＶＯＣはほぼスイッチング素子にのみ依存する値となる。
図６は、本発明の過電流基準電圧補正回路４の第３の例を示す。過電流基準電圧補正回路４の第１の例の第１の差動増幅回路１２１の反転入力側に、デジタル化回路１０１を挿入したもので、デジタル化回路１０１は、入力値を複数段階のデジタル化処理を行って出力するもので、図６のデジタル回路１０１は３段階のデジタル化を行うためのものである。なお、デジタル化の段数は、３段階に限定されるものでは無い。
デジタル回路１０１は、ＶＦ１よりの信号を反転入力、２種類の基準電位を非反転入力とする２基のコンパレ−タ１０２、１０３と、３種類の電位に対する２基のスイッチ１０４、１０５、上流側３基、下流側４基の抵抗１０６〜１０８、抵抗１０９〜１１２から成り、抵抗１０９〜１１２より得られる電位ＶＦ１ａを出力する。
デジタル化回路１０１のコンパレータ１０２、１０３の反転入力端子にはＶＦ１が入力されている。抵抗１０６、１０７、１０８は、電位ＶＣＣに対してこの順番で直列に接続されており、抵抗１０８の、抵抗１０７と接続されていない一端はアース接続されている。コンパレータ１０２の非反転入力端子は抵抗１０６と抵抗１０７の間、コンパレータ１０３の非反転入力端子は抵抗１０７と抵抗１０８の間に、それぞれ接続されている。
抵抗１０９、１１０、１１１、１１２は、電位ＶＣＣに対してこの順番で直列に接続されており、抵抗１１２の、抵抗１１１と接続されていない一端はアース接続されている。
抵抗１１０と抵抗１１１の間からはスイッチ１０４が接続され、スイッチ１０４はコンパレータ１０２の出力信号の真偽によってオン／オフする。抵抗１１１と抵抗１１２の間からはスイッチ１０５が接続され、スイッチ１０５はコンパレータ１０３の出力信号の真偽によってオン／オフする。
スイッチ１０４、１０５の残り一端と抵抗１０９と抵抗１１０の間は互いに接続され、ＶＦ１ａとして第１の差動増幅回路１２１へ出力される。
コンパレータ１０２、１０３においては、ＶＦ１に対して、抵抗１０６〜１０８にて生成された過電流基準電圧との比較が行われ、コンパレータ１０２の真偽によってスイッチ１０４が、コンパレータ１０３の真偽によってスイッチ１０５が、それぞれオン／オフする。
スイッチング素子の温度が標準の範囲である場合、ＶＦ１は高い値となり、コンパレータ１０２、１０３全てより偽の値が出力され、スイッチ１０４、１０５がオフとなり、抵抗１０９〜１１２の直列接続において、抵抗１０９と１１０の間にて取得される、高い電位がＶＦ１ａとして出力される。
しかし、スイッチング素子の温度が標準の範囲よりやや高い場合はコンパレータ１０２より真、１０３より偽の値が出力され、スイッチ１０４がオンとなり、抵抗１０９、１１１、１１２の直列接続において、抵抗１０９と１１１の間にて取得されるやや高い電位がＶＦ１ａとして出力される。
さらに、スイッチング素子の温度が標準の範囲より高い場合、ＶＦ１は低い値となり、コンパレータ１０２、１０３全てより真の値が出力され、スイッチ１０４、１０５がオンとなり、抵抗１０９と１１２の直列接続において、抵抗１０９と１１２の間にて取得される、より高い電位がＶＦ１ａとして出力される。
第１の差動増幅回路１２１にてＶＦ１ａ−ＶＦ２が補正値ＶＯＣａとして算出され、第２の差動増幅回路１３１にてＶＯＣｏ−ＶＯＣａ＝ＶＯＣｏ＋ＶＦ２−ＶＦ１ａが、補正後の過電流基準電圧ＶＯＣとして出力される。
図７に過電流基準電圧補正回路４の第３の例における、スイッチング素子、制御回路とＶＦ１、ＶＦ２、ＶＦ１ａならびにＶＯＣａの出力値の関係例、図８に、これらに加えてＶＯＣｏならびにＶＯＣの関係例を示す。なお、これらの図の数値はＴ１、Ｔ２の単位は摂氏温度、ＶＦ１、ＶＦ２、ＶＦ１ａ、ＶＯＣａ、ＶＯＣｏ、ＶＯＣの単位はＶを想定し、抵抗１０６〜１１２の抵抗値Ｒ１０６〜Ｒ１１２において、Ｒ１０６＝Ｒ１０７＝Ｒ１０８、Ｒ１２３＝Ｒ１２４＝Ｒ１２５＝Ｒ１２６、Ｒ１３３＝Ｒ１３４＝Ｒ１３５＝Ｒ１３６、Ｒ１０９：Ｒ１１０：Ｒ１１１：Ｒ１１２＝１：４：２０：５の関係が成り立ち、ＶＦ１＝（１５０−Ｔ１）×１０、ＶＦ２＝（１５０−Ｔ２）×１０、ＶＣＣ＝１５００Ｖ、ＶＦ０＝１５００Ｖ、ＶＯＣｏ＝Ｔ１×８としているが、あくまで一例である。本図はＴ１が５０℃未満、５０℃以上１００℃未満、１００℃以上の３段階、すなわちＶＦ１が１０００Ｖを超える範囲、５００Ｖを超え１０００Ｖ以下、５００Ｖ以下の３段階に対して、各々ＶＦ１ａ＝２５０Ｗ、７５０Ｗ、１２５０Ｗを出力し、過電流基準電圧ＶＯＣｏの補正値ＶＯＣａはＴ１がＴ２に近いと０に近いが、ここから外れ、Ｔ１がＴ２より高い程、ＶＯＣａは絶対値の大きな負の値を出力し、制御装置の低い温度Ｔ２の影響を受けて低下したＶＯＣｏからＶＯＣａを減算すると、過電流基準電圧ＶＯＣをほぼスイッチング素子温度にのみ依存する値とする。
第１の形態および第２の形態がＶＦ１およびＶＦ２を連続的なアナログ値として扱っている事に対し、第３の形態は第１の差動増幅回路１２１の反転入力ＶＦ１ａを標準、やや高位、高位の三段階もしくは複数段階の離散的な数値として扱い、従って出力である過電流基準電圧の補正値ＶＯＣａならびに過電流基準電圧ＶＯＣも、やや離散的な値となる。
デジタル化回路１０１は、第１の差動増幅回路１２１の非反転入力側に接続、あるいは第２の差動増幅回路１３１の出力側に接続してもよく、もしくはこれら複数の複合形態であってもよい。また同様に、スイッチング素子及び制御回路の温度検出手段が正の温度特性を持つ場合にも、同様の接続を行って良い。
図９に過電流基準電圧補正回路４の第４の例である、差動増幅回路１２１の非反転入力側にデジタル化回路１０１を挿入した例を示す。本形態では、デジタル化回路１０１はＶＦ２を入力値、そのデジタル化後の値ＶＦ２ａを出力値とし、第１の差動増幅回路１２１の反転入力側にＶＦ１、非反転入力側にＶＦ２ａを入力する。
図１０に過電流基準電圧補正回路４の第５の例である、差動増幅回路１２２の出力側にデジタル化回路１０１を挿入した例を示す。第５の例では、デジタル化回路１０１は第２の差動増幅回路１０２の出力値ＶＯＣｂを入力値、そのデジタル化後の値をＶＯＣとして出力値する。
これらの過電流基準電圧補正回路４は、いずれも制御回路の温度がスイッチング素子の温度より極端に高い状況、即ち従来技術において過電流保護値が本来要求されるより高い値となり、保護が必要な電流範囲で保護が行われていない状況、所謂過電流保護の不足範囲が発生する場合においても、前記不足範囲を狭くする事が可能である。
図１１および１２に、スイッチング素子及び制御回路の温度検出手段が負の温度特性を持つ場合、即ち過電流基準電圧補正回路４の第1の例における、温度Ｔ１、Ｔ２とＶＯＣａ、ならびにＶＯＣの関係図を示す。これらは図３および図４の表示範囲を、Ｔ２＞Ｔ１まで拡張したもので、各値の定義は前記回路の第１の実施形態と同様である。本図が示す様に、たとえ制御回路温度がスイッチング素子温度より高い状況においても、前記回路が出力するＶＯＣはほぼスイッチング素子温度のみに依存する値となる。
本発明の、過電流基準電圧補正回路４の第１の例に係る電力用半導体装置における、過電流保護の動作領域を図１７に示す。なお、電力用半導体装置において想定されている稼働温度の最大値をＴＨ、最低値をＴＬとする。
例えばスイッチング素子の温度がＴＨ、制御回路の温度がＴＬの場合は、センス電圧２０２と過電流基準電圧ＶＢＨとの交点２０３すなわちコレクタ電流ＩＣＴＨが過電流値となり、冗長範囲は２０８に示される様に狭くなる。
１…制御回路
２…スイッチング素子
２ａ…スイッチング素子
３…制御回路の温度検出用ダイオード
４…過電流基準電圧補正回路
５…過電流基準電圧回路
５ａ…従来技術における過電流基準電圧回路
６…過電流検出コンパレータ
７…センス電圧検出用抵抗
８…スイッチング素子温度検出用ダイオード
９…過熱検出コンパレータ
１０…過熱基準電圧回路
１１、１２…定電流源
１３…フィルタ
１０１…デジタル化回路(３段階)
１０１ａ…デジタル化回路(４段階)
１０２〜１０３、１０２ａ、１０３ａ…コンパレータ
１０４、１０５、１０４ａ、１０５ａ…スイッチ
１０６〜１１２、１２３〜１２６、１３３〜１３６、１０６ａ、１１０ａ…抵抗
１２１、１３１…差動増幅回路
２０１…コレクタ電流に対する、センス電圧
２０２…スイッチング素子温度がＴＨにおける、センス電圧
２０３…スイッチング素子、制御回路ともに温度がＴＨにおける、過電流保護値
２０４…スイッチング素子温度がＴＬにおける、センス電圧
２０５…スイッチング素子、制御回路ともに温度がＴＬにおける、過電流保護値
２０６…従来設計において、スイッチング素子温度がＴＨ、制御回路温度がＴＬにおける、過電流保護値
２０７…従来設計における、過電流保護の冗長範囲
２０８…本発明の実施例に係る電力用半導体装置における、過電流保護の冗長範囲
３０１〜３０６…ＩＧＢＴ
３１１〜３１６…保護用ダイオード
３２１〜３２６…制御回路
４０１…ＩＧＢＴ素子
４０２…ダイオード素子
４０３…絶縁基板
４０４…エミッタパターン
４０５…コレクタパターン
４０６…ゲートパターン
４０７…金属ワイヤー
４０８…制御エミッタパターン
４０９…底面金属基板
４１０…樹脂ケース
４１１…主エミッタ端子
４１２…主コレクタ端子
４１６…ゲート端子
４１８…制御エミッタ端子
４２０…制御基板
４３１…中継絶縁基板
４３５…サーミスタ
５００、６００…半導体装置モジュール
５０１、５０２…ユニット枠

Claims (24)

  1. スイッチング素子と、
    前記スイッチング素子を制御する、前記スイッチング素子の過電流検出回路を有した制御回路と、
    前記スイッチング素子の温度検出用の第１の温度検出手段と、
    前記制御回路の温度検出用の第２の温度検出手段と、
    を備え、
    前記制御回路は、前記第１の温度検出手段および前記第２の温度検出手段により検出された第１の検出値および第２の検出値を基に、前記過電流検出回路の過電流基準値を補正し、補正後の過電流基準値を出力する基準補正回路を備えた、半導体装置。
  2. 前記基準補正回路は、前記第１の検出値と第２の検出値により前記スイッチング素子の温度と前記制御回路の温度の差が所定以上離れていると判断した場合に前記第１の検出値に基づいて前記過電流基準値を補正する、請求項１に記載の半導体装置。
  3. 前記スイッチング素子が、所定の回路パターンを有し、電子部品が搭載された絶縁基板で形成される第１の回路基板上に搭載されている、請求項１または２に記載の半導体装置。
  4. 前記制御回路が、所定の回路パターンを有し、電子部品が搭載された絶縁基板で形成される第２の回路基板上に搭載されている、請求項１から３までのいずれかに記載の半導体装置。
  5. 前記スイッチング素子と前記制御回路が、所定の回路パターンを有し、電子部品が搭載された絶縁基板で形成される同一の第３の回路基板上に搭載されている、請求項１または２に記載の半導体装置。
  6. 前記スイッチング素子を覆うように第１の樹脂ケースが成形されている、請求項１から５までのいずれか一項に記載の半導体装置。
  7. 前記制御回路を覆うように第２の樹脂ケースが成形されている、請求項１から６までのいずれか一項に記載の半導体装置。
  8. 前記スイッチング素子と前記制御回路を覆うように同一の第３の樹脂ケースが成形されている、請求項１から５までのいずれか一項に記載の半導体装置。
  9. 前記スイッチング素子に設けられた前記第１の温度検出手段が、前記スイッチング素子と同一素子内、あるいは、前記第１あるいは前記第３の回路基板上もしくは前記第１あるいは前記第３の樹脂ケース内もしくは前記第１あるいは前記第３の樹脂ケース近傍の、前記スイッチング素子温度が計測可能な箇所に設置された事を特徴とする、請求項１から８までのいずれか一項に記載の半導体装置。
  10. 前記制御回路に設けられた前記第２の温度検出手段が、前記制御回路と同一素子内、あるいは、前記第２あるいは前記第３の回路基板上もしくは前記第２あるいは前記第３の樹脂ケース内もしくは前記第２あるいは前記第３の樹脂ケース近傍の、前記制御回路温度が計測可能な箇所に設置された事を特徴とする、請求項１から９までのいずれか一項に記載の半導体装置。
  11. 前記スイッチング素子として、ＩＧＢＴを用いた、請求項１から１０までのいずれか一項に記載の半導体装置。
  12. 前記スイッチング素子として、ＭＯＳＦＥＴを用いた、請求項１から１０までのいずれか一項に記載の半導体装置。
  13. 前記第１および前記第２の温度検出手段がダイオードによるセンス電圧の検出など負の温度特性を持つ事を特徴とした、請求項１から１２までのいずれか一項に記載の半導体装置。
  14. 前記第１および前記第２の温度検出手段が正の温度特性を持つ事を特徴とした、請求項１から１２までのいずれか一項に記載の半導体装置
  15. 前記基準補正回路は、入力値をその大小関係に応じて複数の段階にデジタル化して出力するデジタル化回路を有する、請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記基準補正回路は、前記第１の検出値の入力側に、前記デジタル化回路の出力側を接続する、請求項１５に記載の半導体装置。
  17. 前記基準補正回路は、前記第２の検出値の入力側に、前記デジタル化回路の出力側を接続する、請求項１５あるいは１６のいずれか一項に記載の半導体装置。
  18. 前記基準補正回路は、前記基準補正回路の出力側に、前記デジタル回路の入力側を接続する、請求項１５から１７のいずれか一項に記載の半導体装置。
  19. 前記過電流検出回路は、前記スイッチング素子の通過電流に基づく電流検出値と、前記補正後の過電流基準値とを入力とし、比較する機能と、その結果に基づく信号を出力する機能とを有する、請求項１から１８までのいずれか一項に記載の半導体装置。
  20. スイッチング素子の温度検出用の第１の温度検出手段によって第１の検出値を検出し、
    前記スイッチング素子を制御する、前記スイッチング素子の過電流検出回路を有した制御回路の温度検出用の第２の温度検出手段によって第２の検出値を検出し、
    前記制御回路に備えた基準補正回路によって、前記第１の検出値および前記第２の検出値を基に、前記過電流検出回路の過電流基準値を補正し、補正後の過電流基準値を出力する、半導体装置の過電流保護機能。
  21. 前記第１および前記第２の温度検出手段がダイオードによるセンス電圧の検出など負の温度特性を持つ事を特徴とし、
    前記基準補正回路が、前記第１の検出値より前記第２の検出値の差を取る事で過電流基準補正値を算出し、更に前記本来の過電流基準値より前記過電流基準補正値の差を取る事で、前記補正後の過電流基準値を算出する、請求項２０に記載の半導体装置の過電流保護機能。
  22. 前記第１および前記第２の温度検出手段が正の温度特性を持つ事を特徴とし、
    前記基準補正回路が、前記第２の検出値より前記第１の検出値の差を取る事で過電流基準補正値を算出し、更に前記本来の過電流基準値より前記過電流基準補正値の差を取る事で、前記補正後の過電流基準値を算出する、請求項２０に記載の半導体装置の過電流保護機能。
  23. 前記基準補正回路は、入力値をその大小関係に応じて複数の段階にデジタル化して出力するデジタル化回路を有し、前記第１の検出値、前記第２の検出値、あるいは前記補正後の過電流基準値のいずれか、あるいはこれらのうち複数個の数値をデジタル化して処理する、請求項２０から２２のいずれか一項に記載の半導体装置の過電流保護機能。
  24. 前記スイッチング素子の通過電流に基づく電流検出値を前記過電流基準値と比較し、前記電流検出値が前記過電流基準値を超えた事によって過電流が発生したことを検出する、請求項２０から２３のいずれか一項に記載の半導体装置の過電流保護機能。
JP2020049108A 2020-03-19 2020-03-19 半導体装置およびその過電流保護機能 Pending JP2021150820A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020049108A JP2021150820A (ja) 2020-03-19 2020-03-19 半導体装置およびその過電流保護機能
US17/184,816 US11594873B2 (en) 2020-03-19 2021-02-25 Semiconductor device and overcurrent protection method
CN202110225926.0A CN113497438A (zh) 2020-03-19 2021-03-01 半导体装置及其过电流保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020049108A JP2021150820A (ja) 2020-03-19 2020-03-19 半導体装置およびその過電流保護機能

Publications (1)

Publication Number Publication Date
JP2021150820A true JP2021150820A (ja) 2021-09-27

Family

ID=77748946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020049108A Pending JP2021150820A (ja) 2020-03-19 2020-03-19 半導体装置およびその過電流保護機能

Country Status (3)

Country Link
US (1) US11594873B2 (ja)
JP (1) JP2021150820A (ja)
CN (1) CN113497438A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023089661A1 (ja) * 2021-11-16 2023-05-25 三菱電機株式会社 電力半導体装置および制御システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022037262A (ja) * 2020-08-25 2022-03-09 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4040838B2 (ja) 2000-12-18 2008-01-30 三菱電機株式会社 電力用半導体装置
WO2002082541A1 (fr) * 2001-04-02 2002-10-17 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur a puissance
JP4924086B2 (ja) * 2007-02-21 2012-04-25 三菱電機株式会社 半導体装置
JP6260710B2 (ja) * 2014-09-09 2018-01-17 富士電機株式会社 半導体モジュール
DE102018219957A1 (de) * 2018-11-21 2020-05-28 Conti Temic Microelectronic Gmbh Leistungselektronikanordnung mit einem Temperatursensor
US11183835B2 (en) * 2019-07-16 2021-11-23 Infineon Technologies Austria Ag Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis
KR20210015261A (ko) * 2019-08-01 2021-02-10 현대자동차주식회사 인버터용 스위칭소자의 과전류 검출기준 보상 시스템 및 이를 이용한 과전류 검출 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023089661A1 (ja) * 2021-11-16 2023-05-25 三菱電機株式会社 電力半導体装置および制御システム

Also Published As

Publication number Publication date
US20210296881A1 (en) 2021-09-23
CN113497438A (zh) 2021-10-12
US11594873B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
CN108318797B (zh) 用于去饱和检测的系统和方法
CN107887895B (zh) 检测装置、检测方法和检测系统
CN102656763B (zh) 功率半导体开关元件的保护装置以及保护方法
CN102576041B (zh) 半导体装置
GB2253709A (en) Overcurrent detection circuit
JP2021150820A (ja) 半導体装置およびその過電流保護機能
CN114050812A (zh) 半导体开关元件的驱动电路
JP3367699B2 (ja) 過電流保護回路
TWI681627B (zh) 功率模組
US8947842B2 (en) Temperature evaluation circuit
JPWO2017168951A1 (ja) 過熱保護制御装置および車載用電力回路装置
US5737200A (en) Semiconductor device protection method
US20110051302A1 (en) Integrated power device and method
US11349471B2 (en) Smart electronic switch
JP3194353B2 (ja) 半導体モジュールの温度検出装置
TW201524056A (zh) 半導體裝置
CN106063109A (zh) 半导体模块
US11171639B2 (en) Overvoltage protection
JP3311498B2 (ja) 半導体装置
US11929354B2 (en) Power semiconductor module
JP3139194B2 (ja) 半導体素子用温度検出回路装置
US9000830B2 (en) Method and apparatus for protecting transistors
JP3474775B2 (ja) インバータ制御用半導体装置
JPH11340459A (ja) 温度検出回路
US11469750B2 (en) Switching apparatus and determination apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240510