JP3311498B2

JP3311498B2 - 半導体装置

Info

Publication number: JP3311498B2
Application number: JP14788694A
Authority: JP
Inventors: 健高梨
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-06-29
Filing date: 1994-06-29
Publication date: 2002-08-05
Anticipated expiration: 2017-08-05
Also published as: JPH0819164A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばインバータ装
置などの電力変換装置への利用に好適な半導体装置に関
し、特に過電流検出機能の温度依存性を緩和ないし解消
するための改良に関する。

【０００２】

【従来の技術】絶縁ゲート型バイポーラトランジスタ
（ＩＧＢＴ）素子などの半導体素子を有し、しかもこの
半導体素子に所定の限度を超える過度の主電流（過電
流）が流れたことを検出する過電流検出機能を有する半
導体装置は、例えばインバータ装置などの電力変換装置
に多用されている。この半導体装置に加えて、さらに過
電流の検出にもとづいて主電流を制限する過電流防止機
能をも合わせて備えた装置は、半導体パワーモジュール
として知られ、電力変換装置への利用に特に適してい
る。

【０００３】図６は、従来の半導体パワーモジュールの
構成を示す回路図である。図６において、３は半導体装
置、７は半導体パワーモジュール、１１は入力端子、１
２は入力回路、１３は駆動回路、１４は正出力端子、１
５は負出力端子、１６は直流電圧母線、１７はフィルタ
回路、１８はゲート遮断回路、１９は外部から供給され
る直流電源電圧Ｖｃｃを減圧して直流電圧Ｖｒｅｆを得
るとともに直流電圧母線１６に供給する直流電源、Ｑ１
はＩＧＢＴ素子、Ｃ１はコンパレータ、Ｒ１およびＲ２
は直流電圧Ｖｒｅｆを分圧する抵抗素子、そして、Ｒ３
はＩＧＢＴ素子Ｑ１のセンス電流を電圧に変換する抵抗
素子である。

【０００４】半導体パワーモジュール７には半導体装置
３が組み込まれており、半導体装置３は、ＩＧＢＴ素子
Ｑ１とコンパレータＣ１および抵抗素子Ｒ１〜Ｒ３を備
えている。ＩＧＢＴ素子Ｑ１にはセンス電極Ｓが備わっ
ており、コレクタ電極Ｃから流入する主電流（コレクタ
電流）Ｉｃは、エミッタ電極Ｅとセンス電極Ｓとに分岐
して流出する。センス電極Ｓへ分流するセンス電流Ｉｓ
は、主電流に比べて微量であり、しかも主電流Ｉｃに比
例して流れる。センス電流Ｉｓは、後述するように、主
電流Ｉｃの大きさを検出するのに用いられる。主電流Ｉ
ｃの大きさはゲート電極Ｇへ付与される電圧に応じて変
化する。

【０００５】この半導体パワーモジュール７は以上のよ
うに構成されるので、以下のように動作する。すなわ
ち、入力端子１１にはパルス信号が入力され、バッファ
素子を備える入力回路１２によってパルス信号は駆動回
路１３へと送られる。入力回路１２は、必要に応じてイ
ンバータ素子（反転素子）を備え、そのことによって、
入力されたパルス信号を反転して出力することも可能で
ある。

【０００６】駆動回路１３は、パルス信号に応答してゲ
ート電極Ｇへ制御電圧を付与する。ゲート電極Ｇに正の
制御電圧が供給されることにより、ゲート電極Ｇとエミ
ッタ電極Ｅの間の電圧がＩＧＢＴ素子Ｑ１に固有の閾電
圧を超えると、ＩＧＢＴ素子Ｑ１はオン（導通）状態と
なって、主電流Ｉｃが流れる。ゲート電極Ｇにゼロまた
は負の制御電圧が供給されることによってゲート電極Ｇ
とエミッタ電極Ｅの間の電圧が閾電圧以下になると、Ｉ
ＧＢＴ素子Ｑ１はオフ（遮断）状態となって、主電流Ｉ
ｃが流れなくなる。正出力端子１４と負出力端子１５に
は外部の負荷が接続されるので、外部の負荷に流れる電
流が入力端子１１へ入力されるパルス信号によって調節
される。

【０００７】抵抗素子Ｒ３には主電流に比例したセンス
電流Ｉｓが流れるので、主電流Ｉｃに比例した電圧が発
生する。コンパレータＣ１は、この抵抗素子Ｒ３に発生
するセンス電圧Ｖｓと、抵抗素子Ｒ２に発生する基準電
圧Ｖｏｃとを比較して、前者が後者を超えるときには、
正電圧を出力し、そうでないときにはゼロ電圧を出力す
る。抵抗素子Ｒ２は抵抗素子Ｒ１とともに直流電圧母線
１６に付与される一定の直流電圧Ｖｒｅｆを分圧するの
で、基準電圧Ｖｏｃは一定に保持される。したがって、
コンパレータＣ１は、センス電流Ｉｓを通じて主電流Ｉ
ｃの大きさを所定の基準値と比較することによって、過
電流を検出する機能を果たしている。

【０００８】コンパレータＣ１の出力すなわち過電流検
出信号はフィルタ回路１７へ入力される。フィルタ回路
１７は、抵抗と容量とを用いた１次の積分回路であり、
雑音電圧を除去する機能を果たす。そのことによって、
過電流保護機能の誤動作を防止している。フィルタ回路
１７を通過した信号電圧は、ゲート遮断回路１８へと送
られる。ゲート遮断回路１８は、コレクタ電極がＩＧＢ
Ｔ素子Ｑ１のゲート電極Ｇに接続されたトランジスタ素
子を備えており、信号電圧が一定の高さに達すると、こ
のトランジスタ素子が導通することにより、ゲート電極
Ｇの電位を引き下げる。その結果、入力端子１１へ入力
されるパルス信号とは無関係に、ＩＧＢＴ素子Ｑ１がオ
フとなる。

【０００９】以上のように、この半導体パワーモジュー
ル７では、コンパレータＣ１によって過電流が検出さ
れ、その検出結果にもとづいてゲート遮断回路１８等が
動作し、その結果、過電流が継続的に流れることを回避
している。このように、半導体装置３には過電流検出機
能が備わっており、半導体パワーモジュール７には、さ
らに過電流保護機能が備わっている。半導体パワーモジ
ュール７は、この過電流保護機能によって、過電流がも
たらすＩＧＢＴ素子Ｑ１の破損を防止している。

【００１０】

【発明が解決しようとする課題】ところで、従来の半導
体パワーモジュール７では、抵抗素子Ｒ１〜Ｒ３には、
温度係数が±２００ｐｐｍ／ｄｅｇの範囲のものが使用
されている。このことによって、ＩＧＢＴ素子Ｑ１の接
合部の温度の変化に依存することなく、コンパレータＣ
１の基準電圧Ｖｏｃがほぼ一定に保持されるように設定
されている。ところが、ＩＧＢＴ素子Ｑ１における主電
流Ｉｃとセンス電流Ｉｓとの比、すなわち分流比（＝Ｉ
ｃ／Ｉｓ）は、一般に接合部の温度に依存して変化す
る。

【００１１】特に、近年に至ってＩＧＢＴ素子Ｑ１の電
流容量が拡大され、それにともなうスイッチング損失を
抑えるためにＩＧＢＴ素子Ｑ１の微細化が進行する中
で、分流比の温度依存性が無視できない大きさとなって
いる。例えば、２５゜Ｃから１２５゜Ｃまでの温度変化
にともなって、分流比は１０％〜２０％ほども減少す
る。図７はこのことを示すグラフであり、実験によっ
て得られた主電流Ｉｃとセンス電流Ｉｓの関係を示して
いる。図７に示すように、温度Ｔｊが２５゜Ｃであると
きに比べて、１２５゜Ｃであるときには、同一のセンス
電流Ｉｓに対して主電流Ｉｃは約１５％ほども低くなっ
ている。主電流Ｉｃの過電流検出レベルは、Ｖｏｃ・
（分流比）／Ｒ３で与えられるので、分流比が温度とと
もに変化すれば、過電流検出レベルもそれにともなって
変化する。

【００１２】すなわち、従来の半導体パワーモジュール
７あるいは半導体装置３では、過電流検出レベルが温度
とともに変化するという問題点があった。また近年で
は、半導体装置３の用途によっては、半導体装置３にお
ける過電流検出信号が、ＩＧＢＴ素子Ｑ１自身の保護目
的だけでなく、外部回路部品の保護目的にも使用される
場合があり、過電流保護レベルの温度依存性を解消ない
し緩和することへの要求が、この方面からも高まってい
る。

【００１３】過電流保護レベルの温度依存性を和らげる
ために、抵抗素子Ｒ３に分流比の温度依存性に応じた温
度係数を有するものを使用することが可能である。しか
しながら、抵抗素子Ｒ３の抵抗値が変化すると、それに
ともなってセンス電極Ｓの電位が変化するので、そのこ
とを通じて分流比が変化する。図８はこのことを示すグ
ラフであり、実験によって得られた分流比と抵抗素子
（センス抵抗）Ｒ３の抵抗値の関係を示している。

【００１４】図８に示すように、温度Ｔｊが２５゜Ｃと
１２５゜Ｃのいずれにおいても、抵抗素子Ｒ３の抵抗値
の増加にともなって分流比が増加している。抵抗素子Ｒ
３の抵抗値が分流比に及ぼす影響をも考慮しつつ、抵抗
素子Ｒ３の温度係数の最適化が行われる必要があるの
で、抵抗素子Ｒ３の温度係数を最適化するのは容易では
ないという問題点があった。さらに、抵抗素子Ｒ３の温
度係数は負に設定されなければならないので、この点か
らも最適化が容易でないという問題点があった。

【００１５】この発明は上記のような問題点を解消する
ためになされたもので、過電流検出レベルの温度依存性
を容易に解消ないし緩和し得る半導体装置を提供するこ
とを目的とする。

【００１６】この発明にかかる請求項１に記載の半導体
装置は、主電流に比例してセンス電流が流れる半導体素
子と、外部から付与される直流電圧を分圧する直列接続
された第１および第２抵抗素子と、前記センス電流が流
れる第３抵抗素子と、当該第３抵抗素子に生じるセンス
電圧を前記第２抵抗素子に生じる基準電圧と比較すると
ともに前記センス電圧が前記基準電圧を超えるときに所
定の信号を送出する比較手段と、を備える半導体装置に
おいて、前記第３抵抗素子の抵抗値の温度係数は−２０
０〜＋２００ｐｐｍ／ｄｅｇの何れかに設定されてお
り、しかも前記主電流と前記センス電流との分流比の温
度係数βに応じて、前記第１抵抗素子における抵抗値の
温度係数α１および当該抵抗値の２５゜Ｃにおける値Ｒ
１、並びに、前記第２抵抗素子における抵抗値の温度係
数α２および当該抵抗値の２５゜Ｃにおける値Ｒ４との
間に、温度変化ΔＴ＝１００ｄｅｇに対して、１＋α２
・ΔＴ＝Ｒ１・（１＋α１・ΔＴ）／［（１＋β・Δ
Ｔ）・（Ｒ１＋Ｒ４）−Ｒ４］の関係が略成立するよう
に、前記温度係数α１およびα２が最適化され、その結
果、過電流検出レベルの温度係数γの絶対値が前記温度
係数βの絶対値の１／２以下に低減されていることを特
徴とする。

【００１７】この発明にかかる請求項２に記載の半導体
装置は、請求項１に記載の半導体装置において、前記温
度係数βと前記温度変化ΔＴとの積が、β・ΔＴ≦−
０．１であって、前記過電流検出レベルの温度係数γと
前記温度変化ΔＴとの積が、γ・ΔＴ＝−０．０５〜＋
０．０５の範囲になるように、前記温度係数α１および
α２が設定されていることを特徴とする。

【００１８】この発明にかかる請求項３に記載の半導体
装置は、請求項１に記載の半導体装置において、前記温
度係数α２が−２００〜＋２００ｐｐｍ／ｄｅｇの何れ
かの値に設定されていることを特徴とする。

【００１９】この発明にかかる請求項４に記載の半導体
装置は、請求項１に記載の半導体装置において、前記温
度係数α１が−２００〜＋２００ｐｐｍ／ｄｅｇの何れ
かの値に設定されていることを特徴とする。

【００２０】この発明にかかる請求項５に記載の半導体
装置は、請求項４に記載の半導体装置において、前記半
導体素子と前記第２抵抗素子とが、互いに近接して配設
されていることを特徴とする。

【００２１】この発明にかかる請求項６に記載の半導体
装置は、請求項４に記載の半導体装置において、前記半
導体素子と前記第２抵抗素子とが共通の半導体基板に形
成されていることを特徴とする。

【００２２】

【作用】請求項１に記載の発明の装置では、温度係数α
１と温度係数α２とが最適化され、その結果比較手段が
所定の信号を送出する主電流の下限値すなわち過電流検
出レベルの温度係数の絶対値が分流比の温度係数の絶対
値の半分以下に低減される。しかも、第３抵抗素子の抵
抗値の温度係数はゼロに近い値に設定され、温度係数β
に応じた最適化は第１および第２抵抗素子について行わ
れるので、抵抗値の最適化による分流比への影響がな
い。

【００２３】請求項２に記載の発明の装置では、温度係
数γがさらに制限されており、このため、過電流検出レ
ベルの温度依存性が実用上問題でなくなる。

【００２４】請求項３に記載の発明の装置では、温度係
数α１または温度係数α２の何れか一方がゼロに近い値
に設定され、他方のみが最適化の対象とされる。

【００２５】請求項４に記載の発明の装置では、特に温
度係数α１がゼロに近い値に設定され、他方の温度係数
α２が最適化の対象とされる。このため、温度係数α２
は正の値の範囲で最適化を行うことが可能である。

【００２６】請求項５に記載の発明の装置では、半導体
素子と第２抵抗素子とが互いに近接して配設されている
ので、両者の温度が互いに近い値となる。

【００２７】請求項６に記載の発明の装置では、半導体
素子と第２抵抗素子とが互いに共通の半導体基板に形成
されているので、両者の温度がさらに接近する。

【００２８】

【実施例】

＜１．第１実施例＞図１は第１実施例の半導体装置およ
びこの半導体装置が組み込まれた半導体パワーモジュー
ルの構成を示す回路図である。なお以下の図において、
図６に示した従来装置と同一部分には同一符号を付し
て、その詳細な説明を略する。この半導体パワーモジュ
ール５および半導体装置１では、直流電圧Ｖｒｅｆが抵
抗素子Ｒ１と抵抗素子Ｒ４によって分圧されており、コ
ンパレータＣ１は抵抗素子Ｒ４に発生する電圧を基準電
圧Ｖｏｃとしている。抵抗素子Ｒ１、Ｒ３はいずれも、
従来の半導体パワーモジュール７あるいは半導体装置３
と同様に、温度係数が±２００ｐｐｍ／ｄｅｇの範囲内
の値すなわち略ゼロの値に設定されている。他方、抵抗
素子Ｒ４は以下に述べるように、過電流検出レベルの温
度依存性を解消ないし緩和するように、ある範囲内の値
に最適化されている。

【００２９】＜1-1．定数の最適化＞過電流検出レベル
の温度依存性を解消するためには、数１の関係を満たす
ことが条件となる。

【００３０】

【数１】

【００３１】ここで、Ｖｏｃは２５゜Ｃにおける基準電
圧であり、Ｖｏｃ’は１２５゜Ｃにおける基準電圧であ
る。またＲＩは２５゜Ｃにおける分流比である。さら
に、ΔＴは２５゜Ｃから１２５゜Ｃまでの温度変化であ
り、ΔＴ＝１００ｄｅｇである。また、βは分流比ＲＩ
の温度係数である。抵抗素子Ｒ３の温度係数は十分にゼ
ロに近いので、数１では抵抗素子Ｒ３の温度依存性を無
視している。

【００３２】このことから、抵抗素子Ｒ１およびＲ４の
温度係数をそれぞれα１、α２とすると、温度係数α２
は数２で与えられる。

【００３３】

【数２】

【００３４】温度係数α１と温度係数α２とが、数２の
関係を満たすように設定されるならば、過電流検出レベ
ルの温度依存性は解消される。また、温度係数α１，α
２がこの関係から離れるほど過電流検出レベルの温度依
存性が大きくなる。過電流検出レベルの温度依存性を緩
和するには、過電流検出レベルの温度係数γが、βに対
して数３の関係を満たすように温度係数α１，α２を設
定すればよい。

【００３５】

【数３】

【００３６】さらに、温度係数α１，α２が数２の関係
を近似的に満たすように設定されることによって、温度
係数γが数４のようになっておれば、過電流検出レベル
の温度依存性の緩和は実用上十分な程度に達成される。

【００３７】

【数４】

【００３８】温度係数βと温度変化ΔＴとの積が、β・
ΔＴ≦−０．１０であって分流比の温度依存性が無視で
きないほどに大きい場合においてもなお、温度係数γと
温度変化ΔＴとの積が、｜γ・ΔＴ｜≦０．０５であれ
ばさらに好ましい。このときには、過電流検出レベルの
温度依存性は、分流比の温度依存性が大きいにもかかわ
らず、事実上無視できる程度である。

【００３９】この実施例では、抵抗素子Ｒ１の温度係数
α１が、±２００ｐｐｍ／ｄｅｇの範囲内に設定されて
いるので、数２の条件はさらに数５のような簡単な関係
で表現することができる。

【００４０】

【数５】

【００４１】すなわち、温度係数α２が数５で与えられ
る関係を近似的に満たすように設定されることによっ
て、温度係数γが数４のようになっておれば、過電流検
出レベルの温度依存性の緩和は実用上十分な程度に達成
される。

【００４２】温度係数βが負であることから、数５の関
係から明らかなように、温度係数α２は正の値となる。
すなわち、この実施例の半導体装置１では、抵抗素子Ｒ
１，Ｒ３の温度依存性を十分に小さく設定し、抵抗素子
Ｒ４の温度係数を最適化するので、抵抗素子Ｒ４に正の
温度係数を付与することができる。このため、抵抗値の
温度係数の最適化が容易に行い得るという利点が得られ
る。また、抵抗素子Ｒ４の値は分流比には影響しないの
で、このことからも、抵抗素子の温度係数の最適化が容
易であるという利点がもたらされる。

【００４３】＜1-2．半導体チップの構造＞この実施例
ではさらに、ＩＧＢＴ素子Ｑ１と抵抗素子Ｒ４とは、共
通の半導体チップ（半導体基板）に作り込まれる。そう
することによって、ＩＧＢＴ素子Ｑ１の接合部の温度と
抵抗素子Ｒ４の温度とが互いに近接するので、抵抗素子
Ｒ４の温度係数の最適化が容易であるとともに、数５の
関係にもとづく設定通りに過電流検出レベルの温度依存
性が確実に解消ないし緩和されるという利点が生まれ
る。

【００４４】図２および図３はそれぞれ、ＩＧＢＴ素子
Ｑ１が形成された半導体チップ２０の平面図および断面
図である。図２に示すように、半導体チップ２０の上面
には、ＩＧＢＴ素子Ｑ１のエミッタ電極Ｅ、ゲート電極
Ｇ、およびセンス電極Ｓが配設されるとともに、抵抗素
子Ｒ４の１組の端子Ｒが配設されている。

【００４５】図３において、２１はｐ型コレクタ層、２
２はｐ型コレクタ層２１の上に形成されたｎ型エピタキ
シャル層、２３はｎ型エピタキシャル層２２の上主面に
選択的に形成されたｐ型ベース層、２４は同じくｎ型エ
ピタキシャル層２２の上主面に選択的に形成されたｐ型
抵抗層、２５はｐ型ベース層２３の上主面に選択的に形
成されたｎ型エミッタ層、２８はｎ型エミッタ層２５と
ｎ型エピタキシャル層２２とに挟まれたｐ型ベース層２
３の上主面部分すなわちチャネル形成領域に対向して配
設されたゲート電極Ｇ、３０，３１はそれぞれｎ型エミ
ッタ層２５の一部とｐ型ベース層２３の一部とに電気的
に接続されたエミッタ電極Ｅおよびセンス電極Ｓ、２６
はエミッタ電極Ｅ、センス電極Ｓ、およびゲート電極Ｇ
の間を電気的に絶縁するとともに、ゲート電極Ｇと各種
半導体層との間を電気的に絶縁する絶縁層、３２，３３
はｐ型抵抗層２４の上主面の一部に電気的に接続された
端子Ｒ、２７は端子Ｒとゲート電極Ｇなどとを電気的に
絶縁する絶縁層、そして、３６は半導体チップ２０の下
面に配設されｐ型コレクタ層２１に電気的に接続された
コレクタ電極Ｃである。抵抗素子Ｒ４の抵抗値は、ｐ型
抵抗層２４のシート抵抗を調節することによって所望の
値とすることができる。

【００４６】ｐ型ベース層２３は複数個が互いに分離し
て形成されており、それらの各１がＩＧＢＴのユニット
セルを形成している。エミッタ電極Ｅは多数のｐ型ベー
ス層２３に接続され、他方のセンス電極Ｓは単一ないし
ごく少数のｐ型ベース層２３に接続されている。このこ
とによって、主電流Ｉｃに比べて圧倒的に小さいセンス
電流Ｉｓが主電流Ｉｃに比例して流れるという特性が得
られる。

【００４７】また、一つの半導体チップ２０の中では温
度の均一性が高いので、上述したように抵抗素子Ｒ４の
温度とＩＧＢＴ素子Ｑ１の温度とが常に近い値となって
いる。また、抵抗素子Ｒ４の抵抗値の温度係数α２は正
の値に設定可能であるので、抵抗素子Ｒ４を半導体チッ
プ２０に作り込む際に、特に温度係数α２の最適化が容
易であるという利点がある。

【００４８】＜1-3．定数の数値例＞つぎに、各定数の
好ましい数値例について説明する。外部から直流電源１
９へ供給される直流電源電圧Ｖｃｃは、実用的には１５
Ｖが好ましい。さらに、入力回路１２、コンパレータＣ
１などの各回路を動作させるための電源は、これらの回
路の集積度を高める必要上低いほど望ましい。なぜなら
ば、電源電圧が低いほど耐圧を低く設定することが可能
となり、集積度を高めることが容易となるからである。
したがって直流電源１９では直流電源電圧Ｖｃｃを５Ｖ
にまで減圧して各回路に供給する。直流電圧Ｖｒｅｆに
はこの電圧をそのまま用いるか、あるいは更に２．５Ｖ
にまで減圧したものが用いられる。すなわち、直流電圧
Ｖｒｅｆは、好ましくはおおよそ２．５Ｖ〜５Ｖの範囲
内に設定される。

【００４９】さらに、基準電圧Ｖｏｃは雑音電圧の影響
を考慮しない限り低い方が望ましい。なぜならば、基準
電圧Ｖｏｃが高いとそれに応じて抵抗素子Ｒ３の抵抗値
が高く設定されなければならないが、抵抗素子Ｒ３の抵
抗値が高いとセンス電流Ｉｓの上昇に伴うセンス電極Ｓ
の電位の上昇が著しくなるからである。センス電極Ｓの
電位の上昇が大きければ、センス電流Ｉｓと主電流Ｉｃ
との比例性が損なわれるので、過電流検出レベルが正し
く設定されなくなる恐れが生じる。

【００５０】一方、基準電圧Ｖｏｃが過度に低いと、コ
ンパレータＣ１の入力信号に重畳する電気的雑音の影響
が無視できなくなる。このため、基準電圧Ｖｏｃは０．
５Ｖ〜１Ｖ程度に設定されることが実用上望ましい。し
たがって、抵抗素子Ｒ１と抵抗素子Ｒ４の比率は、好ま
しくは４前後の値に設定される。

【００５１】一例として、直流電圧Ｖｒｅｆ＝２．５
Ｖ、基準電圧Ｖｏｃ＝０．５Ｖとし、そのために、２５
゜Ｃでの抵抗値をそれぞれＲ１＝２０ｋΩおよびＲ４＝
５ｋΩ（すなわち、Ｒ１＝４・Ｒ４）に設定した場合に
ついて説明する。このとき、β・ΔＴ＝−０．０５、す
なわち１２５゜Ｃにおける分流比が２５゜Ｃにおける値
の９５％である場合には、数５の関係から算出されるよ
うに、抵抗素子Ｒ４の温度係数が、おおよそα２＝６６
７ｐｐｍ／ｄｅｇであれば過電流検出レベルの温度依存
性が解消される。

【００５２】また、β・ΔＴ＝−０．４０、すなわち１
２５゜Ｃにおける分流比が２５゜Ｃにおける値の６０％
である場合には、おおよそα２＝１００００ｐｐｍ／ｄ
ｅｇであれば過電流検出レベルの温度依存性が解消され
る。すなわち、温度係数β・ΔＴの値が−０．０５〜−
０．４０の範囲内であるときに、温度係数α２を、約６
６７ｐｐｍ／ｄｅｇ〜約１００００の範囲内で温度係数
βの値に応じて適宜設定することによって過電流検出レ
ベルの温度依存性を解消することが可能である。

【００５３】例えば、β・ΔＴ＝−０．１５、すなわち
１２５゜Ｃにおける分流比が２５゜Ｃにおける値の８５
％である場合に、温度係数α２の値を２０００ｐｐｍ／
ｄｅｇに設定したと仮定する。このとき、１２５゜Ｃに
おける基準電圧Ｖｏｃ’は、数６に示す通りの計算にし
たがって０．５７７Ｖであると算出される。

【００５４】

【数６】

【００５５】そうすると、温度Ｔｊ＝２５゜Ｃでの過電
流検出レベルを１とした温度Ｔｊ＝１２５゜Ｃでの過電
流検出レベルＰＬは、数７に示すように０．９８とな
る。

【００５６】

【数７】

【００５７】すなわち、従来の装置では分流比の温度依
存性によって０．８５まで減少していた過電流検出レベ
ルが、０．９８と１に近い値にまで改善されている。同
様のことは、温度Ｔｊ＝１２５゜Ｃにおいてだけでな
く、２５゜Ｃ〜１２５゜Ｃの全温度範囲にわたっていえ
る。

【００５８】図４は、温度Ｔｊ＝１２５゜Ｃだけでなく
温度Ｔｊ＝２０゜Ｃ〜１３０゜Ｃの範囲において、温度
Ｔｊ＝２５゜Ｃにおける値を基準とした過電流検出レベ
ル温度依存性を示すグラフである。図４には、比較のた
めに従来装置における結果をも点線で示している。図４
が示すように、全ての温度範囲にわたって、過電流検出
レベルの温度依存性が改善されていることがわかる。

【００５９】＜２．第２実施例＞図５は、第２実施例の
半導体パワーモジュール６の平面図であり、半導体パワ
ーモジュール６を構成する各回路素子の配置を模式的に
描いている。図５において、ＩＣは集積回路素子であ
り、図１に示した各回路素子の中の入力端子１１、入力
回路１２、駆動回路１３、フィルタ回路１７、ゲート遮
断回路１８、直流電源１９およびコンパレータＣ１が集
積化されている。また、この半導体パワーモジュール６
ではＩＧＢＴ素子Ｑ１は３つの半導体チップで構成され
ている。なお、抵抗素子Ｒ１〜Ｒ３の抵抗値およびその
温度係数は第１実施例と同様に設定されている。

【００６０】このように、各回路が１つの集積回路素子
ＩＣに集積化されることによって装置のコンパクト化、
コスト低減、さらに、信頼性の向上が図られる。この半
導体パワーモジュール６では、抵抗素子Ｒ４はＩＧＢＴ
素子Ｑ１に近接して配置される。そうすることによっ
て、抵抗素子Ｒ４の温度とＩＧＢＴ素子Ｑ１の温度とが
比較的近い値となる。実用上、それらの間の距離は２ｃ
ｍ以内であることが望ましい。

【００６１】＜３．変形例＞（１）以上の実施例では、抵抗素子Ｒ１の抵抗値の温度
依存性を低くして、抵抗素子Ｒ４の抵抗値の温度係数α
２を数５にもとづいて設定する例を示したが、逆に抵抗
素子Ｒ４の抵抗値の温度依存性を低くして、抵抗素子Ｒ
１の抵抗値の温度係数α１を数２にもとづいて設定して
もよい。このとき、数２の左辺は１としてよい。この場
合においても、分流比への抵抗値の影響を考慮すること
なく温度係数の最適化を行うことが可能である。また、
抵抗素子Ｒ１，Ｒ２のうちの一方のみが最適化の対象と
されるので、最適化が容易に行い得る。

【００６２】（２）また、抵抗素子Ｒ１とＲ２の双方の
温度係数α１、α２を、数２にもとづいて設定してもよ
い。この場合においても、分流比への抵抗値の影響を考
慮することなく温度係数の最適化を行うことが可能であ
る。

【００６３】（３）以上の実施例では、半導体素子とし
てＩＧＢＴ素子を例として説明したが、この発明は、主
電流が流れる半導体素子であってしかも主電流に比例し
たセンス電流が分岐して流れる半導体素子一般に適用が
可能である。例えば、センス電極を有するＭＯＳ型トラ
ンジスタ、バイポーラトランジスタ等にも適用可能であ
る。

【００６４】

【発明の効果】請求項１に記載の発明の装置では、比較
手段が所定の信号を送出するための主電流の下限値すな
わち過電流検出レベルの温度係数の絶対値が分流比の温
度係数の絶対値の半分以下に低減されるので、過電流検
出レベルの温度依存性が実用上十分な程度に緩和ないし
解消される。しかも、抵抗値の最適化が分流比へ影響し
ないので、抵抗値の最適化を容易に行うことができる。
すなわち、この発明の装置では、過電流検出レベルの温
度依存性の低減が容易に達成されるという効果がある。

【００６５】請求項２に記載の発明の装置では、温度係
数γがさらに制限されており、このため、過電流検出レ
ベルの温度依存性が実用上問題にならないほどに低減さ
れる。

【００６６】請求項３に記載の発明の装置では、温度係
数α１または温度係数α２の何れか一方のみが最適化の
対象とされるので、過電流検出レベルの温度依存性の低
減が一層容易に達成される。

【００６７】請求項４に記載の発明の装置では、特に温
度係数α１がゼロに近い値に設定され、他方の温度係数
α２が最適化の対象とされるので、温度係数α２につい
て正の値の範囲で最適化を行うことが可能である。この
ため、最適化が容易に行い得る。しかも、最適化の対象
となる第２抵抗素子を半導体基板に容易に作り込むこと
ができる。

【００６８】請求項５に記載の発明の装置では、半導体
素子と第２抵抗素子の温度が互いに近い値となるので、
第２抵抗素子の抵抗値の温度係数の最適化がさらに容易
である。

【００６９】請求項６に記載の発明の装置では、半導体
素子と第２抵抗素子の温度がさらに接近するので、第２
抵抗素子の抵抗値の温度係数の最適化がさらに容易であ
るとともに、過電流検出レベルの温度依存性の解消効果
ないし緩和効果がつねに設定通りに得られる。

【図面の簡単な説明】

【図１】第１実施例における半導体パワーモジュール
の回路図である。

【図２】第１実施例における半導体チップの平面図で
ある。

【図３】第１実施例における半導体チップの断面図で
ある。

【図４】第１実施例の半導体装置の特性を示すグラフ
である。

【図５】第２実施例の半導体パワーモジュールの回路
図である。

【図６】従来の半導体パワーモジュールの回路図であ
る。

【図７】従来の半導体パワーモジュールの特性を示す
グラフである。

【図８】従来の半導体パワーモジュールの特性を示す
グラフである。

【符号の説明】

Ｉｃ主電流、Ｉｓセンス電流、Ｑ１ＩＧＢＴ素子
（半導体素子）、Ｖｒｅｆ直流電圧、Ｒ１抵抗素子
（第１抵抗素子）、Ｒ２，Ｒ４抵抗素子（第２抵抗素
子）、Ｒ３抵抗素子（第３抵抗素子）、Ｖｏｃ基準
電圧、Ｃ１コンパレータ（比較手段）、１，２半導
体装置。

Claims

(57)【特許請求の範囲】

【請求項１】主電流に比例してセンス電流が流れる半
導体素子と、外部から付与される直流電圧を分圧する直
列接続された第１および第２抵抗素子と、前記センス電
流が流れる第３抵抗素子と、当該第３抵抗素子に生じる
センス電圧を前記第２抵抗素子に生じる基準電圧と比較
するとともに前記センス電圧が前記基準電圧を超えると
きに所定の信号を送出する比較手段と、を備える半導体
装置において、前記第３抵抗素子の抵抗値の温度係数は−２００〜＋２
００ｐｐｍ／ｄｅｇの何れかに設定されており、しかも
前記主電流と前記センス電流との分流比の温度係数βに
応じて、前記第１抵抗素子における抵抗値の温度係数α
１および当該抵抗値の２５゜Ｃにおける値Ｒ１、並び
に、前記第２抵抗素子における抵抗値の温度係数α２お
よび当該抵抗値の２５゜Ｃにおける値Ｒ４との間に、温
度変化ΔＴ＝１００ｄｅｇに対して、１＋α２・ΔＴ＝
Ｒ１・（１＋α１・ΔＴ）／［（１＋β・ΔＴ）・（Ｒ
１＋Ｒ４）−Ｒ４］の関係が略成立するように、前記温
度係数α１およびα２が最適化され、その結果、過電流
検出レベルの温度係数γの絶対値が前記温度係数βの絶
対値の１／２以下に低減されていることを特徴とする半
導体装置。
【請求項２】請求項１に記載の半導体装置において、
前記温度係数βと前記温度変化ΔＴとの積が、β・ΔＴ
≦−０．１であって、前記過電流検出レベルの温度係数
γと前記温度変化ΔＴとの積が、γ・ΔＴ＝−０．０５
〜＋０．０５の範囲になるように、前記温度係数α１お
よびα２が設定されていることを特徴とする半導体装
置。
【請求項３】請求項１に記載の半導体装置において、
前記温度係数α２が−２００〜＋２００ｐｐｍ／ｄｅｇ
の何れかの値に設定されていることを特徴とする半導体
装置。
【請求項４】請求項１に記載の半導体装置において、
前記温度係数α１が−２００〜＋２００ｐｐｍ／ｄｅｇ
の何れかの値に設定されていることを特徴とする半導体
装置。
【請求項５】請求項４に記載の半導体装置において、
前記半導体素子と前記第２抵抗素子とが、互いに近接し
て配設されていることを特徴とする半導体装置。
【請求項６】請求項４に記載の半導体装置において、
前記半導体素子と前記第２抵抗素子とが共通の半導体基
板に形成されていることを特徴とする半導体装置。