JP4626513B2 - ドライバ用半導体素子の過電流保護装置 - Google Patents

Description

本発明は、車両に搭載される電子機器と通信するための信号を通信線に出力するドライバ用半導体素子を保護する過電流保護装置に関する。

一般に、車両に搭載される電子機器等は、温度が極めて変化し易い環境下で動作することになるため、電子機器の機能によっては温度の影響を排除して安定的に動作させることが重要な課題となっている。そして、電子機器に対する通信信号を通信線に出力するドライバ用の半導体素子について過電流に対する保護を行う場合にも、その保護動作が温度による影響を受けることなく安定的に行われることが望ましい。

例えば、特許文献１には、アクチュエータセンサインターフェイス回路用のスレーブにつき過負荷・短絡検知を行なうため回路において、センサの消費電流をシャント抵抗を用いて検出する構成が開示されている。
また、特許文献２には、主に負荷電流を流すためのトランジスタと、シャント抵抗により電流検出を行なうためのトランジスタとを並列に接続して１チップ上に構成し、トランジスタのセル比を適当な比率に設定することで、シャント抵抗側には微小な電流を流して検出を行なう構成が開示されている。
特開２００３−２１８６７３号公報 米国特許第４５５３０８４号明細書

しかしながら、特許文献１に開示されている技術では、シャント抵抗が有している温度特性が考慮されていない。加えて、そのシャント抵抗に生じる電圧降下をトランジスタのベース−エミッタ間電圧を利用して判定する構成であるため、更に温度の影響を受け易くなっている。その結果、保護電流値が動作温度に大きく依存するという問題がある。
また、特許文献２に開示されている技術は、大電流を取り扱うようなパワートランジスタを使用する場合に向いているが、より多くのトランジスタが必要となる。そして、車両に搭載される電子機器に対して通信信号を出力するドライバ用半導体素子の保護に適用することを想定すると、電流調整用のトランジスタを余分に付加することになり、構成が複雑になってしまう。また、電流検出にシャント抵抗を用いる点では特許文献１と同様の問題がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、車両に搭載される電子機器に対して通信信号を出力するドライバ用半導体素子を、動作温度に影響を受けることなく簡単な構成で保護することが可能な過電流保護装置を提供することにある。

請求項１記載のドライバ用半導体素子の過電流保護装置によれば、ドライバ用半導体素子を介して流れる電流を検出するシャント抵抗と、過電流に対する保護動作を開始するためのしきい値を設定する基準抵抗とを同一種類の抵抗で構成し、シャント抵抗の端子電圧と、基準抵抗に定電流を供給することで発生する端子電圧とをコンパレータにより比較して過電流検出を行なう。斯様に構成すれば、シャント抵抗と基準抵抗とは同一の温度特性を有することになり、温度変化による端子電圧の変動はキャンセルされる。従って、温度の影響を受けることなく安定した過電流保護動作を簡単な構成で実現することができる。
そして、ドライバ用半導体素子をバイポーラトランジスタで構成する場合、当該トランジスタに駆動回路が出力するベース電位を、リミッタ回路が、駆動回路を構成するトランジスタとドライバ用半導体素子とを合わせた増幅段数に対して、１ベース−エミッタ間電圧分だけ高い電圧でクランプする。即ち、シャント抵抗における電圧降下がリミッタ回路の作用で規定される結果、動作環境温度が高い場合は通電電流が制限されるようになる。従って、例えば電源短絡状態が発生しているか否かをチェックする際に流れる突入電流値を抑えることが可能となる。

請求項２記載のドライバ用半導体素子の過電流保護装置によれば、シャント抵抗並びに基準抵抗を、ドライバ用半導体素子が発生する熱の伝導状態が夫々等しくなるように配置する。即ち、ドライバ用半導体素子は動作することに伴い通電による発熱を生じるため、上記のように構成すれば、両抵抗はドライバ用半導体素子の熱的影響を等しく受けるようになり、保護動作をより安定させることができる。

請求項３記載のドライバ用半導体素子の過電流保護装置によれば、ドライバ用半導体素子，シャント抵抗並びに基準抵抗をＳＯＩ基板上に形成すると共に、互いの素子を絶縁膜材料によって分離する。即ち、半導体基板を構成する材料の熱伝導率に対して、絶縁膜材料の熱伝導率は極めて小さい。従って、上記のように構成すれば、各素子間における熱的影響が互いにより受け難くなるため、熱伝導状態が等しくなる。

請求項４記載のドライバ用半導体素子の過電流保護装置によれば、シャント抵抗並びに基準抵抗をドライバ用半導体素子の配置領域に隣接するように配置するので、当該素子と両抵抗との間における熱伝導状態が、その他の要因による影響を受け難くすることができる。

請求項５記載のドライバ用半導体素子の過電流保護装置によれば、シャント抵抗並びに基準抵抗を、ドライバ用半導体素子の配置領域に対し等間隔をおいて配置するので、物理的な距離を等しくすることにより、当該素子と両抵抗との間の熱伝導状態が等しくなるように設定できる。

請求項６記載のドライバ用半導体素子の過電流保護装置によれば、保持回路によりコンパレータの出力状態変化を保持し、その保持状態をリセット回路により周期的にリセットする。即ち、車載される電子機器については、車両が走行することに伴う振動の影響も常に受けているため、過電流が検出される状態が発生したとしても、その状態発生は偶発的であることも十分に想定される。故に、再び振動の影響を受けることにより過電流の検出状態が解消することも考えられるので、コンパレータの出力状態変化の保持を周期的にリセットし続ける間に、正常状態に復帰して通信を再開させることを期待できる。

請求項７記載のドライバ用半導体素子の過電流保護装置によれば、コンパレータと保持回路との間に挿入されるフィルタの信号遅延時間と、リセット回路におけるリセット周期との時間比率を、ドライバ用半導体素子の入力抵抗と通信先となる電子機器側の負荷抵抗との比率以下となるように設定する。
例えば、電源ＶＢとドライバ用半導体素子との間に、負荷抵抗Ｒｌ，通信線，入力抵抗Ｒin（シャント抵抗を含む）が挿入されている通信系統を想定する。この場合、電源が負荷抵抗Ｒｌを短絡した状態（電源短絡）になることで過電流が検出されたとすると、その検出時点からフィルタの信号遅延時間Ｔｄを経過した後に、保持回路に対してコンパレータの出力状態変化が伝達される。従って、リセット周期Ｔｒに対して遅延時間Ｔｄの間だけ、ドライバ用半導体素子及びその入力抵抗Ｒinを介して過電流（ＶＢ／Ｒin）が流れる状態が繰り返されることになる。

一方、正常状態においてドライバ用半導体素子を介して流れる電流は（ＶＢ／（Ｒｌ＋Ｒin））となる。ここで、過電流が検出された場合に、その検出に伴いドライバ用半導体素子の保護動作が実行されて過電流が遮断されるまでに発生する熱量をリセット周期Ｔｒで平均したものが、通常電流がリセット周期Ｔｒの間に流れた場合より小さくなる条件を想定すると、
（ＶＢ^２／（Ｒｌ＋Ｒin））・Ｔｒ＞（ＶＢ^２／Ｒin）・Ｔｄ
となり、
Ｒin／（Ｒｌ＋Ｒin）＞Ｔｄ／Ｔｒ
であるから、条件（Ｒｌ≫Ｒin）を満たせば、
Ｒin／Ｒｌ＞Ｔｄ／Ｔｒ
が得られる。即ち、請求項７のように条件設定を行えば、過電流が時間Ｔｄだけ流れることで発生する熱量の時間平均が、通常電流がリセット周期Ｔｒの間に流れた場合よりも小さくなり、温度上昇を抑制することができる。

請求項８記載のドライバ用半導体素子の過電流保護装置によれば、定電流回路を、バンドギャップ基準電圧回路と金属薄膜抵抗とを用いて構成する。即ち、バンドギャップ基準電圧は温度係数が小さく、金属薄膜抵抗もまた温度係数が小さい。従って、これらにより定電流回路を構成すれば、基準抵抗によって比較用の基準電位を与えるための定電流を、温度の影響を受けることなく安定して出力することができる。

以下、本発明の一実施例について図面を参照して説明する。図１は、車載用の電子機器であるＥＣＵ（Electronic Control Unit）間で通信を行う場合のシステム構成を概略的に示すものである。この例ではＥＣＵ１が送信側、ＥＣＵ２が受信側であり、両者間は通信線３を介して接続されている。
受信側のＥＣＵ２において、通信線３は、負荷抵抗４（Ｒｌ）を介して車載バッテリ５（＋Ｂ）に接続されていると共に、受信用のコンパレータ６の非反転入力端子に接続されている。コンパレータ６の反転入力端子には、受信信号レベル比較用の基準電圧Ｖｒが与えられている。

一方、送信側のＥＣＵ１において、通信線３は、入力抵抗７（Ｒin），通信用ドライバであるＮＰＮトランジスタ（ドライバ用半導体素子）８及び電流検出用のシャント抵抗９（Ｒs2）を介してグランドに接続されていると共に、コンパレータ１０の非反転入力端子に接続されている。電源１１とグランドとの間には、定電流回路１２及び基準抵抗１３の直列回路が接続されており、両者の共通接続点はコンパレータ１０の反転入力端子に接続されている。定電流回路１２は、基準抵抗１３に対して定電流Ｉrefを供給することで、その端子電圧によってコンパレータ１０に過電流を検出するためのしきい値電圧を付与するものである。

コンパレータ１０の出力端子は、ノイズ除去用のローパスフィルタ（遅延回路）１４を介してフリップフロップ（保持回路）１５のリセット端子に接続されており、フリップフロップ１５のセット端子には、セット信号出力回路（リセット回路）１６によりセット信号が周期的に与えられるようになっている。ドライバ制御信号は、ＡＮＤゲート１７及び駆動回路１８を介してトランジスタ８（Ｔｒ１）のベースに接続されており、ＡＮＤゲート１７の他方の入力端子には、フリップフロップ１５のＱ出力端子が接続されている。尚、ＥＣＵ１の構成において、抵抗７，トランジスタ８，駆動回路１８を除いたものが過電流保護装置１９を構成している。

図３は、トランジスタ８，シャント抵抗９及び基準抵抗１３を半導体基板上に形成した場合の素子配置例を概念的に示すものである。（ａ），（ｂ）は夫々異なる配置であるが、何れの場合も、動作時に発熱するトランジスタ８に対して抵抗９及び１３を近接させて配置することで、各抵抗９，１３のトランジスタ９に対する熱的な結合度合いが夫々等しくなるようにしている。（ａ）は抵抗９及び１３をトランジスタ８が形成されている領域の左右両側に対称に配置した場合、（ｂ）は抵抗９及び１３を上記領域の一辺に並べて等距離となるように配置した場合である。斯様に配置を行うことで、抵抗９及び１３はトランジスタ８が発生する熱の影響を等しく受けることになる。

また、図４は、トランジスタ８，シャント抵抗９及び基準抵抗１３の素子形成状態を示す模式的断面図である。ＥＣＵ１を構成する各回路素子は、埋め込み酸化膜（ＳｉＯ_２）２１を有するＳＯＩ（Silicon On Insulator）基板２２上に形成されている。そして、トランジスタ８，シャント抵抗９及び基準抵抗１３は、何れも埋め込み酸化膜２１に達するトレンチ２３の内部に酸化膜材料（絶縁膜材料）２４を埋設することでトレンチ分離された領域に形成されている。尚、抵抗９及び１３は、同一種類のＰ型拡散抵抗として形成されている。また、図４は、トランジスタ８が抵抗９及び１３の図中右方に形成されていることを示しているわけではなく、例えば図３（ｂ）に示すような形成状態を、途中を破断することで並べて示したものである。

斯様に形成することで各素子間の電気的絶縁が良好に確保される。また、酸化膜材料２４であるＳｉＯ_２の熱伝導率は、基板２２の主材料であるＳｉを「１」とするとその１／１０程度であり極めて低い。従って、抵抗９及び１３を基本的には周囲の熱的影響を受け難くなる状態にした上で、相対的に近接するトランジスタ８の熱的影響だけを受け易くなるようにしている。

図５は、定電流回路１２の詳細構成を示す図である。電源１１には、抵抗３１〜３３を介して、ベースが共通に接続されてミラー回路の一部をなすＰＮＰトランジスタ３４〜３６のエミッタが夫々接続されている。トランジスタ３４のコレクタは、抵抗３７及びＮＰＮトランジスタ３８のコレクタ−エミッタを介してグランドに接続されており、トランジスタ３５のコレクタは、トランジスタ３８とミラー対をなすＮＰＮトランジスタ３９のコレクタ−エミッタを介してグランドに接続されている。即ち、トランジスタ３８，３９のベースは、トランジスタ３８のコレクタに共通に接続されている。また、抵抗３７は、定電流回路１２の起動用として配置されており、例えばＣｒＳｉなどの金属薄膜抵抗素子で構成されている。

トランジスタ３６のベースは、抵抗４０及びＰＮＰトランジスタ４１のエミッタ−コレクタを介してグランドに接続されており、トランジスタ４１のベースは、トランジスタ３５のコレクタに接続されている。また、トランジスタ３４のコレクタには、ダイオード接続されたＮＰＮトランジスタ４２及び４３の直列回路が並列に接続されており、当該直列回路の共通接続点には、バンドギャップ基準電圧回路４４の出力端子が接続されている。

バンドギャップ基準電圧回路４４は、バンドギャップリファレンス電圧ＶBGを出力する。この場合、抵抗３７の上端電圧は（ＶBG＋ＶBE（トランジスタ４２））であり、抵抗３７の下端電圧はＶBE（トランジスタ３８）である。従って、トランジスタ３６のコレクタより供給される定電流Ｉrefは、
Ｉref＝（ＶBG＋ＶBE−ＶBE）／Ｒs3（抵抗３７）
＝ＶBG／Ｒs3
となり、バンドギャップリファレンス電圧ＶBGと抵抗３７の抵抗値Ｒs3によって決定される。

図６は、駆動回路１８の詳細構成を示すものである。ＡＮＤゲート１７の出力端子は、インバータゲート５１を介してＮＰＮトランジスタ５２のベースに接続されている。トランジスタ５２のエミッタはグランドに接続され、コレクタは定電流回路５３を介して電源１１に接続されていると共に、ダイオード接続されたＮＰＮトランジスタ５４及び５５の直列回路を介してグランドに接続されている。更に、トランジスタ５２のコレクタは、抵抗５６を介してＰＮＰトランジスタ５７のベースに接続されており、トランジスタ５７のコレクタはグランドに、エミッタは抵抗５８を介して電源１１に接続されている。
出力段のＮＰＮトランジスタ５９のコレクタは抵抗６０を介して電源１１に接続され、エミッタは抵抗６１を介してグランドに接続され、ベースはトランジスタ５７のエミッタに接続されている。そして、トランジスタ５９のエミッタがトランジスタ８のベースに接続されている。

駆動回路１８において、出力段のトランジスタ５９をオンさせてドライバ用トランジスタ８を駆動する条件は、以下のようになる。尚、カッコ内の数字は、トランジスタの符号である。トランジスタ８がＯＮした場合に流れる電流をＩinとすると、
ＶBE（５５）＋ＶBE（５４）＋ＶBE（５７）
＞ＶBE（５９）＋ＶBE（８）＋Ｒs2・Ｉin
各ＶBEが等しければ、
ＶBE（５７）＞Ｒs2・Ｉin
となる。
即ち、駆動回路１８−トランジスタ８における信号の増幅段数は、トランジスタ８を含め、駆動回路１８の出力段のトランジスタ５９を加えて２段であるが、左辺においてベース−エミッタ間電圧ＶBEを加える数が、その段数よりも１段多い「３」となるように構成している。尚、駆動回路１８において、トランジスタ５２，５４，５５，５７，定電流回路５３及び抵抗５６は、リミッタ回路６２を構成している。

図７は、トランジスタ５７のベース−エミッタ間電圧ＶBE（５７）と、シャント抵抗９の端子電圧（Ｒs2・Ｉin）との温度特性を示すものである。端子電圧（Ｒs2・Ｉin）が正の温度特性２０００ｐｐｍ／℃を有するのに対し、ベース−エミッタ間電圧ＶBE（５７）は、負の温度特性−２ｍＶ／℃を有している。従って、両者が交差する点よりも温度が高い領域で使用すれば、ＶBE（５７）によりトランジスタ８を流れる電流Ｉinに対して制限をかけることができる。

次に、本実施例の作用について図２も参照して説明する。図２は、過電流保護装置１９の動作に伴う各部の信号波形を示すタイミングチャートである。過電流保護装置１９は、通信線３が車載バッテリ５に短絡した状態となった場合に通信線３に流れる過電流を検出し、ドライバ制御信号の出力を停止させるように動作する。即ち、トランジスタ８がＯＮした場合に通信線３に流れる電流が正常な範囲内であれば、フリップフロップ１５には、セット信号出力回路１６によりセット信号が周期的に与えられているため（図２（ｃ）参照）Ｑ端子の出力レベルはハイとなっており、ドライバ制御信号はＡＮＤゲート１７を介して駆動回路１８に出力される。

そして、上記の短絡状態が発生すると通信線３に流れる電流が増大し、シャント抵抗９の端子電圧が上昇して基準抵抗１３の端子電圧を超えると（Ｒs2・Ｉin＞Ｒs1・Ｉref）、コンパレータ１０の出力レベルがロウからハイに変化してフリップフロップ１５はリセットされる。従って、ドライバ制御信号の出力はＡＮＤゲート１７によって阻止される。この時、コンパレータ１０の出力変化に対してフィルタ１４の出力信号は、フィルタ時定数に基づく遅延時間Ｔｄだけ遅れて出力される（図２（ｄ），（ｅ）参照）。その結果、過電流は遅延時間Ｔｄの間だけトランジスタ８を介して流れる（図２（ｂ）参照）。

また、フリップフロップ１５はセット信号出力回路１６により周期的（Ｔｓ）にセットされるため、電源短絡が発生している間は、フリップフロップ１５のセット，リセットを繰り返すことになり、過電流は遅延時間Ｔｄの間だけ流れる状態を繰り返す。このようにしてフリップフロップ１５を周期的にセットするのは、通信線３の電源短絡は、車両に印加される振動によって偶発的に発生する場合も想定されることから、周期的にセットし続ける間に短絡状態が解消されることを期待するためである。
尚、上記の「セット」とは、フリップフロップ１５は、過電流を検出した場合のコンパレータ１０の出力状態変化によって「リセット」されることでその状態変化を保持するので、その保持状態をクリアするという意味では請求項６に記載した「リセット」に相当している。

ここで、電源短絡時において、過電流が遅延時間Ｔｄの間だけ流れる状態を周期Ｔｓで繰り返す場合に発生する熱量の時間Ｔｓによる平均が、通常電流がセット周期Ｔｓの間に流れた場合より小さくなる条件を想定する。正常状態でトランジスタ８を介して流れる電流は、コレクタ−エミッタ間飽和電圧を無視すると、
ＶＢ／（Ｒｌ＋Ｒin＋Ｒs2）
電源短絡時に流れる電流は、負荷抵抗４が短絡されるため、
ＶＢ／（Ｒin＋Ｒs2）
となる。
従って、各電流が通電される期間に発生する電力は、
（ＶＢ^２／（Ｒｌ＋Ｒin＋Ｒs2））・Ｔｓ＞（ＶＢ^２／（Ｒin＋Ｒs2））・Ｔｄ
となり、
（Ｒin＋Ｒs2）／（Ｒｌ＋Ｒin＋Ｒs2）＞Ｔｄ／Ｔｓ
であるから、条件（Ｒｌ≫（Ｒin＋Ｒs2））を満たせば、
（Ｒin＋Ｒs2）／Ｒｌ＞Ｔｄ／Ｔｒ
が得られる。従って、上記のように各抵抗値の比を設定すれば、過電流検出時に過電流が時間Ｔｄだけ流れて発生する熱量の時間平均が、通常電流がセット周期Ｔｓの間に流れた場合に発生する熱量よりも小さくなる。

以上のように本実施例によれば、通信線３上に通信信号を出力するトランジスタ８の保護を行う過電流保護装置１９を、トランジスタ８を介して流れる電流を検出するシャント抵抗９と、過電流に対する保護動作を開始するためのしきい値を設定する基準抵抗１３とを同一種類のＰ型拡散抵抗により形成し、シャント抵抗９の端子電圧と、基準抵抗１３に定電流を供給して発生する端子電圧とをコンパレータ１０で比較して過電流検出を行なうように構成した。従って、シャント抵抗９と基準抵抗１３とは同一の温度特性を有するため温度変化による双方の端子電圧の変動はキャンセルされるので、温度の影響を受けることなく安定した過電流保護動作を、簡単な構成で実現することができる。

また、シャント抵抗９並びに基準抵抗１３を、トランジスタ８に対して、トランジスタ８が発生する熱の伝導状態が等しくなるように配置した。具体的には、シャント抵抗９並びに基準抵抗１３をトランジスタ８の配置領域に隣接するように、トランジスタ８の配置領域に対し等間隔をおいて配置した。従って、トランジスタ８が動作することで生じる熱の影響を抵抗９及び１３が等しく受けるようになり、保護動作をより安定させることができる。
更に、トランジスタ８，シャント抵抗９並びに基準抵抗１３をＳＯＩ基板２２上に形成し、互いの素子形成領域を酸化膜材料２４によって分離するので、その他の要因による熱的影響を互いにより受け難くした上で、抵抗９並びに１３がトランジスタ８の影響だけを受け易くして、検出精度を向上させることができる。

また、過電流保護装置１９は、フリップフロップ１５によりコンパレータ１０の出力状態変化を保持し、その保持状態をセット信号出力回路１６により周期的にリセット（図１上では「セット」）するようにしたので、電源短絡が一時的に発生したような場合は、フリップフロップ１５を周期的にリセットし続ける間に、正常状態に復帰して通信を再開させることを期待できる。
そして、コンパレータ１０とフリップフロップ１５との間に挿入されるフィルタ１４の信号遅延時間Ｔｄと、セット信号出力回路１６におけるセット周期Ｔｓとの時間比率を、トランジスタ８の入力抵抗７の抵抗値にシャント抵抗９の抵抗値を加えたものと、通信先となるＥＣＵ２側の負荷抵抗４との比率以下となるように設定したので、過電流がセット周期Ｔｓの間だけ流れることで発生する熱量の時間平均を、通常電流がセット周期Ｔｓの間に流れた場合よりも小さくすることができる。従って、フリップフロップ１５の検出結果保持状態が周期的にリセットされる場合でも、温度上昇を抑制することができる。

また、ドライバ用のトランジスタ８に駆動回路１８が出力するベース電位を、リミッタ回路６２が、駆動回路１８を構成するトランジスタ５９とトランジスタ８とを合わせた増幅段数に対して、１ベース−エミッタ間電圧ＶBE分だけ高い電圧でクランプするようにした。即ち、シャント抵抗９における電圧降下がリミッタ回路６２の作用で規定される結果、動作環境温度が高い場合は通電電流Ｉinがベース−エミッタ間電圧ＶBEで制限される。従って、例えば電源短絡状態が発生しているか否かをチェックする際に流れる突入電流値を抑えることが可能となる。
加えて、定電流回路１２を、バンドギャップ基準電圧回路４４と金属薄膜抵抗３７とを用いて構成した。即ち、バンドギャップ基準電圧は温度係数が小さく、金属薄膜抵抗３７もまた温度係数が小さい。従って、基準抵抗１３により比較用の基準電位を与えるための定電流Ｉrefを、温度の影響を受けることなく安定して出力することができる。

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
シャント抵抗９，基準抵抗１３は、Ｐ型拡散抵抗として構成するものに限らず、双方が同一であれば種類の抵抗は問わない。
トランジスタ８，抵抗９及び１３を、ＳＯＩ基板２２にトレンチ分離で形成する構成は、必要に応じて行えば良い。
トランジスタ８，抵抗９及び１３の配置形態は、図３に示すものに限ることなく、要は、トランジスタ８が発生する熱の影響が，抵抗９及び１３に対して等しく及ぶような配置形態であれば良い。

フィルタ１４の信号遅延時間Ｔｄとセット信号出力回路１６のセット周期Ｔｓとの関係についても、上記実施例に提示した関係に限らず適宜設定すれば良い。
また、フィルタによる濾波機能が不要である場合は、フィルタ１４に替えて遅延回路を配置しても良い。
フリップフロップ１５は周期的にセットする必要はなく、例えばＥＣＵ１の図示しないＣＰＵが必要と判断したときにセットするようにしても良い。
定電流回路１２は、必ずしも金属薄膜抵抗３７とバンドギャップ基準電圧回路４４とで構成するものに限らない。
通信はＥＣＵ１，２間で行うものに限らず、通信対象が車載用の電子機器であれば広く適用することができる。

本発明の一実施例であり、車載用のＥＣＵ間で通信を行う場合のシステム構成を概略的に示す図 過電流保護装置の動作に伴う各部の信号波形を示すタイミングチャート ドライバ用トランジスタ，シャント抵抗及び基準抵抗を、半導体基板上に形成した場合の素子配置例を概念的に示す図 上記各素子の半導体基板上の形成状態を模式的に示す断面図 定電流回路の詳細構成を示す図 駆動回路の詳細構成を示す図 トランジスタのベース−エミッタ間電圧ＶBEと、シャント抵抗の端子電圧（Ｒs2・Ｉin）との温度特性を示す図

符号の説明

図面中、１，２はＥＣＵ（電子機器）、３は通信線、４は負荷抵抗、５は車載バッテリ、７は入力抵抗、８はＮＰＮトランジスタ（ドライバ用半導体素子）、９はシャント抵抗、１０はコンパレータ、１２は定電流回路、１３は基準抵抗、１４はローパスフィルタ、１５はフリップフロップ（保持回路）、１６はセット信号出力回路（リセット回路）、１８は駆動回路、１９は過電流保護装置、２２はＳＯＩ基板、２４は酸化膜材料（絶縁膜材料）、３７は抵抗（金属薄膜抵抗）、４４はバンドギャップ基準電圧回路、６２はリミッタ回路を示す。

Claims (8)

1. 車両に搭載される電子機器と通信するための信号を通信線に出力するドライバ用半導体素子と、このドライバ用半導体素子を介して流れる電流を検出するシャント抵抗とを備え、前記電流量が過大となったことを検出すると、前記ドライバ用半導体素子を保護するように動作する過電流保護装置において、
   前記過電流に対する保護動作を開始するためのしきい値を設定する基準抵抗と、
   この基準抵抗に定電流を供給する定電流回路と、
   前記シャント抵抗の端子電圧と前記基準抵抗の端子電圧とを比較するコンパレータとを備え、
   前記シャント抵抗と前記基準抵抗とを、同一種類の抵抗とし、
   前記ドライバ用半導体素子はバイポーラトランジスタで構成され、
   前記トランジスタにベース電位を与えて駆動する駆動回路は、前記ベース電位を、自身を構成するトランジスタと前記ドライバ用半導体素子とを合わせた増幅段数に対して、１ベース−エミッタ間電圧分だけ高い電圧でクランプするリミッタ回路を備えることを特徴とするドライバ用半導体素子の過電流保護装置。
2. 前記シャント抵抗並びに前記基準抵抗は、前記ドライバ用半導体素子に対して、当該素子が発生する熱の伝導状態が夫々等しくなるように配置されていることを特徴とする請求項１記載のドライバ用半導体素子の過電流保護装置。
3. 前記ドライバ用半導体素子，前記シャント抵抗並びに前記基準抵抗は、ＳＯＩ（Silicon On Insulator）基板上に形成されていると共に、互いの素子が絶縁膜材料によって分離されていることを特徴とする請求項２記載のドライバ用半導体素子の過電流保護装置。
4. 前記シャント抵抗並びに前記基準抵抗は、前記ドライバ用半導体素子の配置領域に隣接するように配置されていることを特徴とする請求項２又は３記載のドライバ用半導体素子の過電流保護装置。
5. 前記シャント抵抗並びに前記基準抵抗は、前記ドライバ用半導体素子の配置領域に対し等間隔をおいて配置されていることを特徴とする請求項２乃至４の何れかに記載のドライバ用半導体素子の過電流保護装置。
6. 前記コンパレータの出力状態の変化を保持するための保持回路と、
   前記保持回路の保持状態を周期的にリセットするリセット回路とを備えることを特徴とする請求項１乃至５の何れかに記載のドライバ用半導体素子の過電流保護装置。
7. 前記コンパレータと前記保持回路との間にフィルタを備え、
   前記フィルタの信号遅延時間と前記リセット回路におけるリセット周期との時間比率は、前記ドライバ用半導体素子の入力抵抗と前記電子機器側の負荷抵抗との比率以下となるように設定されていることを特徴とする請求項６記載のドライバ用半導体素子の過電流保護装置。
8. 前記定電流回路は、バンドギャップ基準電圧回路と、金属薄膜抵抗とを使用して構成されていることを特徴とする請求項１乃至７の何れかに記載のドライバ用半導体素子の過電流保護装置。

Images