JP2007214643A - 通信ドライバ回路 - Google Patents

Abstract

【課題】より簡単な構成で、ノイズレベルを低減できる通信信号波形をＩＣ内部で生成することが可能となる通信ドライバ回路を提供する。
【解決手段】通信ドライバ回路２７において、出力段がオープンコレクタタイプで構成され、入力される送信信号に基づき反転増幅動作を行なう反転増幅回路１９の入出力端子間にコンデンサＣ１を接続することで、反転増幅回路１９が反転増幅動作を行なう場合に、コンデンサＣ１が信号のレベル変化に対して負帰還をかけるように作用させ、通信信号のレベル変化を緩和する。
【選択図】図１

Description

本発明は、入力される送信信号に基づき反転増幅動作を行なうことでプルアップされている通信線上に通信信号を出力すると共に、出力段がオープンコレクタタイプで構成される反転増幅回路を備える通信ドライバ回路に関する。

有線方式にてシリアル通信を行うシステムでは、ドライバ回路を介して通信線上に信号が出力される場合に発生するノイズを低減するための技術が種々提案されている。例えば、特定のプロトコルに準拠することなく１対１で行われるローカルな通信の場合には、図９に示すようなドライバ回路が使用されることがある。即ち、送信信号をアンプ１で電流増幅し、出力段のＮＰＮトランジスタ２によって電源にプルアップされている通信バス３をドライブする。そして、通信バス３とグランドとの間にコンデンサ４を外付けすることで、通信信号波形を鈍らせるようにしている。
また、特許文献１には、例えばＬＩＮのような車載通信ネットワークを構成する標準仕様の通信において、ＩＣ内部で台形波，または台形波の立上り，立下りを鈍らせた波形を生成するように構成されるものがある。
特開２００４−２８９５９７号公報（図１参照）

しかしながら、図９に示す構成では、コンデンサ４の容量が０．０１μＦ程度と比較的大きく、素子をＩＣ内部に取り込むことができないため、コンデンサ４は外付けするしかない。また、特許文献１に開示されているものは、回路構成が極めて複雑となっている。
本発明は上記事情に鑑みてなされたものであり、その目的は、より簡単な構成で、ノイズレベルを低減できる通信信号波形をＩＣ内部で生成することが可能となる通信ドライバ回路を提供することにある。

請求項１記載の通信ドライバ回路によれば、出力段がオープンコレクタタイプで構成され、入力される送信信号に基づき反転増幅動作を行なう反転増幅回路の入出力端子間に、帰還コンデンサを接続する。斯様に構成すれば、反転増幅回路が入力される送信信号を反転増幅してプルアップされている通信線に通信信号を出力する際に、前記コンデンサが信号のレベル変化に対して負帰還をかけるように作用する。従って、その作用により通信信号のレベル変化が緩慢になる。また、通信線側、即ち反転増幅回路の出力端子側から見たコンデンサの容量は、ミラー効果によって反転増幅回路の電流増幅率倍に相当するので、上記容量を小さくしても、通信信号のレベル変化を緩和する効果を十分に奏することができる。

請求項２記載の通信ドライバ回路によれば、反転増幅回路の入力端子側に配置される充放電回路は、送信信号がロウからハイに変化すると帰還コンデンサを充電し、送信信号がハイからロウに変化すると帰還コンデンサを放電させる。従って、通信線上における信号レベル変化の傾きを、充電，放電電流値とコンデンサの容量との商によって規定することができる。

請求項３記載の通信ドライバ回路によれば、充放電回路を構成する第１定電流回路は、反転増幅回路の入力端子に、帰還コンデンサの充放電電流に相当する第１定電流をグランド側に流し、第１定電流回路と直列に接続される第２定電流回路は、第１定電流の２倍に相当する第２定電流を、送信信号のレベルがロウである場合に供給する。

即ち、送信信号がロウレベルを示す場合は、第２定電流回路が第２定電流を供給すると共に第１定電流回路が第１定電流を流すため、帰還コンデンサは両者の差分である第１定電流相当の電流によって充電される。一方、送信信号がハイレベルを示す場合は、第２定電流回路による電流供給が停止している期間に第１定電流回路が第１定電流を流すことになるので、帰還コンデンサは第１定電流相当の電流によって放電される。従って、送信信号のレベルが変化する際に、帰還コンデンサを第１定電流相当の電流で充放電させることができる。

請求項４記載の通信ドライバ回路によれば、反転増幅回路を、ベースが入力端子となるＰＮＰトランジスタと、そのエミッタに初段のベースが接続され、最終段のコレクタが出力端子となるようにダーリントン接続される複数のＮＰＮトランジスタとを備えて構成する。従って、反転増幅回路の電流増幅率をより高めることで、ミラー効果による帰還コンデンサの見かけ上の容量をより大きくすることができる。

請求項５記載の通信ドライバ回路によれば、反転増幅回路の入力端子とグランドとの間に、入力信号のハイレベルを制限するレベル制限回路を接続するので、入力段を構成するトランジスタが飽和領域で動作しないように調整して、反転増幅回路の動作速度を向上させることができる。

請求項６記載の通信ドライバ回路によれば、電源と、反転増幅回路の出力端子となるトランジスタのコレクタとの間に、コレクタ電位のハイレベルを制限するレベル制限回路を接続するので、出力段を構成するトランジスタについても飽和領域で動作しないように調整して、反転増幅回路の動作速度を向上させることができる。

請求項７記載の通信ドライバ回路によれば、電源遮断回路は、比較回路によりグランド電位が電源電圧を超えて上昇したことが検出されると電源の供給を遮断する。例えば、グランド線がオープン状態となった場合を想定すると、通信ドライバ回路に流れる電流が反転増幅回路を構成するトランジスタを介して通信線側に流れ込み、通信を妨害するおそれがある。従って、グランド線がオープン状態となったことをグランド電位の上昇により検知し、通信ドライバ回路に対する電源供給を遮断すれば、電流の回り込みを防止して通信妨害の発生を回避できる。

請求項８記載の通信ドライバ回路によれば、電源遮断回路は、リセット信号出力回路がパワーオンリセット信号を出力すると、電源の供給を遮断する。即ち、パワーオンリセット信号は、一般に、リセット信号出力回路が電源電圧の低下を検知した場合に出力される。従って、電源電圧が低下しない場合でも、グランド電位が上昇することで電源−グランド間の電位差が相対的に小さくなれば、リセット信号出力回路はパワーオンリセット信号を出力するので、その際に電源供給を遮断すれば、請求項７と同様に電流の回り込みを防止して通信妨害の発生を回避できる。

請求項９記載の通信ドライバ回路によれば、各回路素子を同一の半導体基板上に形成する場合に、半導体基板はＳＯＩ基板で構成し、各回路素子の形成領域を絶縁膜材料を用いてトレンチ分離する。即ち、請求項７，８記載の発明のように、通信妨害を回避するためグランド電位が上昇したことを検知する必要がある場合には、ＰＮ接合分離のようにベースとなる支持基板をグランド電位に設定するものでは、正常な回路動作が行なわれなくなってしまう。従って、ＳＯＩ基板上でトレンチ分離した形成領域に各回路素子を形成すれば、ＰＮ接合分離を用いた場合のような問題が生じることなく、グランドがオープン状態となった場合に所期の回路動作を行なわせることができる。

（第１実施例）
以下本発明を、車両に搭載される電子機器間で行われるシリアル通信に適用した場合の第１実施例について図１及び図２を参照して説明する。図１は、通信ドライバ回路を中心とする構成を示すものである。通信ドライバ部１１の電源線１２には、車両のバッテリ電源ＶＢより電源回路１３を介して５Ｖの電源が供給されている。また、５Ｖ電源は、その他の周辺回路１４にも供給されている。

通信ドライバ部１１において、電源線１２とグランド線１５との間には、定電流源ＣＳ２（電流値２Ｉ）とＮＰＮトランジスタＱ２との直列回路，定電流源ＣＳ３（電流値Ｉ）とＮＰＮトランジスタＱ４との直列回路が接続されている。トランジスタＱ２のベースは自身のコレクタに接続されていると共に、ミラー対を構成するＮＰＮトランジスタＱ３のベースに接続されている。トランジスタＱ４についても同様に、ベースは自身のコレクタに接続されていると共に、ミラー対を構成するＮＰＮトランジスタＱ５のベースに接続されている。

ダイオードＤ３のアノードは電源線１２に接続されており、カソードは、ミラー対を構成するＰＮＰトランジスタＱ６，Ｑ７のエミッタに接続されている。トランジスタＱ６，Ｑ７のベースは、トランジスタＱ６のコレクタに接続されている。また、これらのトランジスタＱ６，Ｑ７のエミッタ，コレクタには、ＰチャネルＭＯＳトランジスタ１６のソース，ドレインが夫々接続されている。そして、ＭＯＳトランジスタ１６のゲートには、送信信号ＴＸが入力されるようになっている。トランジスタＱ６，Ｑ７のコレクタには、トランジスタＱ３，Ｑ５のコレクタが夫々接続されている。

トランジスタＱ５のコレクタは、ダイオードＤ４及びＤ５の直列回路（レベル制限回路）を介してグランド線１５に接続されていると共に、ＮＰＮトランジスタＱ８のベースに接続されている。トランジスタＱ８のコレクタはグランド線１５に接続され、エミッタはＮＰＮトランジスタＱ９のベース及び定電流源ＣＳ５を介して電源線１２に接続されている。トランジスタＱ９のコレクタも、定電流源ＣＳ６を介して電源線１２に接続されていると共に、ダイオードＤ８及びＤ９の直列回路を介してグランド線１５に接続されている。

トランジスタＱ９のエミッタは、ＮＰＮトランジスタＱ１０のベースに接続されていると共に（ダーリントン接続）、ＮＰＮトランジスタＱ１２のコレクタに接続されている。トランジスタＱ１２のエミッタはグランド線１５に接続され、ベースはミラー対を構成するＮＰＮトランジスタＱ１１のベースに接続されている。また、これらのベースはトランジスタＱ１１のコレクタに接続されており、トランジスタＱ１１のコレクタは、定電流源ＣＳ４を介して電源線１２に接続されていると共に、ダイオードＤ７を介してトランジスタＱ１０のコレクタに接続されている。トランジスタＱ１０のエミッタはグランド線１５に接続され、コレクタは通信バス１７に接続されている。通信バス１７は、抵抗１８を介して電源ＶＢにプルアップされている。

トランジスタＱ９のベースとトランジスタＱ１０のコレクタとの間には、ダイオードＤ６及び抵抗Ｒ２の直列回路（レベル制限回路）が接続されている。また、トランジスタＱ５のコレクタは、コンデンサＣ１（帰還コンデンサ）及び抵抗Ｒ１の直列回路を介して通信バス１７に接続されている。コンデンサＣ１の両端には、カソードが共通に接続されたツェナーダイオードＤ１１，Ｄ１２のアノードが夫々接続されている。これらのツェナーダイオードＤ１１及びＤ１２，並びに抵抗Ｒ１は、外来ノイズや静電気より内部回路を保護するため配置されている。ここで、トランジスタＱ８，Ｑ９，Ｑ１０は反転増幅回路１９を構成している。

コンパレータ（比較回路）２０の反転入力端子は、定電流源ＣＳ８を介して電源線１２に接続されていると共に、ツェナーダイオードＤ１５のカソードに接続されている。ツェナーダイオードＤ１５のアノードはダイオードＤ１４のアノードに接続され、ダイオードＤ１４のカソードはトランジスタＱ１０のコレクタに接続されている。また、コンパレータ２０の非反転入力端子は、定電流源ＣＳ７を介して電源線１２に接続されていると共に、ダイオードＤ１３を介してグランド線１５に接続されている。そして、コンパレータ２０の出力端子は、ＯＲゲート２１を介してＲＳフリップフロップ２２のリセット端子に接続されている。このコンパレータ２０は、後述するようにグランド線１５がオープン状態となることでグランド電位が上昇したことを検出するために配置されている。

ＯＲゲート２１の他方の端子と、ＲＳフリップフロップ２２のセット端子には、外部よりSLEEP1信号，WAKEUP信号が夫々与えられている。そして、ＲＳフリップフロップ２２のＱ出力端子は、電源回路１３の制御入力端子に接続されている。ＲＳフリップフロップ２２に対しては、電源ＶＢがＮＰＮトランジスタＱ１を介して供給される。トランジスタＱ１のベースは、定電流源ＣＳ１を介して電源ＶＢに接続されていると共に、ダイオードＤ１及びツェナーダイオード２を介してグランド線１５に接続されている。これにより、ＲＳフリップフロップ２２にトランジスタＱ１を介して供給される電源は、５Ｖのスタンバイ電源となっている。

以上において、定電流源ＣＳ２，トランジスタＱ２及びＱ３が第１カレントミラー回路（第２定電流回路）２３を、定電流源ＣＳ３，Ｑ４及びＱ５が第２カレントミラー回路（第１定電流回路）２４を、Ｑ６及びＱ７が第３カレントミラー回路（第２定電流回路）２５を、定電流源ＣＳ４，Ｑ１１及びＱ１２が第４カレントミラー回路２６を夫々構成している。そして、通信ドライバ部１１とその他の回路とを加えたものが、通信ドライバ回路２７を構成している。また、第１〜第３カレントミラー回路２３〜２５は充放電回路２８を構成し、電源回路１３，コンパレータ２０，ＯＲゲート２１及びフリップフロップ２２は、電源遮断回路２９を構成している。

次に、本実施例の作用について図２も参照して説明する。図２は、送信信号ＴＸのレベルが変化する場合における、通信ドライバ部１１の回路動作を示すタイミングチャートである。尚、WAKEUP信号によりＲＳフリップフロップ２２はセットされており、電源回路１３によって５Ｖ電源が供給されているとする。

送信信号ＴＸのレベルがロウであれば、ＭＯＳトランジスタ１６はＯＮするので、第３カレントミラー回路２５はＯＦＦする。この時、第２カレントミラー回路２４のトランジスタＱ５は定電流Ｉ（第１定電流）を流すのでトランジスタＱ８がＯＮとなり、トランジスタＱ５のコレクタ電位は、コレクタ−エミッタ間の飽和電圧ＶCE(sat)となる（図２（ｂ）参照）。トランジスタＱ８がＯＮの場合、トランジスタＱ９，Ｑ１０は何れもＯＦＦとなるので、通信バス１７（端子ＣＯＭ）はハイレベルとなる（図２（ｄ）参照）。またこの時、定電流源ＣＳ６よりトランジスタＱ９に供給される電流は、ダイオードＤ８及びＤ９を介してグランドに流れる。

この状態から、送信信号ＴＸのレベルがハイに変化すると、ＭＯＳトランジスタ１６はＯＦＦして第３カレントミラー回路２５はＯＮする。すると、トランジスタＱ７のコレクタには第１カレントミラー回路２３による定電流２Ｉ（第２定電流）が流れるが、直列接続されている第３カレントミラー回路２４のトランジスタＱ５はその１／２の定電流Ｉしか流さない。従って、残りの電流分ＩはコンデンサＣ１を充電する（図２（ｃ）参照）。そして、コンデンサＣ１の充電が完了した後、トランジスタＱ５のコレクタ電位は、直列ダイオードＤ４及びＤ５による順方向電圧２ＶＦに上昇する。この過程でトランジスタＱ８はＯＦＦされる。

トランジスタＱ８がＯＦＦすれば、トランジスタＱ９，Ｑ１０がＯＮするので、通信バス１７はロウレベルとなる（図２（ｄ）参照）。この場合のトランジスタＱ１０のコレクタ電位は、トランジスタＱ９のベース電位が２ＶＦであり、そこからダイオードＤ６の順方向電圧分低下するので、抵抗Ｒ２による電圧降下を無視すれば略ＶＦとなる。即ち、通信バス１８のロウレベルは略ＶＦとなる。そして、これによりトランジスタＱ１０のコレクタ電位が制限され、トランジスタＱ１０は飽和領域に至らないように制御される。また、通信バス１７のレベルがハイからロウに遷移する際に、コンデンサＣ１が定電流Ｉで充電されるので、立下りの傾きはｄＶ／ｄｔ＝Ｉ／Ｃ１となって直線となり、信号波形は台形波状となる。

次回に送信信号ＴＸのレベルがロウに変化する場合には、上記と逆の動作となる。即ち、トランジスタＱ７がＯＦＦしてトランジスタＱ５が定電流Ｉを引くため、コンデンサＣ１が放電され、通信バス１７のレベルがロウからハイに遷移する際の立上りの傾きもｄＶ／ｄｔ＝Ｉ／Ｃ１により直線となる。
即ち、コンデンサＣ１は、トランジスタＱ８〜Ｑ１０によって構成される反転増幅回路１９の入出力端子間に接続されているので、反転増幅回路１９の出力レベルが変化する際には負帰還をかけるように作用する。また、コンデンサＣ１は、通信バス１７側から見た容量がミラー効果により反転増幅回路１９の電流増幅率倍となる。従って、コンデンサＣ１の容量が１０ｐＦ程度であっても、上記のように通信バス１７における通信信号波形の傾きを制御するのに十分となる。

次に、グランド線１５がオープン状態となった場合の作用について説明する。即ち、車両に搭載される電子回路は、振動の影響を受け易い。そして、通信バス１７が複数の通信先に接続されることで通信ネットワークが構成されている場合には、何れかの箇所でグランド線がオープンになると、通信バス１７を介して接続されている全ての回路が通信できなくなる。従って、斯様なアプリケーションでは、グランド線１５がオープン状態となった場合の対処は重要となる。

そして、上述したように、トランジスタＱ１０が飽和することを防止するため、ダイオードＤ６及び抵抗Ｒ２の直列回路を設けていることから、通信バス１７のロウレベルは略ＶＦとなっている。従って、上記ロウレベルの最大値が例えばＶＦ相当の１Ｖに規定されていると、グランド線１５がオープンした場合の電流の逆流を防止するため、通信バス１７にダイオードを挿入することはできない。従って、通信ドライバ回路２７では、以下のような対策を行っている。

通常の動作状態であれば、コンパレータ２０においては（−）＞（＋）であるから、その出力端子のレベル（SLEEP2信号）はロウとなっている。そして、グランド線１５がオープン状態になった場合に、通信バス１７のレベルがロウであれば、通信ドライバ回路２７に流れる電流の全てがトランジスタＱ１０のエミッタに流れ込み、そのベース−エミッタ間が例えば（８Ｖ＋ＶＦ＝９Ｖ）程度でブレークすると、トランジスタＱ１０を介して通信バス１７側に流れる。

この時、グランド線１５の電位が９Ｖとなるため、ダイオードＤ１３がＯＦＦしてコンパレータ２０の（＋）端子の電位は５Ｖ付近となり、（−）端子の電位はＶＦ（Ｄ１４）＋ＶＺ（Ｄ１５）となる。これにより（−）＜（＋）となるからコンパレータ２０の出力レベルはハイレベルに変化し、SLEEP2信号がアクティブとなる。従って、ＲＳフリップフロップ２２はリセットされて電源回路１３は５Ｖ電源の供給を停止し、通信ドライバ回路２７はスタンバイモードとなる。この状態では、グランド線１５から通信バス１７に回りこむ電流は数１０μＡ程度となるので、通信を妨害してしまうことは回避される。

また、第４カレントミラー回路２６は、トランジスタＱ９のエミッタ抵抗の替わりとして配置されている。即ち、上記のようにグランド線１５がオープン状態となった場合、トランジスタＱ９のエミッタに抵抗素子が接続されていると、その抵抗素子を介してトランジスタＱ１０のベースに電流が回り込み、トランジスタＱ１０が逆方向でＯＮしてしまう。斯様な現象を回避するため、第４カレントミラー回路２６を設けている。

以上のように本実施例によれば、通信ドライバ回路２７において、出力段がオープンコレクタタイプで構成され、入力される送信信号に基づき反転増幅動作を行なう反転増幅回路１９の入出力端子間にコンデンサＣ１を接続したので、反転増幅回路１９が反転増幅動作を行なう場合に、コンデンサＣ１が信号のレベル変化に対して負帰還をかけるように作用し、通信信号のレベル変化を緩和することができる。また、通信線１７側から見たコンデンサＣ１の容量は、ミラー効果によって反転増幅回路１９の電流増幅率倍に相当するので、上記容量を小さくしても、通信信号のレベル変化を緩和する効果を十分に奏することができる。

そして、充放電回路２８は、送信信号がロウからハイに変化するとコンデンサＣ１を充電し、送信信号がハイからロウに変化するとコンデンサＣ１を放電させる。具体的には、第２カレントミラー回路２４は、コンデンサＣ１の充放電電流に相当する定電流Ｉをグランド側に流し、第１及び第３カレントミラー回路２３及び２５は、定電流２Ｉを送信信号のレベルがロウである場合に供給するようにした。従って、通信線１７上における信号レベル変化の傾きを、充電，放電電流ＩとコンデンサＣ１の容量との商により規定することができる。

また、反転増幅回路１９を、ベースが入力端子となるＰＮＰトランジスタＱ８と、そのエミッタに初段のベースが接続され、最終段のコレクタが出力端子となるようにダーリントン接続されるＮＰＮトランジスタＱ９，Ｑ１０とを備えて構成したので、反転増幅回路１９の電流増幅率をより高めることで、ミラー効果によるコンデンサＣ１の見かけ上の容量をより大きくすることができる。

更に、反転増幅回路１９の入力端子とグランドとの間に、入力信号のハイレベルを制限するダイオードＤ４，Ｄ５を接続したので、トランジスタＱ８が飽和しないように調整して、反転増幅回路１９の動作速度を向上させることができる。また、電源とトランジスタＱ１０のコレクタとの間に、コレクタ電位のハイレベルを制限するダイオードＤ６及び抵抗Ｒ２を接続したので，トランジスタＱ１０についても飽和しないように調整して、反転増幅回路１９の動作速度を向上させることができる。
加えて、電源遮断回路２９は、コンパレータ２０によりグランド電位が電源電圧を超えて上昇したことを検出すると電源の供給を遮断するので、グランド線１５がオープン状態となった場合に、通信ドライバ回路２７に流れる電流が反転増幅回路１９を構成するトランジスタを介して通信線側に流れ込み、通信妨害が生じることを回避できる。

（第２実施例）
図３は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第２実施例の通信ドライバ回路３１は、第１実施例の通信ドライバ回路２７よりグランド線１５がオープンになったことを検出するための電源遮断回路２９が削除されている。
即ち、通信ドライバ部１１に替わる通信ドライバ部３２では、コンパレータ２０，ダイオードＤ１３〜１５，定電流源ＣＳ７，ＣＳ８が削除されている。そして、グランド線１５がオープン状態となった場合に、少なくとも通信線１７に悪影響を与えることを防止するため、通信バス１７に逆方向のダイオードＤ１６を挿入している。そのため、トランジスタＱ１０がＯＮした場合の通信バス１７のロウレベルは略２ＶＦとなっている。従って、約２Ｖのロウレベルが許容される通信仕様であれば適用が可能である。

（第３実施例）
図４及び図５は本発明の第３実施例を示すものであり、第２実施例と異なる部分について説明する。第３実施例の通信ドライバ回路３３は、第２実施例の通信ドライバ部３２より、ダイオードＤ６及び抵抗Ｒ２の直列回路を削除して通信ドライバ部３４を構成したものである。そのため、図５に示すように、トランジスタＱ１０が飽和領域に移行することで動作が遅れ、通信バス１７上の信号波形に歪が生じる場合があるが、その波形歪を許容できる場合に適用することができる。この場合、通信バス１７のロウレベルは第１実施例と同様に略ＶＦとなる。

（第４実施例）
図６は本発明の第４実施例を示すものであり、第２実施例と異なる部分について説明する。第４実施例の通信ドライバ回路３５は、第２実施例の通信ドライバ回路３１よりダイオードＤ１７を削除したものであり、グランド線１５がオープン状態となった際の対策が、特に要求されない仕様の場合に対応する構成である。

（第５実施例）
図７は本発明の第５実施例を示すものであり、第１実施例と異なる部分について説明する。第５実施例の通信ドライバ回路３６は、第１実施例の通信ドライバ回路２７より、グランド線１５のオープン状態を検出するためのコンパレータ２０を削除し、それに替えてパワーオンリセット回路３７を備えている。そして、パワーオンリセット回路３７の作用により、グランド線１５がオープン状態になると第１実施例と同様に通信ドライバ回路３６をスタンバイモードに設定する。ここで、電源回路１３，ＯＲゲート２１及びフリップフロップ２２，パワーオンリセット回路３７は、電源遮断回路３８を構成している。

パワーオンリセット回路（リセット信号出力回路）３７は、トランジスタＱ１のエミッタとグランド線１５との間に接続されており、通常の動作では、５Ｖ電源の電圧が３Ｖを下回った場合にＯＲゲート２１にSLEEP2信号を出力して通信ドライバ回路３６をスタンバイモードにする。そして、グランド線１５がオープン状態になった場合、上述のようにグランド線１５の電位は通信バス１７に対して９Ｖ程度まで上昇する。従って、通信バス１７がハイレベル（プルアップ電圧の５Ｖ）であれば、グランド線１５の電位は１４Ｖになる。また、トランジスタＱ１のベースエミッタ間電圧ＶBEを１Ｖとすると、電源ＶＢの電圧が、
ＶＢ＝１４＋３＋１＝１８（Ｖ）
未満であれば、パワーオンリセット回路３７がパワーオンリセット：SLEEP2信号を出力して通信ドライバ回路をスタンバイモードにすることになる。そして、通常の車両のバッテリ電圧は１２〜１４Ｖ程度であるから、上記の条件が満たされる。
以上のように第５実施例によれば、電源回路１３は、パワーオンリセット回路３７がパワーオンリセット信号を出力すると電源の供給を遮断するので、第１実施例と同様に電流の回り込みを防止して通信妨害の発生を回避できる。

（第６実施例）
図８は本発明の第６実施例を示すものである。第６実施例は、第１，第５実施例のように電源遮断回路２９，３８を備える通信ドライバ回路２７，３６を、夫々同一の半導体基板上に形成してＩＣとする場合に、各回路素子をＳＯＩ（Silicon On Insulator）基板上にトレンチ分離した形成領域内に形成することを示す。
図８は、例えばＮＰＮトランジスタＱ４付近の構造を、半導体基板の模式的な断面により示したものである。支持基板としてのＰ型シリコン基板４１の上には、アイソレーション層としてのＳｉＯ2 膜４２が形成され、その上にＮ⁺ シリコン層４３、コレクタ領域として機能するＮ^- シリコン層４４が形成されており、これらはＳＯＩ基板４５を構成している。そして、ＳＯＩ基板４５の表層部にベース領域４６、エミッタ領域４７、コレクタコンタクト領域４８が形成されトランジスタＱ４が構成されている。

そして、トランジスタＱ４と、他のトランジスタ等との間はトレンチ素子分離構造により電気的分離が図られている。トレンチ素子分離構造は、最初にトランジスタＱ４の周りに、Ｎ^- 層４４とＮ⁺層４３とを貫きＳｉＯ2 膜４２まで達する狭いトレンチ（溝）をエッチングで設ける。次に、その内側を酸化してＳｉＯ2 膜（絶縁膜材料）４９で覆い、溝５０内にポリシリコン（絶縁膜材料）５１等を充填して形成される。素子間及び素子とＰ型シリコン基板４１とを隔てるＳｉＯ2 膜４２、４９は良質な絶縁体であるために、それらを通して流れる漏れ電流は極めて僅かになる。
上記のように、各回路素子をＳＯＩ基板４５上にトレンチ分離でより形成された領域に形成することで、ＰＮ接合分離によって形成する場合のような寄生トランジスタが形成されることもない。従って、トランジスタＱ４のエミッタからグランドに流れる漏れ電流は最小限に抑えられる。

一方、通信ドライバ回路２７又は３６を同一の半導体基板上に形成する際にＰＮ接合分離を用いることを想定すると、素子形成領域を分離するためのＰ型領域及び支持基板としてのＰ型シリコン基板をグランド電位にする必要があるため、グランド線１５がオープン状態になると電源遮断回路２９，３８が正常に動作しなくなってしまう。これに対して、第６実施例のようにＳＯＩ基板４５上でトレンチ分離した形成領域に各回路素子を形成すれば、ＰＮ接合分離を用いた場合のような問題が生じることなく、グランド線１５がオープン状態となった場合に所期の回路動作を行なわせることができる。

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
各トランジスタは、適宜バイポーラトランジスタとＭＯＳトランジスタとを入れ替えて構成しても良い。
反転増幅回路を構成するトランジスタのダーリントン接続段数は、３段以上でも良い。また、必ずしもダーリントン接続を用いて構成する必要はない。
抵抗Ｒ２は、必要に応じて接続すれば良い。
車両に搭載される電子機器間で行われるシリアル通信に適用するものに限らず、少なくとも、入力される送信信号に基づき反転増幅動作を行ない通信線上に通信信号を出力する、オープンコレクタタイプの反転増幅回路を備える通信ドライバ回路であれば適用が可能である。

本発明を、車両に搭載される電子機器間で行われるシリアル通信に適用した場合の第１実施例であり、通信ドライバ回路を中心とする構成を示す図 送信信号ＴＸのレベルが変化する場合における、通信ドライバ部の回路動作を示すタイミングチャート 本発明の第２実施例を示す図１相当図 本発明の第３実施例を示す図１相当図 通信信号波形に歪が生じた状態を説明する図 本発明の第４実施例を示す図１相当図 本発明の第５実施例を示す図１相当図 本発明の第６実施例であり、ＰＮＰトランジスタＱ８付近の構造を、半導体基板の模式的な断面により示す図 従来技術を示す図１相当図

符号の説明

図面中、１５はグランド線、１７は通信線、１９は反転増幅回路、２０はコンパレータ（比較回路）、２３は第１カレントミラー回路（第２定電流回路）、２４は第２カレントミラー回路（第１定電流回路）、２５は第３カレントミラー回路（第２定電流回路）、２７は通信ドライバ回路、２８は充放電回路、２９は電源遮断回路、３１，３３，３５，３６は通信ドライバ回路、３７はパワーオンリセット回路（リセット信号出力回路）、３８は電源遮断回路、４５はＳＯＩ基板（半導体基板）、４９はＳｉＯ2 膜（絶縁膜材料）、５１はポリシリコン（絶縁膜材料）、Ｃ１は帰還コンデンサ、Ｑ８はＰＮＰトランジスタ、Ｑ９，Ｑ１０はＮＰＮトランジスタ、Ｄ４及びＤ５はダイオード（レベル制限回路）、Ｄ６はダイオード（レベル制限回路）、Ｒ２は抵抗（レベル制限回路）を示す。

Claims (9)

1. 入力される送信信号に基づき反転増幅動作を行なうことでプルアップされている通信線上に通信信号を出力すると共に、出力段がオープンコレクタタイプで構成される反転増幅回路と、
   この反転増幅回路の入出力端子間に接続される帰還コンデンサとを備えたことを特徴とする通信ドライバ回路。
2. 前記反転増幅回路の入力端子に接続され、前記送信信号がロウからハイに変化すると、前記コンデンサを充電するように動作すると共に、前記送信信号がハイからロウに変化すると、前記コンデンサを放電させるように動作する充放電回路を備えたことを特徴とする請求項１記載の通信ドライバ回路。
3. 前記充放電回路は、
   前記反転増幅回路の入力端子に接続され、前記コンデンサの充放電電流に相当する第１定電流をグランド側に流す第１定電流回路と、
   前記反転増幅回路の入力端子に接続されると共に、前記第１定電流回路と直列に接続され、前記第１定電流の２倍相当の第２定電流を供給する第２定電流回路とを備え、
   前記第２定電流回路は、前記送信信号のレベルがロウである場合に前記第２定電流を供給するように構成されることを特徴とする請求項２記載の通信ドライバ回路。
4. 前記反転増幅回路は、
   ベースが前記入力端子となるＰＮＰトランジスタと、
   このトランジスタのエミッタに初段のベースが接続され、最終段のコレクタが出力端子となるようにダーリントン接続される複数のＮＰＮトランジスタとを備えて構成されることを特徴とする請求１乃至３の何れかに記載の通信ドライバ回路。
5. 前記反転増幅回路の入力端子とグランドとの間に、入力信号のハイレベルを制限するレベル制限回路を接続したことを特徴とする請求項４記載の通信ドライバ回路。
6. 電源と、前記反転増幅回路の出力端子となるトランジスタのコレクタとの間に、前記コレクタ電位のハイレベルを制限するレベル制限回路を接続したことを特徴とする請求項４又は５記載の通信ドライバ回路。
7. 電源電圧とグランド電位とを比較する比較回路と、
   この比較回路により前記グランド電位が前記電源電圧を超えて上昇したことが検出されると、前記電源の供給を遮断するように構成される電源遮断回路とを備えたことを特徴とする請求項１乃至６の何れかに記載の通信ドライバ回路。
8. 電源電圧レベルが所定電圧を下回った場合に、パワーオンリセット信号を出力するリセット信号出力回路と、
   このリセット信号出力回路によって前記パワーオンリセット信号が出力されると、前記電源の供給を遮断するように構成される電源遮断回路とを備えたことを特徴とする請求項１乃至６の何れかに記載の通信ドライバ回路。
9. 前記各回路素子を同一の半導体基板上に形成する場合、
   前記半導体基板はＳＯＩ（Silicon On Insulator）基板で構成され、
   前記各回路素子の形成領域を、絶縁膜材料を用いたトレンチ分離により形成したことを特徴とする請求項７又は８記載の通信ドライバ回路。

Images