JP6852719B2 - 信号出力回路 - Google Patents
信号出力回路 Download PDFInfo
- Publication number
- JP6852719B2 JP6852719B2 JP2018132345A JP2018132345A JP6852719B2 JP 6852719 B2 JP6852719 B2 JP 6852719B2 JP 2018132345 A JP2018132345 A JP 2018132345A JP 2018132345 A JP2018132345 A JP 2018132345A JP 6852719 B2 JP6852719 B2 JP 6852719B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- signal
- feedback capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 59
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/141—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a resistor and a capacitor in series, at least one of them being an active one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/171—A filter circuit coupled to the output of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/33—Bridge form coupled amplifiers; H-form coupled amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/441—Protection of an amplifier being implemented by clamping means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
以下、第1実施形態について説明するが、本実施形態は、特許文献1に開示されている構成を改良したものであるから、特許文献1の図1に示すものと同じ構成には同じ符号を付して説明を省略する。そして、説明は、発明の要旨に係る部分及び異なる部分について行う。
図6に示すケースと同様の条件でシミュレーションを行うと、図10に示すように、誤動作が発生しないことが確認できた。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図11に示すように、第2実施形態では、出力トランジスタQ10のゲートとグランドとの間に、クランプ用トランジスタであるPNPトランジスタQ21を接続する。トランジスタQ21のベースは、トランジスタQ8のベースに接続されている。ここで、トランジスタQ10の閾値電圧をVT,トランジスタQ21のベース−エミッタ間電圧をVFとすると、VT>VFとなるように設定されている。これにより反転増幅回路19Aが構成されている。
図12に示すように、第3実施形態では、抵抗素子R1と出力端子OUTとの間に抵抗素子R2を挿入する。そして、コンデンサC2を抵抗素子R1及びR2の共通接続点とグランドとの間に接続し、抵抗素子R2及びコンデンサC2によりCRフィルタ63を構成する。このように構成した場合も、第1実施形態と同様の効果が得られる。
図13に示すように、第4実施形態では、ブリッジ回路62を備える際に、ダイオードD23及びD25のアノード側に抵抗素子R2を挿入し、ダイオードD24及びD26のカソード側に抵抗素子R3を挿入する。これらがブリッジ回路64を構成している。抵抗素子18の下端はダイオードD23のアノードに接続され、トランジスタQ10のドレインは、ダイオードD24のカソードに接続されている。
図14に示すように、第5実施形態では、抵抗素子R1を削除し、出力端子OUTとコンデンサC1との間にオペアンプを用いたボルテージフォロワ67を接続している。ボルテージフォロワ67の入力端子であるオペアンプの非反転入力端子は出力端子OUTに接続され、ボルテージフォロワ67の出力端子はコンデンサC1の一端に接続される。
図15に示すように、第6実施形態では、本発明をオペアンプの内部回路に適用している。信号出力回路に相当するオペアンプ71は、入力部を構成する差動増幅器72,差動増幅器72の差動対の一方にベースが接続されるトランジスタQ8,トランジスタQ8のコレクタにベースが接続されるトランジスタQ9を備えている。トランジスタQ9のエミッタは、出力トランジスタQ10のベースに接続されている共に抵抗素子73を介してグランドに接続されている。
図16に示すように、第7実施形態では、第2実施形態の構成について、ダイオードD22及びD23の直列回路をブリッジ回路62に置き換え、トランジスタQ21に並列にコンデンサC3を接続したものである。これにより、反転増幅回路19Bが構成されている。このように構成すれば、トランジスタQ21によって比較的低い周波領域のノイズを除去し、コンデンサC3により比較的高い周波領域のノイズを除去できる。
出力トランジスタにNPNトランジスタを用い、オープンコレクタ構成としても良い。
各実施形態を、適宜組み合わせて実施しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Claims (7)
- 入力される信号に基づき反転増幅動作を行なうことでプルアップされている出力端子に信号を出力すると共に、出力段がオープンコレクタ又はオープンドレインタイプで構成される反転増幅回路(19,19A,19B)と、
この反転増幅回路の入出力端子間に接続される帰還コンデンサ(C1)と、
前記出力端子が入力側となり、前記帰還コンデンサ側が出力側となるように接続されるローパスフィルタ(61,63,65〜67)と、
前記出力端子とグランドとの間に接続される出力トランジスタ(Q10)と、
前記反転増幅回路の入力端子に接続され、前記送信信号がローからハイに変化すると、前記帰還コンデンサを充電するように動作すると共に、前記送信信号がハイからローに変化すると、前記帰還コンデンサを放電させるように動作する充放電回路(28)と、
前記出力トランジスタの導通制御端子とグランドとの間に接続されるクランプ用トランジスタ(Q21)とを備え、
前記クランプ用トランジスタの導通制御端子は、前記帰還コンデンサと前記充放電回路との接続端子に接続され、
前記クランプ用トランジスタは、前記帰還コンデンサを放電させている状態で導通し、その導通している状態で前記出力トランジスタの導通制御端子にノイズが印加されると前記導通制御端子の電位をクランプする信号出力回路。 - 前記クランプ用トランジスタに並列に接続されるコンデンサ(C3)を備える請求項1記載の信号出力回路。
- 2つのダイオードを順方向に接続した第1及び第2直列回路を並列に接続してなり、アノード側が前記出力端子をプルアップしている抵抗素子に接続されるブリッジ回路(62,64)と、
このブリッジ回路のカソード側とグランドとの間に接続される出力トランジスタ(Q10)とを備え、
前記第1直列回路の共通接続点は前記出力端子に接続され、前記第2直列回路の共通接続点は前記帰還コンデンサ側に接続されている請求項1又は2記載の信号出力回路。 - 前記ローパスフィルタを2組(65,66)備え、一方のフィルタは前記ブリッジ回路(64)の抵抗素子側に配置され、他方のフィルタは前記ブリッジ回路の出力トランジスタ側に配置されている請求項3記載の信号出力回路。
- 前記帰還コンデンサと直列に接続される位相補償用抵抗素子(R1)を備え、
前記ローパスフィルタ(63)は、前記出力端子と前記位相補償用抵抗素子との間に接続されている請求項1から3の何れか一項に記載の信号出力回路。 - 前記ローパスフィルタは、CRフィルタ(61,63,65,66)で構成される請求項1から5の何れか一項に記載の信号出力回路。
- 前記ローパスフィルタは、オペアンプを用いたボルテージバッファ(67)で構成される請求項1から5の何れか一項に記載の信号出力回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018132345A JP6852719B2 (ja) | 2018-07-12 | 2018-07-12 | 信号出力回路 |
PCT/JP2019/019301 WO2020012774A1 (ja) | 2018-07-12 | 2019-05-15 | 信号出力回路 |
US17/130,011 US11451202B2 (en) | 2018-07-12 | 2020-12-22 | Signal output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018132345A JP6852719B2 (ja) | 2018-07-12 | 2018-07-12 | 信号出力回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020010282A JP2020010282A (ja) | 2020-01-16 |
JP2020010282A5 JP2020010282A5 (ja) | 2020-10-15 |
JP6852719B2 true JP6852719B2 (ja) | 2021-03-31 |
Family
ID=69142824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132345A Active JP6852719B2 (ja) | 2018-07-12 | 2018-07-12 | 信号出力回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11451202B2 (ja) |
JP (1) | JP6852719B2 (ja) |
WO (1) | WO2020012774A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5864119U (ja) * | 1981-10-22 | 1983-04-30 | 赤井電機株式会社 | サ−ボアンプ装置 |
US5164611A (en) | 1990-10-18 | 1992-11-17 | Delco Electronics Corporation | Low noise communication bus driver |
JPH08163181A (ja) * | 1994-11-30 | 1996-06-21 | Sharp Corp | 情報再生回路 |
JP3577392B2 (ja) | 1996-07-25 | 2004-10-13 | アルプス電気株式会社 | 波形整形回路 |
JP3997905B2 (ja) * | 2002-12-06 | 2007-10-24 | 日産自動車株式会社 | 電圧駆動素子の駆動回路 |
JP4622875B2 (ja) * | 2006-02-07 | 2011-02-02 | 株式会社デンソー | 通信ドライバ回路 |
JP5477264B2 (ja) | 2010-11-26 | 2014-04-23 | 株式会社デンソー | 通信ドライバ回路 |
JP6638474B2 (ja) * | 2016-03-01 | 2020-01-29 | 株式会社デンソー | 信号出力回路 |
-
2018
- 2018-07-12 JP JP2018132345A patent/JP6852719B2/ja active Active
-
2019
- 2019-05-15 WO PCT/JP2019/019301 patent/WO2020012774A1/ja active Application Filing
-
2020
- 2020-12-22 US US17/130,011 patent/US11451202B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2020012774A1 (ja) | 2020-01-16 |
US20210111682A1 (en) | 2021-04-15 |
JP2020010282A (ja) | 2020-01-16 |
US11451202B2 (en) | 2022-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157959B2 (ja) | D級増幅器 | |
TWI484755B (zh) | 切換裝置以及測試裝置 | |
US10419071B2 (en) | Ringing suppression circuit | |
WO2019225509A1 (ja) | 電源入力回路及びそれを備えた車両用インバータ一体型電動圧縮機 | |
JP2013121203A (ja) | サージ電圧保護回路 | |
JP6852719B2 (ja) | 信号出力回路 | |
KR102209868B1 (ko) | 출력 회로 | |
JP6011425B2 (ja) | 断線検出回路 | |
US4178558A (en) | DC Level clamping circuit | |
JP6461561B2 (ja) | イグナイタおよび車両 | |
US11784612B2 (en) | Signal detection circuit | |
WO2014171127A1 (ja) | 駆動制御回路および内燃機関点火装置 | |
KR20050109544A (ko) | 무선 주파수 클램핑 회로 | |
US10396767B2 (en) | Semiconductor device | |
JP5465548B2 (ja) | レベルシフト回路 | |
JP2015012540A (ja) | 受光回路 | |
JP6740882B2 (ja) | 回路装置 | |
JP2015138560A (ja) | 電子装置 | |
CN113141163B (zh) | D类功率放大器电路 | |
CN111342818B (zh) | 滤波器及其操作方法 | |
KR100396353B1 (ko) | 입력신호제한장치및펄스제한기 | |
JP2008131084A (ja) | 入力信号処理回路 | |
EP1678828A2 (en) | Switch | |
JP2021519057A (ja) | 電子部品グループを保護する回路構成 | |
CN113595368A (zh) | 高压变频器、igbt隔离驱动器及其共模抑制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200904 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210222 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6852719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |