JP2015012540A - 受光回路 - Google Patents
受光回路 Download PDFInfo
- Publication number
- JP2015012540A JP2015012540A JP2013138259A JP2013138259A JP2015012540A JP 2015012540 A JP2015012540 A JP 2015012540A JP 2013138259 A JP2013138259 A JP 2013138259A JP 2013138259 A JP2013138259 A JP 2013138259A JP 2015012540 A JP2015012540 A JP 2015012540A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- node
- potential line
- light receiving
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000003287 optical effect Effects 0.000 claims description 27
- 238000000605 extraction Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】出力信号のパルス幅の歪みを低減することが可能な受光回路を提供する。
【解決手段】受光回路は、第1から第3の抵抗を備える。受光回路は、一端が第1のノードに接続され、他端が第2の電位線に接続され、光信号を電気信号に変換するフォトダイオードを備える。受光回路は、ソースが第2のノードに接続され、ドレインが出力に接続され、ゲートが第1のノードに接続された第1導電型の第1のMOSトランジスタを備える。受光回路は、第1の電位線と第2のノードとの間で、第2の抵抗と並列に接続されたコンデンサを備える。
【選択図】図1
【解決手段】受光回路は、第1から第3の抵抗を備える。受光回路は、一端が第1のノードに接続され、他端が第2の電位線に接続され、光信号を電気信号に変換するフォトダイオードを備える。受光回路は、ソースが第2のノードに接続され、ドレインが出力に接続され、ゲートが第1のノードに接続された第1導電型の第1のMOSトランジスタを備える。受光回路は、第1の電位線と第2のノードとの間で、第2の抵抗と並列に接続されたコンデンサを備える。
【選択図】図1
Description
受光回路に関する。
従来、フォトダイオードと、CMOS回路からなるコンパレータとを有する受光回路がある。この従来の受光回路は、光入力パワーの大きさが変化すると、コンパレータの出力が切り替わるまでの時間が変化する。これにより、出力信号のパルス幅の歪み(PWD:pulse width distortion)が発生する。
出力信号のパルス幅の歪みを低減することが可能な受光回路を提供する。
実施形態に従った受光回路は、一端が第1の電位線に接続され、他端が第1のノードに接続された第1の抵抗を備える。受光回路は、一端が前記第1のノードに接続され、他端が第2の電位線に接続され、光信号を電気信号に変換するフォトダイオードを備える。受光回路は、一端が前記第1の電位線に接続され、他端が第2のノードに接続された第2の抵抗を備える。受光回路は、ソースが前記第2のノードに接続され、ドレインが出力に接続され、ゲートが前記第1のノードに接続された第1導電型の第1のMOSトランジスタを備える。受光回路は、一端が前記出力に接続され、他端が前記第2の電位線に接続された第3の抵抗を備える。受光回路は、前記第1の電位線と前記第2のノードとの間で、前記第2の抵抗と並列に接続されたコンデンサを備える。
以下、実施形態について図面に基づいて説明する。
図1は、第1の実施形態に係る受光回路100の構成の一例を示す回路図である。
図1に示すように、受光回路100は、第1の抵抗R1と、第2の抵抗R2と、第3の抵抗R3と、フォトダイオードPDと、第1導電型の第1のMOSトランジスタ(pMOSトランジスタ)M1と、リミッタ回路LMと、を備える。
第1の抵抗R1は、一端が第1の電位線L1に接続され、他端が第1のノードN1に接続されている。なお、本実施形態では、第1の電位線L1は、電源電圧Vddが印加されている。
フォトダイオードPDは、一端(カソード)が第1のノードN1に接続され、他端(アノード)が第2の電位線L2に接続されている。なお、本実施形態では、第2の電位線L2は、接地電圧GNDが印加されている。
このフォトダイオードPDは、例えば、光ファイバや他の回路(装置)からフォトダイオードPDに入射される光信号を、電気信号に光電変換する。すなわち、フォトダイオードPDは、光信号のパワーに応じた大きさの入力電流を流す。例えば、フォトダイオードPDは、光信号のパワーが大きくなると、入力電流を増加させ、一方、光信号のパワーが小さくなると、入力電流を減少させる。
また、第2の抵抗R2は、一端が第1の電位線L1に接続され、他端が第2のノードN2に接続されている。
第1のMOSトランジスタM1は、ソースが第2のノードN2に接続され、ドレインが出力端子TOUTに接続され、ゲートが第1のノードN1に接続されている。
また、第3の抵抗R3は、一端が出力端子TOUTに接続され、他端が第2の電位線L2に接続されている。
なお、第1の抵抗R1、第2の抵抗R2、および第3の抵抗R3は、例えば、抵抗またはディプレッション型MOSトランジスタで構成されている。
リミッタ回路LMは、第1の電位線L1と第1のノードN1との間で、第1の抵抗R1と並列に接続されている。このリミッタ回路LMは、第1の抵抗R1に流れる電流が予め設定された基準値以上になった場合に、第1の電位線L1と第1のノードN1との間に電流を流す。
このリミッタ回路LMは、例えば、第2導電型の第2のMOSトランジスタ(nMOSトランジスタ)M2を含む。
そして、第2のMOSトランジスタM2は、ドレインが第1の電位線L1に接続され、ソースが第1のノードN1に接続され、ダイオード接続されている。
なお、この第2のMOSトランジスタM2の閾値電圧の絶対値は、第1のMOSトランジスタM1の閾値電圧の絶対値よりも、大きくなるように設定されている。
ここで、以上のような構成を有する受光回路100において、例えば、光信号がフォトダイオードPDに入射すると電流信号が流れて、第1の抵抗R1の両端に電圧信号が発生する。
そして、この電圧信号の電圧値が第1のMOSトランジスタM1の閾値電圧の絶対値を超えると、第1のMOSトランジスタM1のドレインから電流が流れることとなる。これにより、第3の抵抗R3の両端に電圧が発生し、出力端子TOUTから信号が出力される。
そして、既述のように、第2のMOSトランジスタM2の閾値電圧の絶対値は、第1のMOSトランジスタM1の閾値電圧の絶対値よりも、大きくなるように設定されている。
これにより、例えば、第1のMOSトランジスタM1がオンした後、さらに大きい光信号がフォトダイオードPDに入射すると、フォトダイオードPDから出力される電流を第2のMOSトランジスタM2がバイパスする。このように、第2のMOSトランジスタM2は、第1のMOSトランジスタM1のゲート−ソース電圧Vgsが過大にならないように、リミッタとして動作する。
また、受光回路100は、第1の電位線L1と第2のノードN2との間に、第2の抵抗R2とコンデンサCXとが並列接続されている。
これにより、フォトダイオードPDに入力される光信号のオン時(光信号のパワーが規定レベルに上昇する時)には、 フォトダイオードPDに流れる電流が急激に上昇する。これにより、第1のMOSトランジスタM1がオンし、コンデンサCXに電流が流れて、第1のMOSトランジスタM1のソースは、コンデンサCXにより第1の電位線L1(電源電圧Vdd)にショートされる。すなわち、受光回路100の感度に対するコンデンサCXの容量の影響は抑制される。
一方、光信号のオフ(光信号のパワーが元のレベルに降下する)前、リミッタ回路に一定の電流が流れているので、コンデンサCXの両端の電圧は一定になっており、コンデンサCXは充電が終了している。これにより、第1のMOSトランジスタM1のソース電位は、電源電圧Vddより低くなっている。すなわち、第1のMOSトランジスタM1のゲート−ソース電圧Vgsは、光信号の立下り直前に十分低くなる。
そして、光信号がオフすると、ゲート−ソース電圧Vgsが十分低いので第1のMOSトランジスタM1は、より早くカットオフすることとなる。
したがって、光信号の立下り時のスイッチング時間を早くすることができる。すなわち、受光回路100は、出力信号のパルス幅の歪みを低減することができる。
ここで、以上のような構成・機能を有する受光回路100の動作特性についてシミュレーションした結果について説明する。
図2は、フォトダイオードPDに矩形波を入力した場合の第1のMOSトランジスタM1のゲート−ソース電圧Vgsの過渡応答の波形を示す波形図である。また、図3は、出力端子TOUTに接続されたCOMSバッファの出力信号のパルス幅と、フォトダイオードPDの電流との関係を示す特性図である。なお、図2、図3において、比較例として、第2の抵抗R2とコンデンサCXが無い場合の波形を記載している。
図2に示すように、比較例の波形に比べて、第1の実施形態の方が、ゲート−ソース電圧Vgs立下りが急峻になるとともに振幅を抑えることができている。 また、図3に示すように、比較例の特性に比べ、第1の実施形態の方が、出力信号のパルス幅と、入力光信号のパルス幅の乖離が小さく、パルス幅歪みを小さくすることができる。
以上のように、本実施形態に係る受光回路によれば、出力信号のパルス幅の歪みを低減することができる。
図4は、第2の実施形態に係る受光回路200の構成の一例を示す回路図である。なお、図4において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。
図4に示すように、受光回路200は、第1の抵抗R1と、第2の抵抗R2と、第3の抵抗R3と、フォトダイオードPDと、第1導電型の第1のMOSトランジスタ(pMOSトランジスタ)M1と、リミッタ回路LMと、電流取出回路IXと、を備える。
すなわち、この受光回路200は、第1の実施形態の受光回路100と比較して、電流取出回路IXを、さらに備える。
この電流取出回路IXは、第1のノードN1と第2のノードN2との間に接続され、リミッタ回路LMに流れる電流に応じた電流を、第1のノードN1と第2のノードN2との間に流す。
ここで、本実施の形態では、リミッタ回路LMは、例えば、第2導電型の第2のMOSトランジスタ(nMOSトランジスタ)M2を含む。
この第2のMOSトランジスタM2は、ドレインが第1の電位線L1に接続され、ソースが第1のノードN1に接続され、ダイオード接続されている。
また、電流取出回路IXは、第2導電型の第3のMOSトランジスタ(nMOSトランジスタ)M3を含む。
第3のMOSトランジスタM3は、ドレインが第2のノードN2に接続され、ソースが第1のノードN1に接続され、ゲートが第2のMOSトランジスタM2のゲートに接続されている。
すなわち、これらの第2のMOSトランジスタM2と第3のMOSトランジスタM3とは、カレントミラー回路を構成する。
すなわち、これらの第2のMOSトランジスタM2と第3のMOSトランジスタM3とは、カレントミラー回路を構成する。
したがって、電流取出回路IX(第3のMOSトランジスタM3)は、リミッタ回路LM(第2のMOSトランジスタM2)に流れる電流に応じた電流(ミラー電流)を、第1のノードN1と第2のノードN2との間に流す。
ここで、第1の実施形態と同様に、第2のMOSトランジスタM2の閾値電圧の絶対値は、第1のMOSトランジスタM1の閾値電圧の絶対値よりも、大きくなるように設定されている。これにより、リミッタ回路LMが働く(第2のMOSトランジスタM2に電流が流れる)までは、第3のMOSトランジスタM3には電流は流れない。
そして、リミッタ回路LMが働くレベルの光信号がフォトダイオードPD入ると、第3のMOSトランジスタM3に電流が流れ、第1のMOSトランジスタM1のソース電位を下げる。
これにより、第1のMOSトランジスタM1のゲート−ソース電圧Vgsが過大になることを防ぎ、光信号のオフ時に、第1のMOSトランジスタM1をより早くオフすることができる。
これにより、光信号の立下り時の第1のMOSトランジスタM1のスイッチング時間を短くすることができるので、パルス幅歪みを小さくすることができる。
受光回路200のその他の構成・機能は、第1の実施形態の受光回路100と同様である。
ここで、以上のような構成・機能を有する受光回路200の動作特性についてシミュレーションした結果について説明する。
図5は、フォトダイオードPDに矩形波を入力した場合の第1のMOSトランジスタM1のゲート−ソース電圧Vgsの過渡応答の波形を示す波形図である。また、図6は、出力端子TOUTに接続されたCOMSバッファの出力信号のパルス幅と、フォトダイオードPDの電流との関係を示す特性図である。なお、図5、図6において、図2、図3に示す比較例の波形を記載している。
図5に示すように、比較例の波形に比べて、第2の実施形態の方が、ゲート−ソース電圧Vgs立下りがより急峻になるとともに振幅を抑えることができている。なお、この図5に示す第2の実施形態の特性は、電流取出回路IXが動作することにより、図2に示す第1の実施形態の特性よりも、ゲート−ソース電圧Vgs立下りがより急峻になる。
また、図6に示すように、比較例の特性に比べ、第2の実施形態の方が、出力信号のパルス幅と、入力光信号のパルス幅の乖離が小さく、パルス幅歪みを小さくすることができる。
以上のように、本実施形態に係る受光回路によれば、出力信号のパルス幅の歪みをより低減することができる。
既述の第2の実施形態では、リミッタ回路がnMOSトランジスタである構成の一例について説明した。
この第3の実施形態では、リミッタ回路がpMOSトランジスタである構成の一例について説明する。
図7は、第3の実施形態に係る受光回路300の構成の一例を示す回路図である。なお、図7において、図1の符号と同じ符号は、第1の実施形態と同様の構成を示す。
図7に示すように、この受光回路300は、第1の抵抗R1と、第2の抵抗R2と、第3の抵抗R3と、フォトダイオードPDと、第1導電型の第1のMOSトランジスタ(pMOSトランジスタ)M1と、リミッタ回路LMと、電流取出回路IXと、を備える。
ここで、本実施形態では、リミッタ回路LMは、第1導電型の第2のMOSトランジスタ(pMOSトランジスタ)M2aを含む。
この第2のMOSトランジスタM2aは、ソースが第1の電位線L1に接続され、ドレインが第1のノードN1に接続され、ダイオード接続されている。
なお、この第2のMOSトランジスタM2aの閾値電圧の絶対値は、第1のMOSトランジスタM1の閾値電圧の絶対値よりも、大きくなるように設定されている。
また、本実施形態では、電流取出回路IXは、第1導電型の第3のMOSトランジスタ(pMOSトランジスタ)M3aと、第2導電型の第4のMOSトランジスタ(nMOSトランジスタ)M4aと、第2導電型の第5のMOSトランジスタ(nMOSトランジスタ)M5aと、を含む。
第3のMOSトランジスタM3aは、ソースが第1の電位線L1に接続され、ゲートが第2のMOSトランジスタM2aのゲートに接続されている。
第4のMOSトランジスタM4aは、ドレインが第3のMOSトランジスタM3aのドレインに接続され、ソースが第2の電位線L2に接続され、ダイオード接続されている。
第5のMOSトランジスタM5aは、ドレインが第2のノードN2に接続され、ソースが第2の電位線L2に接続され、ゲートが第4のMOSトランジスタM4aのゲートに接続されている。
なお、第2のMOSトランジスタM2aと第3のMOSトランジスタM3aとは、カレントミラー回路を構成する。また、第4のMOSトランジスタM4aと第5のMOSトランジスタM5aとは、カレントミラー回路を構成する。
したがって、電流取出回路IX(第3〜第5のMOSトランジスタM3a〜M5a)は、リミッタ回路LM(第2のMOSトランジスタM2a)に流れる電流に応じた電流(ミラー電流)を、第1のノードN1と第2の電位線L2との間に流す。
ここで、第1の実施形態と同様に、第2のMOSトランジスタM2aの閾値電圧の絶対値は、第1のMOSトランジスタM1の閾値電圧の絶対値よりも、大きくなるように設定されている。これにより、リミッタ回路LMが働く(第2のMOSトランジスタM2a)に電流が流れる)までは、第3のMOSトランジスタM3aには電流は流れない。
そして、リミッタ回路LMが働くレベルの光信号がフォトダイオードPD入ると、第3〜第5のMOSトランジスタM3a〜M5aに電流が流れ、第1のMOSトランジスタM1のソース電位を下げる。
これにより、第1のMOSトランジスタM1のゲート−ソース電圧Vgsが過大になることを防ぎ、光信号のオフ時に、第1のMOSトランジスタM1をより早くオフすることができる。
これにより、光信号のオフ時の第1のMOSトランジスタM1のスイッチング時間を短くすることができるので、パルス幅歪みを小さくすることができる。
この受光回路300のその他の構成・機能は、第2の実施形態の受光回路200と同様である。
すなわち、本実施形態に係る受光回路によれば、出力信号のパルス幅の歪みを低減することができる。
既述の第1ないし第3の実施形態に係る受光回路は、その極性を逆にしても同様の作用効果を奏することなできる。
そこで、本第4の実施形態においては、一例として、第2の実施形態に係る受光回路の極性を逆にした場合の構成の一例について説明する。
図8は、第4の実施形態に係る受光回路400の構成の一例を示す回路図である。なお、図8において、図5の符号と同じ符号は、第2の実施形態と同様の構成を示す。
図8に示すように、この受光回路400は、第1の抵抗R1bと、第2の抵抗R2bと、第3の抵抗R3bと、フォトダイオードPDと、第1導電型の第1のMOSトランジスタ(nMOSトランジスタ)M1bと、リミッタ回路LMと、電流取出回路IXと、を備える。
ここで、本実施形態では、第1の電位線L1は、接地電圧が印加されている。また、第2の電位線L2は、電源電圧が印加されている。
また、既述のように、第1のMOSトランジスタM1bは、nMOSトランジスタである。
また、フォトダイオードPDは、カソードが第2の電位線L2に接続され、アノードが第1のノードN1に接続されている。
また、本実施形態では、リミッタ回路LMは、第2導電型の第2のMOSトランジスタ(pMOSトランジスタ)M2bを含む。
この第2のMOSトランジスタM2bは、ソースが第1の電位線L1に接続され、ドレインが第1のノードN1に接続され、ダイオード接続されている。
なお、この第2のMOSトランジスタM2bの閾値電圧の絶対値は、第1のMOSトランジスタM1bの閾値電圧の絶対値よりも、大きくなるように設定されている。
また、本実施形態では、電流取出回路IXは、第2導電型の第3のMOSトランジスタ(pMOSトランジスタ)M3bを含む。
第3のMOSトランジスタM3bは、ドレインが第2のノードN2に接続され、ソースが第1のノードN1に接続され、ゲートが第2のMOSトランジスタM2bのゲートに接続されている。
すなわち、これらの第2のMOSトランジスタM2bと第3のMOSトランジスタM3bとは、カレントミラー回路を構成する。
すなわち、これらの第2のMOSトランジスタM2bと第3のMOSトランジスタM3bとは、カレントミラー回路を構成する。
したがって、電流取出回路IX(第3のMOSトランジスタM3b)は、リミッタ回路LM(第2のMOSトランジスタM2b)に流れる電流に応じた電流(ミラー電流)を、第1のノードN1と第2のノードN2との間に流す。
ここで、第1の実施形態と同様に、第2のMOSトランジスタM2bの閾値電圧の絶対値は、第1のMOSトランジスタM1bの閾値電圧の絶対値よりも、大きくなるように設定されている。これにより、リミッタ回路LMが働く(第2のMOSトランジスタM2bに電流が流れる)までは、第3のMOSトランジスタM3bには電流は流れない。
そして、リミッタ回路LMが働くレベルの光信号がフォトダイオードPD入ると、第3のMOSトランジスタM3bに電流が流れ、第1のMOSトランジスタM1bのソース電位を上げる。
これにより、第1のMOSトランジスタM1bのゲート−ソース電圧Vgsが過大になることを防ぎ、光信号のオフ時に、第1のMOSトランジスタM1bをより早くオフすることができる。
これにより、光信号の立下り時の第1のMOSトランジスタM1bのスイッチング時間を短くすることができるので、パルス幅歪みを小さくすることができる。
受光回路400のその他の構成・機能は、第2の実施形態の受光回路200と同様である。
すなわち、本実施形態に係る受光回路によれば、出力信号のパルス幅の歪みを低減することができる。
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
100、200、300、400 受光回路
R1 第1の抵抗
R2 第2の抵抗
R3 第3の抵抗
PD フォトダイオード
M1 第1のMOSトランジスタ
LM リミッタ回路
IX 電流取出回路
PD フォトダイオード
L1 第1の電位線
L2 第2の電位線
R1 第1の抵抗
R2 第2の抵抗
R3 第3の抵抗
PD フォトダイオード
M1 第1のMOSトランジスタ
LM リミッタ回路
IX 電流取出回路
PD フォトダイオード
L1 第1の電位線
L2 第2の電位線
Claims (10)
- 一端が第1の電位線に接続され、他端が第1のノードに接続された第1の抵抗と、
一端が前記第1のノードに接続され、他端が第2の電位線に接続され、光信号を電気信号に変換するフォトダイオードと、
一端が前記第1の電位線に接続され、他端が第2のノードに接続された第2の抵抗と、
ソースが前記第2のノードに接続され、ドレインが出力に接続され、ゲートが前記第1のノードに接続された第1導電型の第1のMOSトランジスタと、
一端が前記出力に接続され、他端が前記第2の電位線に接続された第3の抵抗と、
前記第1の電位線と前記第2のノードとの間で、前記第2の抵抗と並列に接続されたコンデンサと、
を備えることを特徴とする受光回路。 - 前記第1の電位線と前記第1のノードとの間で、前記第1の抵抗と並列に接続され、前記第1の抵抗に流れる電流が基準値以上になった場合に、前記第1の電位線と前記第1のノードとの間に電流を流すリミッタ回路をさらに備えることを特徴とする請求項1に記載の受光回路。
- 前記リミッタ回路は、
ダイオード接続された第2のMOSトランジスタを含むことを特徴とする請求項2に記載の受光回路。 - 前記第1のノードと前記第2のノードとの間に接続され、前記リミッタ回路に流れる電流に応じた電流を、前記第1のノードと前記第2のノードとの間に流す電流取出回路を、さらに備えることを特徴とする請求項2に記載の受光回路。
- 前記リミッタ回路は、
ドレインが前記第1の電位線に接続され、ソースが前記第1のノードに接続され、ダイオード接続された第2導電型の第2のMOSトランジスタを含み、
前記電流取出回路は、
ドレインが前記第2のノードに接続され、ソースが前記第1のノードに接続され、ゲートが前記第2のMOSトランジスタのゲートに接続された第2導電型の第3のMOSトランジスタを含むことを特徴とする請求項4に記載の受光回路。 - 前記リミッタ回路は、
ソースが前記第1の電位線に接続され、ドレインが前記第1のノードに接続され、ダイオード接続された第1導電型の第2のMOSトランジスタを含み、
前記電流取出回路は、
ソースが前記第1の電位線に接続され、ゲートが前記第2のMOSトランジスタのゲートに接続された第1導電型の第3のMOSトランジスタと、
ドレインが前記第3のMOSトランジスタのドレインに接続され、ソースが前記第2の電位線に接続され、ダイオード接続された第2導電型の第4のMOSトランジスタと、
ドレインが前記第2のノードに接続され、ソースが前記第2の電位線に接続され、ゲートが前記第4のMOSトランジスタのゲートに接続された第2導電型の第5のMOSトランジスタと、を含むことを特徴とする請求項4に記載の受光回路。 - 前記第1の電位線は、電源電圧が印加され、
前記第2の電位線は、接地電圧が印加され、
前記第1のMOSトランジスタは、pMOSトランジスタであり、
前記フォトダイオードは、アノードが前記第2の電位線に接続され、カソードが前記第1のノードに接続されている
ことを特徴とする請求項2に記載の受光回路。 - 前記第1の電位線は、接地電圧が印加され、
前記第2の電位線は、電源電圧が印加され、
前記第1のMOSトランジスタは、nMOSトランジスタであり、
前記フォトダイオードは、カソードが前記第2の電位線に接続され、アノードが前記第1のノードに接続されていることを特徴とする請求項1に記載の受光回路。 - 前記第2のMOSトランジスタの閾値電圧の絶対値は、前記第1のMOSトランジスタの閾値電圧の絶対値よりも、大きいことを特徴とする請求項3に記載の受光回路。
- 前記第1の抵抗、前記第2の抵抗、および前記第3の抵抗の少なくとも1つは、ディプレッション型MOSトランジスタで構成されていることを特徴とする請求項1に記載の受光回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138259A JP2015012540A (ja) | 2013-07-01 | 2013-07-01 | 受光回路 |
US14/175,702 US9285269B2 (en) | 2013-07-01 | 2014-02-07 | Light receiving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138259A JP2015012540A (ja) | 2013-07-01 | 2013-07-01 | 受光回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015012540A true JP2015012540A (ja) | 2015-01-19 |
Family
ID=52114655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013138259A Abandoned JP2015012540A (ja) | 2013-07-01 | 2013-07-01 | 受光回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9285269B2 (ja) |
JP (1) | JP2015012540A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017207042A (ja) * | 2016-05-20 | 2017-11-24 | 富士電機株式会社 | 半導体集積回路 |
WO2024111231A1 (ja) * | 2022-11-25 | 2024-05-30 | コーデンシ株式会社 | 信号増幅装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2728203C1 (ru) * | 2019-09-16 | 2020-07-28 | Михаил Сергеевич Беллавин | Фотометрическое устройство |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3968361A (en) * | 1975-06-23 | 1976-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Laser receiver anti-sun circuit |
JPS61502929A (ja) * | 1984-08-03 | 1986-12-11 | ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ | 光受信機 |
US4759081A (en) * | 1984-04-26 | 1988-07-19 | Alcatel N.V. | Optical receiver |
JPH036905A (ja) * | 1989-06-05 | 1991-01-14 | Toshiba Corp | 前置増幅回路 |
JPH0697404A (ja) * | 1992-09-10 | 1994-04-08 | Toshiba Corp | 光受信装置 |
US5329115A (en) * | 1993-04-29 | 1994-07-12 | International Business Machines Corporation | Optical receiver circuit |
JPH10200346A (ja) * | 1997-01-10 | 1998-07-31 | Citizen Watch Co Ltd | 差動アンプ回路 |
US6034671A (en) * | 1997-08-28 | 2000-03-07 | Holtek Semiconductor Inc. | Photocoupling signal detection circuit for a computer mouse |
JP2005175725A (ja) * | 2003-12-09 | 2005-06-30 | Rohm Co Ltd | 光受信装置及びそれを備えるデータ通信装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06315011A (ja) | 1993-04-30 | 1994-11-08 | Toshiba Corp | 光受信回路 |
JP3460830B2 (ja) | 1994-01-12 | 2003-10-27 | 富士通株式会社 | 光ディジタル通信用の光受信装置 |
JPH10284783A (ja) | 1997-04-11 | 1998-10-23 | Fujitsu Ltd | パルス波形整形回路及び該回路による発光素子駆動回路 |
JP2007005901A (ja) | 2005-06-21 | 2007-01-11 | Nec Electronics Corp | 受光回路および受光回路を備える半導体集積回路装置 |
-
2013
- 2013-07-01 JP JP2013138259A patent/JP2015012540A/ja not_active Abandoned
-
2014
- 2014-02-07 US US14/175,702 patent/US9285269B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3968361A (en) * | 1975-06-23 | 1976-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Laser receiver anti-sun circuit |
US4759081A (en) * | 1984-04-26 | 1988-07-19 | Alcatel N.V. | Optical receiver |
JPS61502929A (ja) * | 1984-08-03 | 1986-12-11 | ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ | 光受信機 |
JPH036905A (ja) * | 1989-06-05 | 1991-01-14 | Toshiba Corp | 前置増幅回路 |
JPH0697404A (ja) * | 1992-09-10 | 1994-04-08 | Toshiba Corp | 光受信装置 |
US5329115A (en) * | 1993-04-29 | 1994-07-12 | International Business Machines Corporation | Optical receiver circuit |
JPH10200346A (ja) * | 1997-01-10 | 1998-07-31 | Citizen Watch Co Ltd | 差動アンプ回路 |
US6034671A (en) * | 1997-08-28 | 2000-03-07 | Holtek Semiconductor Inc. | Photocoupling signal detection circuit for a computer mouse |
JP2005175725A (ja) * | 2003-12-09 | 2005-06-30 | Rohm Co Ltd | 光受信装置及びそれを備えるデータ通信装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017207042A (ja) * | 2016-05-20 | 2017-11-24 | 富士電機株式会社 | 半導体集積回路 |
WO2024111231A1 (ja) * | 2022-11-25 | 2024-05-30 | コーデンシ株式会社 | 信号増幅装置 |
Also Published As
Publication number | Publication date |
---|---|
US9285269B2 (en) | 2016-03-15 |
US20150001380A1 (en) | 2015-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159302B2 (en) | Differential amplifier circuit | |
US9484910B2 (en) | Zero-current POR circuit | |
US8736320B2 (en) | Power-on reset circuit | |
JP2011119356A (ja) | 半導体装置 | |
US10340912B2 (en) | Power on reset circuit | |
US10164620B1 (en) | Ringing suppression circuit | |
US8896289B2 (en) | Circuit and method of signal detection | |
JP2015012540A (ja) | 受光回路 | |
JP2016021536A (ja) | 静電気保護回路 | |
JP2019203851A (ja) | ボルテージディテクタ | |
JP2015186194A5 (ja) | ||
JP6445878B2 (ja) | 定電流駆動回路 | |
CN103824855A (zh) | 具有电源反接保护功能的cmos调整集成电路结构 | |
JP2017034583A (ja) | 光モジュール | |
JP6719233B2 (ja) | 出力回路 | |
US9837969B2 (en) | Transimpedance circuit | |
US9696737B2 (en) | Surge current compensating circuit and comparator module | |
US9877104B2 (en) | Audio switch circuit with slow turn-on | |
JP5322693B2 (ja) | パワー半導体スイッチのドライバ回路内部で信号電圧伝送するための回路と方法 | |
CN108204859B (zh) | 光电检测电路和光电检测装置 | |
KR20150123716A (ko) | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 | |
JPWO2015186228A1 (ja) | パワーモニタ装置および受信装置 | |
KR100859780B1 (ko) | 전류전압변환기 및 전류전압변환방법 | |
CN108304021B (zh) | 箝位电路 | |
JP5752623B2 (ja) | 受光回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160617 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20160728 |