JP2007005901A - 受光回路および受光回路を備える半導体集積回路装置 - Google Patents

Abstract

【課題】
出力電圧におけるオフセット電圧が少なく、周波数特性の良好な受光回路を提供する。
【解決手段】
ＮＰＮトランジスタＱ１、Ｑ２からなるカレントミラー回路１０ａの入力端に受光素子ＰＤ１を接続する。ＰＮＰトランジスタＱ４、Ｑ５からなるカレントミラー回路１０ｂからカレントミラー回路１０ａの入力端に定電流Ｉｃを供給する。また、ＰＮＰトランジスタＱ４、Ｑ６からなるカレントミラー回路１０ｃからカレントミラー回路１０ａの出力端に定電流Ｉｃを供給する。カレントミラー回路１０ａの出力端を演算増幅器ＡＭＰの反転入力端子に接続すると共に、演算増幅器ＡＭＰの反転入力端子（−）と出力端子間に帰還抵抗である抵抗Ｒ２を接続する。演算増幅器ＡＭＰの出力端子において、受光素子ＰＤ１の受光電流信号が電圧に変換されて出力電圧信号Ｖｏｕｔとして出力される。
【選択図】
図１

Description

本発明は、受光回路および受光回路を備える半導体集積回路装置に係り、特に、受光素子の出力電流を電圧に変換して出力する受光回路およびこの受光回路を備える半導体集積回路装置に係る。

ＣＤやＤＶＤといった光記録媒体等の再生装置には、記録データの読出しのために、照射されたレーザー光線の反射光を検出する受光素子が用いられる。受光素子は、反射光の強度を電流信号に変換し、受光素子に接続される電流電圧変換回路は、変換された電流信号を電圧信号に変換して出力する。

このような電流電圧変換回路の例が特許文献１に開示されている。特許文献１における電流電圧変換回路では、電流反転要素が用いられている。この電流反転要素は、第１のＰチャネル型ＭＯＳトランジスタと第２のＰチャネル型ＭＯＳトランジスタと該第１のＰチャネル型ＭＯＳトランジスタのドレインにドレインが接続された第１のＮチャネル型ＭＯＳトランジスタと該第２のＰチャネル型ＭＯＳトランジスタのドレインにドレインが接続された第２のＮチャネル型ＭＯＳトランジスタを有し、該第１のＮチャネル型ＭＯＳトランジスタのゲートは同ドレインに接続され、該第２のＮチャネル型ＭＯＳトランジスタのゲートは該第１のＮチャネル型ＭＯＳトランジスタのドレインに接続された構成となっている。

より具体的には、図４に示すように、カレントミラーを構成するＮチャネル型ＭＯＳトランジスタＭＮ１００、ＭＮ１０１は、ゲートにバイアス電圧ＶＲＥＦが与えられるＰチャネル型ＭＯＳトランジスタＭＰ１００、ＭＰ１０１を電流源である負荷としてそれぞれ接続する。また、フォトダイオードＰＤ１００がＮチャネル型ＭＯＳトランジスタＭＮ１００のドレインに接続される。さらに、Ｎチャネル型ＭＯＳトランジスタＭＮ１０１のドレインおよび抵抗器Ｒ１００の一端がアンプＡＭＰの反転入力端子（−）に接続され、抵抗器Ｒ１００の他端がアンプＡＭＰの出力端子に接続される。

このような構成の半導体集積回路装置は、フォトダイオードＰＤ１００に流れる電流を、カレントミラーで構成される電流反転要素によって反転し、アンプＡＭＰで電圧に変換して出力電圧ＯＵＴとして出力する。

また、特許文献２に低雑音で広帯域な受光回路が開示されている。この受光回路は、照射光の強度に応じた電流信号を発生させる光電変換部と、該光電変換部が発生させた電流信号にバイアス電流を重畳するバイアス回路と、該バイアス回路によりバイアス電流が重畳された電流信号を増幅する電流増幅型のカレントミラー回路からなる電流増幅部と、を備える回路である。

より具体的には、図５に示すように、受光回路は、照射光に応じた電流信号Ｉｐｄを発生させる光電変換素子としてのフォトダイオードＰＤ１１０と、フォトダイオードＰＤ１１０からの電流信号Ｉｐｄに、一定のバイアス電流Ｉｂを重畳するバイアス回路である電流源ＩＳと、一対のバイポーラトランジスタＱ１１０、Ｑ１１１で構成された電流増幅型のカレントミラー回路からなる。そして、バイアス電流が重畳された電流信号Ｉｐｄ＋Ｉｂを、ｍ（ｍ＞１。例えばｍ＝１０）倍に増幅し、抵抗Ｒ１１０において電圧信号に変換して出力端子ＯＵＴに出力する。なお、バイポーラトランジスタＱ１１０、Ｑ１１１に代えて、ＭＯＳ電界効果トランジスタを用いてもよい。また、抵抗Ｒ１１０に代えてダイオード接続するトランジスタや演算増幅器と帰還抵抗とからなるトランスインピーダンス回路を用いてもよいことが記載されている。

特開平９-３２１５４８号公報（図７） 特開２００４-３４３４４１号公報（図４）

ところで、特許文献１における半導体集積回路装置は、従来のアンプ回路がバイポーラトランジスタで構成されるためにどうしても消帯電流が下げられないという問題、および同様にベース電流駆動なので回路全体の動作電圧を３Ｖ以下にするのが困難であるという問題を解決するためになされたものであることが開示されている。

一方、特許文献２では、受光回路は、電流増幅部のカレントミラー回路を構成するトランジスタとしては、バイポーラトランジスタを用いてもよいし、ＭＯＳ電界効果トランジスタを用いてもよいことが記載されている。さらに、図５では、敢えてバイポーラトランジスタ構成の回路を示しているが、特にＭＯＳ電界効果トランジスタを用いた場合、バイポーラトランジスタと比較して素子サイズを小型化でき、その分、寄生容量が抑えられるため、応答周波数をより向上させることができることが記載されている。

近年、光記録媒体の読出し速度の高速化および光記録媒体の記録密度の向上に伴って、電流電圧変換回路のより一層の高速化が求められている。さらに、高速化に伴い、出力信号の振幅が小さくなるために、出力信号を２値化する際のスレッシュホールドレベルを一定にできるよう、出力信号に含まれる直流分の変動（例えばオフセット電圧相当）が極力少ないことが望ましい。しかしながら、このような観点からは、従来のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）構成の回路は、必ずしも望ましいものではないことを以下に説明する。

カレントミラー回路では、ペアとなる２個のＭＯＳＦＥＴ（例えばＮチャネル型ＭＯＳトランジスタＭＮ１００、ＭＮ１０１）の特性、特に閾値ができる限り揃っていることが要求される。もし２個のＭＯＳＦＥＴの閾値に違いがあると、それぞれのＭＯＳＦＥＴに流れる電流の電流値が異なってしまい、アンプＡＭＰの出力電圧ＯＵＴが直流的にずれてしまう。これはアンプＡＭＰにおけるオフセット電圧が増大するのと同じであって、受光回路として好ましくない。

このようなＭＯＳＦＥＴの閾値の差を極力小さくするための技術として、エッチング時に周辺パターンの影響を受けないようにダミー・パターンを配置してレイアウトし、チャネル長を同一とするようにしている。しかしながら実際には、製造されるＭＯＳＦＥＴの閾値のばらつきは、ゲート面積の平方根に逆比例することが知られている。本発明者の検討によれば、同程度の閾値の差を持つカレントミラー回路を実現するには、バイポーラトランジスタに対し、ＭＯＳＦＥＴでは３倍程度の素子面積を必要とすることが判明した。すなわち、特性の揃ったＭＯＳＦＥＴ対を作るには、より大きなパターンの素子が必要となることが示された。ところが、ＭＯＳＦＥＴ対の素子を大きくすると、特にゲート面積の増加による寄生容量が増大してしまい、電流増幅部における応答周波数の特性劣化を招くこととなる。

一方、バイポーラトランジスタ対では、このような顕著な周波数特性の劣化は少ない。したがって、より高性能の受光回路を構成しようとすれば、バイポーラトランジスタ構成による電流増幅部が不可欠である。

ところで、特許文献２における受光回路は、フォトダイオードＰＤ１１０の電流信号を電圧信号に変換して出力する回路である。すなわち、フォトダイオードＰＤ１１０の電流信号にバイアス電流Ｉｂを重畳した電流をカレントミラー回路で電流変換し、負荷となる抵抗、ダイオード接続するトランジスタ、あるいは演算増幅器と帰還抵抗とからなるトランスインピーダンス回路によって出力電圧を生成している。言い換えれば、図５の受光回路は、単に電流電圧変換回路としてのみ機能し、バイアス回路である電流源ＩＳと、抵抗Ｒ１１０あるいはその代替回路とは、関連なく独立して存在するために、出力端子ＯＵＴからフォトダイオードＰＤ１１０の電流信号成分のみを取り出すことができない。出力端子ＯＵＴにおける出力電圧には、バイアス電流Ｉｂに対応する直流分が含まれており、大きなオフセット電圧が存在するのと等価であり、受光回路として好ましくない。

本発明の１つのアスペクトに係る受光回路は、光入力信号を電流信号に変換する受光素子と、電流信号をバッファリングするバッファ回路と、バッファ回路の出力電流信号を電圧信号に変換する電流電圧変換回路と、を備える。バッファ回路は、バイポーラトランジスタで構成される回路であって、第１の基準電流と、電流値が第１の基準電流のＮ倍（Ｎ≧１）である第２の基準電流とを生成する定電流源回路と、第１の基準電流と電流信号との和または差を入力してＮ倍に増幅するカレントミラー回路と、を備え、カレントミラー回路の出力電流と第２の基準電流との差分を出力電流信号とする。

本発明によれば、バッファ回路の出力において受光素子の電流信号のみが取り出されるので、出力電圧におけるオフセット電圧相当分が少なく、周波数特性の良好な回路が実現される。

本発明の実施形態に係る受光回路は、光入力信号を電流信号に変換するフォトダイオードと、フォトダイオードで変換された電流信号をバッファリングするバッファ回路と、バッファ回路の出力電流信号を電圧信号に変換する電流電圧変換回路と、を備える。バッファ回路は、バイポーラトランジスタで構成される回路であって、第１の基準電流と、電流値が第１の基準電流のＮ倍（Ｎ≧１）である第２の基準電流とを生成する定電流源回路と、第１の基準電流と電流信号との和または差を入力してＮ倍に増幅するカレントミラー回路と、からなる。バッファ回路は、カレントミラー回路の出力電流と第２の基準電流との差分を出力電流信号とする。

このような構成の受光回路は、半導体集積回路装置内においてバイポーラトランジスタで構成されるので、同一サイズのＭＯＳＦＥＴで構成される回路に比べて浮遊容量が少なく、周波数特性が良好となる。また、バッファ回路は、カレントミラー回路の出力電流と第２の基準電流との差分を出力電流信号とし、電流電圧変換回路が出力電流信号を電圧信号に変換するので、出力電圧におけるオフセット電圧分が極めて少ない。以下に、実施例に即し、図面を参照して詳しく説明する。

図１は、本発明の第１の実施例に係る受光回路の構成を示す回路図である。図１において、受光回路は、受光素子ＰＤ１、ＮＰＮトランジスタＱ１、Ｑ２、Ｑ３、ＰＮＰトランジスタＱ４、Ｑ５、Ｑ６、抵抗Ｒ１、Ｒ２、Ｒ３、演算増幅器ＡＭＰを備える。受光素子ＰＤ１は、一端がＮＰＮトランジスタＱ１のコレクタに接続され、他端が接地（ＧＮＤに接続）される。ＮＰＮトランジスタＱ１のコレクタとベースは共通とされ、ＮＰＮトランジスタＱ２のベースに接続されると共に、ＰＮＰトランジスタＱ５のコレクタに接続され、エミッタは接地される。ＮＰＮトランジスタＱ２のコレクタは、演算増幅器ＡＭＰの反転入力端子（−）、抵抗Ｒ２の一端、およびＰＮＰトランジスタＱ６のコレクタに接続され、エミッタは接地される。ＮＰＮトランジスタＱ３のベースは、バイアス電圧Ｖｂが与えられ、コレクタは、ＰＮＰトランジスタＱ４のコレクタに接続され、エミッタは、抵抗Ｒ１を介して接地される。ＰＮＰトランジスタＱ４のコレクタとベースは共通とされ、ＰＮＰトランジスタＱ５、Ｑ６のベースに接続される。ＰＮＰトランジスタＱ４、Ｑ５、Ｑ６のエミッタは、電源Ｖｃｃに接続される。演算増幅器ＡＭＰの出力端は、抵抗Ｒ２の他端に接続され、出力端子Ｖｏｕｔとなる。また、演算増幅器ＡＭＰの非反転入力端子（＋）は、抵抗Ｒ３を介して基準電圧Ｖｒｅｆに接続される。なお、演算増幅器ＡＭＰの帯域制限あるいは安定動作のために、図示されない帰還容量を抵抗Ｒ２に並列に付加するようにしてもよい。

以上のような構成の受光回路において、ＮＰＮトランジスタＱ１、Ｑ２は、カレントミラー回路１０ａを構成し、ＰＮＰトランジスタＱ４、Ｑ５は、カレントミラー回路１０ｂを構成し、ＰＮＰトランジスタＱ４、Ｑ６は、カレントミラー回路１０ｃを構成している。今、ＮＰＮトランジスタＱ３のベースエミッタ間の電圧をΔＶとすれば、ＮＰＮトランジスタＱ３のコレクタ電流、すなわちＰＮＰトランジスタＱ４のコレクタ電流は、Ｉｃ＝（Ｖｂ−ΔＶ）／Ｒ１となる。同じ値のコレクタ電流ＩｃがミラーリングされてＰＮＰトランジスタＱ５、Ｑ６にも流れる。一方、受光素子ＰＤ１の電流をＩｐｄとすると、ＮＰＮトランジスタＱ１のコレクタ電流は、Ｉｃ−Ｉｐｄとなる。この電流は、ミラーリングされてＮＰＮトランジスタＱ２のコレクタ電流となる。そして、ＰＮＰトランジスタＱ６とＮＰＮトランジスタＱ２とのコレクタ電流の差分の電流が抵抗Ｒ２に流れ、その電流は、Ｉｐｄとなる。したがって、出力端子Ｖｏｕｔの出力電圧としてＶｒｅｆ−Ｒ２×Ｉｐｄが得られる。

図２は、本発明の第２の実施例に係る受光回路の構成を示す回路図である。図２において、図１と同一の符号は、同一物を示し、その説明を省略する。図２の受光回路は、図１のＮＰＮトランジスタＱ２の代わりに、コレクタ、ベース、エミッタをそれぞれ共通とするＮＰＮトランジスタＱ２_１、Ｑ２_２、・・Ｑ２_Ｎを備える。また、ＰＮＰトランジスタＱ６の代わりに、コレクタ、ベース、エミッタをそれぞれ共通とするＰＮＰトランジスタＱ６_１、Ｑ６_２、・・Ｑ６_Ｎを備える。

図２に示す回路構成において、ＮＰＮトランジスタＱ１、Ｑ２_１、Ｑ２_２、・・Ｑ２_Ｎがそれぞれ同じサイズのトランジスタであり、ＰＮＰトランジスタＱ４、Ｑ５、Ｑ６_１、Ｑ６_２、・・Ｑ６_Ｎがそれぞれ同じサイズのトランジスタであるとする。ＮＰＮトランジスタＱ１と、ＮＰＮトランジスタＱ２_１、Ｑ２_２、・・Ｑ２_Ｎとは、カレントミラー比がＮであるカレントミラー回路１０ｄを構成する。また、ＰＮＰトランジスタＱ４、Ｑ５は、カレントミラー回路１０ｅを構成し、ＰＮＰトランジスタＱ４と、ＰＮＰトランジスタＱ６_１、Ｑ６_２、・・Ｑ６_Ｎとは、カレントミラー比がＮであるカレントミラー回路１０ｆを構成する。ＰＮＰトランジスタＱ６_１、Ｑ６_２、・・Ｑ６_Ｎと、ＮＰＮトランジスタＱ２_１、Ｑ２_２、・・Ｑ２_Ｎとのコレクタ電流の差分の電流が抵抗Ｒ２に流れ、その電流は、Ｎ×Ｉｐｄとなる。したがって、出力端子Ｖｏｕｔの出力電圧として、Ｖｒｅｆ−Ｒ２×Ｎ×Ｉｐｄが得られる。

なお、図１に示す受光回路において、ＮＰＮトランジスタＱ２のサイズをＮＰＮトランジスタＱ１のサイズのＮ倍とし、ＰＮＰトランジスタＱ６のサイズをＰＮＰトランジスタＱ５のサイズのＮ倍として構成してもよく、図２と同様に機能する回路が得られる。

このように、図２に示す受光回路は、図１の受光回路に比べて受光素子ＰＤ１の電流信号のＮ倍の出力を得ることができる。したがって、図１の受光回路と同じ信号出力を得る場合では、図２における帰還抵抗Ｒ２の値を１／Ｎと小さくして、演算増幅器ＡＭＰの利得を下げることができ、より広帯域にすることができる。

図３は、本発明の第３の実施例に係る受光回路の構成を示す回路図である。図３において、図１と同一の符号は、同一物を示し、その説明を省略する。図３の受光回路は、図１におけるＮＰＮトランジスタＱ１、Ｑ２、Ｑ３、ＰＮＰトランジスタＱ４、Ｑ５、Ｑ６、抵抗Ｒ１からなるバッファ回路２０ａと同一のバッファ回路２０ｂを用意し、バッファ回路２０ｂの出力端を演算増幅器ＡＭＰの非反転入力端子（＋）に接続している点が異なる。ただし、バッファ回路２０ｂにおいて、受光素子ＰＤ１は接続されず、開放されているものとする。

図１に示す受光回路において、受光素子ＰＤ１の電流Ｉｐｄの入力がない（電流が０の）場合には、ＮＰＮトランジスタＱ１、Ｑ２からなるカレントミラー回路の受光素子ＰＤ１側、演算増幅器ＡＭＰ側がバランスし、抵抗Ｒ２を流れる電流Ｉｐｄもゼロとなるのが望ましい。しかしながら、実際にはＮＰＮトランジスタＱ１、Ｑ２からなるカレントミラー回路のベース電流によるバランスのずれ等のために、受光素子ＰＤ１の電流Ｉｐｄが０であっても、抵抗Ｒ２に電流（ΔＩ）が流れてしまう。この電流によって出力端子Ｖｏｕｔの出力電圧にオフセット電圧が生じてしまう。

これに対して、図３に示すように、バッファ回路２０ａのダミーとなるバッファ回路２０ｂと、抵抗Ｒ３とを非反転入力端子（＋）に接続することで、バッファ回路２０ｂから抵抗Ｒ３に電流ΔＩが流れる。抵抗Ｒ２と抵抗Ｒ３との抵抗値を等しくすることで、反転入力端子（−）側と非反転入力端子（＋）側における電圧降下を同一とし、オフセット電圧をキャンセルすることができる。図３のように構成することで、出力電圧におけるオフセット電圧が極めて少ない受光回路を実現することができる。特にバッファ回路２０ａとバッファ回路２０ｂとを同一のチップ内に搭載することで、その効果はより大きなものとなる。

なお、以上の実施例において、ＮＰＮトランジスタとＰＮＰトランジスタとをそれぞれ逆の導電型のトランジスタとし、電源と接地とを入れ替えて回路を構成してもよいことは言うまでもない。

本発明の第１の実施例に係る受光回路の構成を示す回路図である。 本発明の第２の実施例に係る受光回路の構成を示す回路図である。 本発明の第３の実施例に係る受光回路の構成を示す回路図である。 従来の受光回路の構成を示す回路図である。 従来の他の受光回路の構成を示す回路図である。

符号の説明

１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ カレントミラー回路
２０ａ、２０ｂ バッファ回路
ＡＭＰ 演算増幅器
ＰＤ１ 受光素子
Ｑ１、Ｑ２、Ｑ３、Ｑ２_１、Ｑ２_２、・・Ｑ２_Ｎ ＮＰＮトランジスタ
Ｑ４、Ｑ５、Ｑ６、Ｑ６_１、Ｑ６_２、・・Ｑ６_Ｎ ＰＮＰトランジスタ
Ｒ１、Ｒ２、Ｒ３ 抵抗

Claims (6)

1. 光入力信号を電流信号に変換する受光素子と、
   前記電流信号をバッファリングするバッファ回路と、
   前記バッファ回路の出力電流信号を電圧信号に変換する電流電圧変換回路と、
   を備える受光回路において、
   前記バッファ回路は、バイポーラトランジスタで構成される回路であって、
   第１の基準電流と、電流値が前記第１の基準電流のＮ倍（Ｎ≧１）である第２の基準電流とを生成する定電流源回路と、
   前記第１の基準電流と前記電流信号との和または差を入力してＮ倍に増幅するカレントミラー回路と、
   を備え、
   前記カレントミラー回路の出力電流と前記第２の基準電流との差分を前記出力電流信号とすることを特徴とする受光回路。
2. 前記定電流源回路は、カレントミラーで構成されることを特徴とする請求項１記載の受光回路。
3. 前記カレントミラー回路は、
   コレクタとベースを共通として受光素子を接続し、エミッタを第１の電源に接続する第１の第１導電型バイポーラトランジスタと、
   前記第１の第１導電型バイポーラトランジスタのベースとベースを共通に接続し、コレクタを出力端とし、エミッタを前記第１の電源に接続する第２の第１導電型バイポーラトランジスタと、
   からなり、
   前記定電流源回路は、
   コレクタとベースを共通として定電流を流し、エミッタを第２の電源に接続する第１の第２導電型バイポーラトランジスタと、
   前記第１の第２導電型バイポーラトランジスタのベースとベースを共通に接続し、コレクタを前記第１の第１導電型バイポーラトランジスタのコレクタに接続し、エミッタを前記第２の電源に接続する第２の第２導電型バイポーラトランジスタと、
   前記第１の第２導電型バイポーラトランジスタのベースとベースを共通に接続し、コレクタを前記第２の第１導電型バイポーラトランジスタのコレクタに接続し、エミッタを前記第２の電源に接続する第３の第２導電型バイポーラトランジスタと、
   を含むことを特徴とする請求項１または２記載の受光回路。
4. 前記電流電圧変換回路は、反転入力端子と非反転入力端子と出力端子とを有する差動増幅器であって、前記出力電流信号を前記反転入力端子に入力し、前記出力端子と前記反転入力端子との間に帰還回路を備えることを特徴とする請求項１〜３のいずれか一に記載の受光回路。
5. 前記バッファ回路に同等の回路と、前記帰還回路に同等の回路とを前記非反転端子に接続することを特徴とする請求項４記載の受光回路。
6. 請求項１〜５のいずれか一に記載の受光回路を備えることを特徴とする半導体集積回路装置。

Images