JP2013065941A

JP2013065941A - 受光回路

Info

Publication number: JP2013065941A
Application number: JP2011202034A
Authority: JP
Inventors: Nariyuki Sakura; 成之佐倉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-09-15
Filing date: 2011-09-15
Publication date: 2013-04-11
Anticipated expiration: 2031-09-15
Also published as: US8884208B2; JP5639554B2; US20130068935A1

Abstract

【課題】受光回路の消費電流を削減する。
【解決手段】一つの実施形態によれば、受光回路は、トランスインピーダンスアンプと出力回路が設けられる。トランスインピーダンスアンプは、フォトダイオード、帰還抵抗、及び第１のトランジスタが設けられる。フォトダイオードは、光信号を電気信号に変換する。帰還抵抗は、フォトダイオードと内部出力端子の間に設けられる。第１のトランジスタは、ゲートにフォトダイオードで光電変換された電気信号が入力され、ドレインが内部出力端子に接続される。出力回路は、第１のトランジスタと同一チャネル型であり、ゲートが内部出力端子に接続され、電流源負荷が接続されるとともにドレイン側から出力信号を出力する第２のトランジスタを含む。
【選択図】図１

Description

本発明の実施形態は、受光回路に関する。

電子機器へのＣＭＯＳ技術展開が進展するに伴い、電子機器の低消費電力化が急速に進んでいる。フォトカプラや光ファイバを用いた光伝送リンク等に使用される受光回路は、増幅器に反転増幅器であるトランスインピーダンスアンプ（ＴＩＡ trans-impedance amplifier）や差動増幅器等が使用される。電子機器では、搭載される受光回路の低消費電力化が強く要求されている。

受光回路は、例えばトランスインピーダンスアンプ、コンパレータ、基準電圧発生回路、及び出力回路から構成され、その回路構成から低消費電流化を図ることが困難であるという問題点がある。

特開２００９−８９０５９号公報

本発明は、消費電流を削減することができる受光回路を提供することにある。

一つの実施形態によれば、受光回路は、トランスインピーダンスアンプと出力回路が設けられる。トランスインピーダンスアンプは、フォトダイオード、帰還抵抗、及び第１のトランジスタが設けられる。フォトダイオードは、光信号を電気信号に変換する。帰還抵抗は、フォトダイオードと内部出力端子の間に設けられる。第１のトランジスタは、ゲートにフォトダイオードで光電変換された電気信号が入力され、ドレインが内部出力端子に接続される。出力回路は、第１のトランジスタと同一チャネル型であり、ゲートが内部出力端子に接続され、電流源負荷が接続されるとともにドレイン側から出力信号を出力する第２のトランジスタを含む。

第一の実施形態に係る受光回路の構成を示す回路図である。第一の実施形態に係る比較例の受光回路の構成を示す回路図である。第一の実施形態に係る消費電流を示す図である。第二の実施形態に係る受光回路の構成を示す回路図である。第三の実施形態に係る受光回路の構成を示す回路図である。変形例の受光回路の構成を示す回路図である。

以下本発明の実施形態について図面を参照しながら説明する。

（第一の実施形態）
まず、本発明の第一の実施形態に係る受光回路について、図面を参照して説明する。図１は受光回路の構成を示す回路図である。図２は比較例の受光回路の構成を示す回路図である。本実施形態では、受光回路の構成を簡略化して消費電流を削減している。

図１に示すように、受光回路９０には、トランスインピーダンスアンプ１、出力回路２、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏが設けられる。受光回路９０はＣＭＯＳ技術で構成され、光結合回路としてのフォトカプラ、光ファイバリンクの光受信装置等に使用される。ここでは、受光回路９０に使用されるＭＯＳトランジスタの高電位側電源Ｖｄｄ側を第一の端子、低電位側電源（接地電位）Ｖｓｓ側を第二の端子としている。

ＰｃｈＭＯＳトランジスタＰＭＴ２０は、ソース（第一の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がドレイン及びノードＮ１に接続される。電流源４は、一端がノードＮ１に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続され、低電位側電源（接地電位）Ｖｓｓ側に電流Ｉ０を流す。

トランスインピーダンスアンプ（ＴＩＡ trans-impedance amplifier）１には、フォトダイオード３、ＰｃｈＭＯＳトランジスタＰＭＴ１、ＮｃｈＭＯＳトランジスタＮＭＴ１、及び帰還抵抗Ｒｆが設けられる。

ＰｃｈＭＯＳトランジスタＰＭＴ１は、ソース（第一の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がＰｃｈＭＯＳトランジスタＰＭＴ２０のゲートに接続され、ドレイン（第二の端子）がノードＮ３（内部出力端子）に接続される。ＰｃｈＭＯＳトランジスタＰＭＴ２０とＰｃｈＭＯＳトランジスタＰＭＴ１は、カレントミラー回路を構成する。ＰｃｈＭＯＳトランジスタＰＭＴ１は、ノードＮ３側に（ソース側からドレイン側へ）電流Ｉ１を流す電流発生部として機能する。

フォトダイオード３は、カソードがノードＮ２に接続され、アノードが低電位側電源（接地電位）Ｖｓｓに接続される。フォトダイオード３は、光信号を電気信号に変化し、低電位側電源（接地電位）側に電流Ｉｐを流す。フォトダイオード３は、例えばシリコンフォトダイオードである。

帰還抵抗Ｒｆは、一端がノードＮ２及びフォトダイオード３のカソードに接続され、他端がノードＮ３（内部出力端子）に接続される。ＮｃｈＭＯＳトランジスタＮＭＴ１は、ドレイン（第一の端子）が帰還抵抗Ｒｆの他端及びノードＮ３（内部出力端子）に接続され、ゲート（制御端子）がノードＮ２及びフォトダイオード３のカソードに接続され、ソース（第二の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。ＮｃｈＭＯＳトランジスタＮＭＴ１は、ドレイン（ノードＮ３）側からトランスインピーダンスアンプ１の出力を出力回路２に出力する。

出力回路２には、ＰｃｈＭＯＳトランジスタＰＭＴ２及びＮｃｈＭＯＳトランジスタＮＭＴ２が設けられる。

ＰｃｈＭＯＳトランジスタＰＭＴ２は、ソース（第一の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がＰｃｈＭＯＳトランジスタＰＭＴ２０のゲートに接続され、ドレイン（第二の端子）がノードＮ４に接続される。ＰｃｈＭＯＳトランジスタＰＭＴ２０とＰｃｈＭＯＳトランジスタＰＭＴ２は、カレントミラー回路を構成する。ＰｃｈＭＯＳトランジスタＰＭＴ２は、ノードＮ４側に（ソース側からドレイン側へ）電流Ｉ３を流す電流発生部として機能する。

ＮｃｈＭＯＳトランジスタＮＭＴ２は、ドレイン（第一の端子）がノードＮ４に接続され、ゲート（制御端子）がノードＮ３（内部出力端子）に接続され、ソース（第二の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。ＮｃｈＭＯＳトランジスタＮＭＴ２は、低電位側電源（接地電位）Ｖｓｓ側に電流Ｉ２を流す。ＮｃｈＭＯＳトランジスタＮＭＴ２は、ドレイン（ノードＮ４）側から出力信号Ｓｏｕｔを出力端子である端子Ｐａｄｏに出力する。

受光回路９０では、フォトダイオード３に光信号が入力されたときに出力信号Ｓｏｕｔが切り替わるように、電流Ｉ１、電流Ｉ３、ＮｃｈＭＯＳトランジスタＮＭＴ１のゲート幅Ｗ１／ゲート長Ｌ１、ＮｃｈＭＯＳトランジスタＮＭＴ２のゲート幅Ｗ２／ゲート長Ｌ２を適切な値に設定している。

フォトダイオード３に光信号が入力されない場合、電流Ｉ３＞電流Ｉ２になるようにトランスインピーダンスアンプ１及び出力回路２を設定している。この場合、ＰｃｈＭＯＳトランジスタＰＭＴ２がリニア動作するので、ＰｃｈＭＯＳトランジスタＰＭＴ２を抵抗と見なすことができ出力信号Ｓｏｕｔは“Ｈｉｇｈ”レベルとなる。このとき、ＰｃｈＭＯＳトランジスタＰＭＴ２のドレイン側に流れる電流は電流Ｉ２となる。

フォトダイオード３に光信号が入力された場合、ノードＮ３の電圧（ＮｃｈＭＯＳトランジスタＮＭＴ２のゲートの電圧）が上昇し、電流Ｉ３＜電流Ｉ２となる。ＮｃｈＭＯＳトランジスタＮＭＴ２がリニア動作するので、ＮｃｈＭＯＳトランジスタＮＭＴ２を抵抗と見なすことができ出力信号Ｓｏｕｔは“Ｌｏｗ”レベルとなる。このときＮｃｈＭＯＳトランジスタＮＭＴ２に流れる電流は電流Ｉ３となる。

フォトダイオード３に光信号が入力されない場合の消費電流Ｉｓ１、フォトダイオード３に光信号が入力されて出力信号Ｓｏｕｔが切り替わったときの消費電流Ｉｓ２は、
Is1＝I0+I1+I2・・・・・・・・・・・・・・・・・式（１）
Is2＝I0+I1+I3・・・・・・・・・・・・・・・・・式（２）
と表される。

次に、フォトダイオード３の光電流で計算される切り替え電流Ｉｐｔｈについて説明する。

ノードＮ２の電圧Ｖｇ、ＮｃｈＭＯＳトランジスタＮＭＴ１及びＮＭＴ２の閾値電圧Ｖ_T、ノードＮ３の電圧Ｖ１、電流Ｉ１、電流Ｉ２、電流Ｉｐ、帰還抵抗の値Ｒｆ、ＮｃｈＭＯＳトランジスタＮＭＴ１のゲート幅Ｗ１／ゲート長Ｌ１、ＮｃｈＭＯＳトランジスタＮＭＴ２のゲート幅Ｗ２／ゲート長Ｌ２、比例乗数をＫ’と表すと、電圧Ｖｇは

と表すことができる。電圧Ｖ１は、
V1=Vg+(Ip×Rf)・・・・・・・・・・・・・・・・式（３）
で表されるので電流Ｉ２は、

と表すことができる。

電流Ｉ２が電流Ｉ３と等しくなるときの電流Ｉｐを閾値電流Ｉｐｔｈとすると、閾値電流Ｉｐｔｈは、

と表すことができる。

図２に示すように、比較例の受光回路１００には、トランスインピーダンスアンプ１、コンパレータ５、基準電圧発生回路６、出力回路７、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏが設けられる。比較例の受光回路１００は、本実施形態の受光回路９０とはトランスインピーダンスアンプ１、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏの部分が同じ構成であり、異なる点のみ説明する。

基準電圧発生回路６には、ＰｃｈＭＯＳトランジスタＰＭＴ１３、ＮｃｈＭＯＳトランジスタＮＭＴ１３、及び抵抗Ｒ１が設けられる。基準電圧発生回路６は、フォトダイオードがないだけで基本的にトランスインピーダンスアンプ１と同様な回路構成を有している。基準電圧発生回路６は、基準電圧を発生してコンパレータ５に基準電圧を出力する。

コンパレータ５には、電流源１１、ＰｃｈＭＯＳトランジスタＰＭＴ１１、ＰｃｈＭＯＳトランジスタＰＭＴ１２、ＮｃｈＭＯＳトランジスタＮＭＴ１１、及びＮｃｈＭＯＳトランジスタＮＭＴ１２が設けられる。ＮｃｈＭＯＳトランジスタＮＭＴ１１とＮｃｈＭＯＳトランジスタＮＭＴ１２は差動対を構成する。コンパレータ５は、トランスインピーダンスアンプ１から出力される信号（ノードＮ３の信号）をＮｃｈＭＯＳトランジスタＮＭＴ１１のゲートに入力し、基準電圧発生回路６から出力される信号（ノードＮ１４の信号）をＮｃｈＭＯＳトランジスタＮＭＴ２のゲートに入力し、比較増幅した信号を出力回路７に出力する。

出力回路７には、ＰｃｈＭＯＳトランジスタＰＭＴ１４、ＰｃｈＭＯＳトランジスタＰＭＴ１５、ＮｃｈＭＯＳトランジスタＮＭＴ１４、及びＮｃｈＭＯＳトランジスタＮＭＴ１５が設けられる。出力回路７は、コンパレータ５の出力（ノードＮ１１及びノードＮ１３の信号）がカレントミラー回路構成になっている。ＮｃｈＭＯＳトランジスタＮＭＴ１４とＮｃｈＭＯＳトランジスタＮＭＴ１５は、カレントミラー回路を構成し、低電位側電源（接地電位）Ｖｓｓ側に電流Ｉｄをそれぞれ流す。出力回路７は、ノードＮ１６から出力信号Ｓｏｕｔを端子Ｐａｄｏに出力する。

比較例の受光回路１００では、フォトダイオード３に光信号が入力されない場合、出力信号Ｓｏｕｔが“Ｌｏｗ”レベルになるように、基準電圧発生回路６の出力電圧を光信号が入力されないときのトランスインピーダンスアンプ１の出力電圧よりも高くしている。具体的には、電流Ｉ４、ＮｃｈＭＯＳトランジスタＮＭＴ１３のゲート幅Ｗ／ゲート長Ｌが所定の値に設定している。

比較例の受光回路１００では、フォトダイオード３に光信号が入力された場合、トランスインピーダンスアンプ１の出力電圧が上がりコンパレータ５の入力電圧差が反転し、出力信号Ｓｏｕｔが“Ｈｉｇｈ”レベルに切り替わる。

ＰｃｈＭＯＳトランジスタＰＭＴ１３のドレイン側に流れる電流Ｉ４、電流源１１に流れる電流Ｉｃ、ＮｃｈＭＯＳトランジスタＮＭ１４及び１５に流れる電流Ｉｄとすると、フォトダイオード３に光信号が入力されない場合の消費電流Ｉｓ１ａ、フォトダイオード３に光信号が入力されて出力信号Ｓｏｕｔが切り替わったときの消費電流Ｉｓ２ａは、
Is1＝I0+I1+Ic＋I4+Id・・・・・・・・・・・・・・・式（４）
Is2＝I0+I1+Ic＋I4 ・・・・・・・・・・・・・・・・式（５）
と表される。

次に、受光回路の消費電流について説明する。ここでは、受光回路を構成するＭＯＳトランジスタに流れる電流を同一の値とし、本実施形態での無信号時のＮｃｈＭＯＳトランジスタＮＭＴ２に流れる電流をその７割となるように設定した場合を例にして説明する。

図３は受光回路の消費電流を示す図で、図３（ａ）は無信号時の消費電流を示す図、図３（ｂ）は光信号入力時の消費電流を示す図である。

図３（ａ）に示すように、フォトダイオード３に光信号が入力されない場合、本実施形態の受光回路９０では比較例の受光回路１００と比較し、消費電流を５５％削減することができる。例えば、高電位側電源Ｖｄｄの電圧を３．３Ｖ、それぞれのＭＯＳトランジスタに５０μＡの電流が流れ、本実施形態での無信号時のＮｃｈＭＯＳトランジスタＮＭＴ２に流れる電流を３５μＡ（５０×０．７μＡ）とすると、本実施形態の受光回路９０の消費電流は１３５μＡとなる。比較例の受光回路１００の消費電流は３００μＡとなる。

図３（ｂ）に示すように、フォトダイオード３に光信号が入力された場合、本実施形態の受光回路９０では比較例の受光回路１００と比較し、消費電流を４０％削減することができる。例えば、高電位側電源Ｖｄｄの電圧を３．３Ｖ、それぞれのＭＯＳトランジスタに５０μＡの電流が流れるとすると、本実施形態の受光回路９０の消費電流は１５０μＡとなる。比較例の受光回路１００の消費電流は２５０μＡとなる。

上述したように、本実施形態の受光回路では、トランスインピーダンスアンプ１、出力回路２、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏが設けられる。トランスインピーダンスアンプ１には、フォトダイオード３、ＰｃｈＭＯＳトランジスタＰＭＴ１、ＮｃｈＭＯＳトランジスタＮＭＴ１、及び帰還抵抗Ｒｆが設けられる。出力回路２には、ＰｃｈＭＯＳトランジスタＰＭＴ２及びＮｃｈＭＯＳトランジスタＮＭＴ２が設けられる。受光回路９０には、コンパレータや基準電圧発生回路などが設けられていない。

このため、受光回路９０の回路構成を簡素化し、消費電流を削減することができる。したがって。受光回路９０が搭載された電子機器を低消費電力化することができる。

なお、本実施形態の受光回路９０では、電流発生部にＰｃｈＭＯＳトランジスタＰＭＴ１及びＰｃｈＭＯＳトランジスタＰＭＴ２を用い、増幅動作するトランジスタにＮｃｈＭＯＳトランジスタＮＭＴ１及びＮｃｈＭＯＳトランジスタＮＭＴ２を用いているが必ずしもこれに限定されるものではない。例えば、図６に示す変形例の受光回路２００のように電流発生部にＮｃｈＭＯＳトランジスタＮＭＴ１及びＮｃｈＭＯＳトランジスタＮＭＴ２を用い、増幅動作するトランジスタにＰｃｈＭＯＳトランジスタＰＭＴ２を用いてもよい。

具体的には、受光回路２００には、電流源４、トランスインピーダンスアンプ３０、出力回路４０、ＮｃｈＭＯＳトランジスタＮＭＴ２０、及び端子Ｐａｄｏが設けられる。トランスインピーダンスアンプ３０には、フォトダイオード３、ＰｃｈＭＯＳトランジスタＰＭＴ１、ＮｃｈＭＯＳトランジスタＮＭＴ１、及び帰還抵抗Ｒｆが設けられる。出力回路４０には、ＰｃｈＭＯＳトランジスタＰＭＴ２及びＮｃｈＭＯＳトランジスタＮＭＴ２が設けられる。フォトダイオード３は、高電位側電源ＶｄｄとノードＮ２の間に設けられる。フォトダイオード３で光電変換された電気信号はＰｃｈＭＯＳトランジスタＰＭＴ１のゲートに入力され、トランスインピーダンスアンプ３０の出力信号（ノードＮ３の信号）はＰｃｈＭＯＳトランジスタＰＭＴ２のゲートに入力され、ドレイン側（ノードＮ４）から出力信号Ｓｏｕｔが出力される。

また、本実施形態では、帰還抵抗Ｒｆｂを有するトランスインピーダンスアンプ１を使用しているが、必ずしもトランスインピーダンスアンプに帰還抵抗が１つ設けられているとは限らない。たとえば、複数の帰還抵抗を直列接続させてもよい。

（第二の実施形態）
次に、本発明の第二の実施形態に係る受光回路について、図面を参照して説明する。図４は受光回路の構成を示す回路図である。本実施形態では、帰還抵抗を省略している。

以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図４に示すように、受光回路９１には、負荷回路１ａ、出力回路２、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏが設けられる。受光回路９１はＣＭＯＳ技術で構成され、光結合回路としてのフォトカプラ、光ファイバリンクの光受信装置等に使用される。受光回路９１は、バッファロジック構成の受光回路である。

負荷回路１ａには、フォトダイオード３、ＰｃｈＭＯＳトランジスタＰＭＴ１、及びＮｃｈＭＯＳトランジスタＮＭＴ１が設けられる。

ＮｃｈＭＯＳトランジスタＮＭＴ１は、ドレイン（第一の端子）がノードＮ２（内部出力端子）に接続され、ゲート（制御端子）がノードＮ２（内部出力端子）及びフォトダイオード３のカソードに接続され、ソース（第二の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。ＮｃｈＭＯＳトランジスタＮＭＴ１は、ドレイン（ノードＮ２）側から負荷回路１ａの出力を出力回路２に出力する。

受光回路９１では、電流Ｉ１、電流Ｉ３、ＮｃｈＭＯＳトランジスタＮＭＴ１のゲート幅Ｗ１／ゲート長Ｌ１、ＮｃｈＭＯＳトランジスタＮＭＴ２のゲート幅Ｗ２／ゲート長Ｌ２を適切な値に設定し、フォトダイオード３に光信号が入力されない場合、電流Ｉ２＞電流Ｉ３になるように設定している。

電流Ｉ２＞電流Ｉ３に設定されているので、ＮｃｈＭＯＳトランジスタＮＭＴ２がリニア領域で動作するので、出力信号Ｓｏｕｔが“Ｌｏｗ”レベルとなる。このとき、ＮｃｈＭＯＳトランジスタＮＭＴ２に流れる電流は電流Ｉ３となる。

受光回路９１では、フォトダイオード３に光信号が入力された場合、ＮｃｈＭＯＳトランジスタＮＭＴ１に流れる電流は電流Ｉ１から電流Ｉｐ分引いた値となる。ＮｃｈＭＯＳトランジスタＮＭＴ１とカレントミラー回路を構成するＮｃｈＭＯＳトランジスタＮＭＴ２に流れる電流Ｉ２も小さくなり（Ｉ２＜Ｉ３）、ＰｃｈＭＯＳトランジスタＰＭＴ２がリニア領域で動作するので、出力信号Ｓｏｕｔは”Ｈｉｇｈ”レベルとなる。このとき、ＰｃｈＭＯＳトランジスタＰＭＴ２に流れる電流は電流Ｉ２となる。

フォトダイオード３に光信号が入力されない場合の消費電流Ｉｓ１ｂ、フォトダイオード３に光信号が入力されて出力信号Ｓｏｕｔが切り替わったときの消費電流Ｉｓ２ｂは、
Is1b＝I0+I1+I3・・・・・・・・・・・・・・・・・式（６）
Is2b＝I0+I1+I2・・・・・・・・・・・・・・・・・式（７）
と表される。第一の実施形態と同様に、本実施形態の受光回路９１では比較例の受光回路１００よりも消費電流を削減することができる。

ＮｃｈＭＯＳトランジスタＮＭＴ１及びＮＭＴ２の閾値電圧Ｖｔ、ノードＮ２の電圧Ｖ１、電流Ｉ１、電流Ｉ２、電流Ｉｐ、ＮｃｈＭＯＳトランジスタＮＭＴ１のゲート幅Ｗ１／ゲート長Ｌ１、ＮｃｈＭＯＳトランジスタＮＭＴ２のゲート幅Ｗ２／ゲート長Ｌ２、比例乗数をＫ’と表すと、電圧Ｖ１は

と表すことができる。電流Ｉ２は、

と表すことができる。

上述したように、本実施形態の受光回路では、負荷回路１ａ、出力回路２、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏが設けられる。負荷回路１ａには、フォトダイオード３、ＰｃｈＭＯＳトランジスタＰＭＴ１、及びＮｃｈＭＯＳトランジスタＮＭＴ１が設けられる。出力回路２には、ＰｃｈＭＯＳトランジスタＰＭＴ２及びＮｃｈＭＯＳトランジスタＮＭＴ２が設けられる。受光回路９１には、コンパレータや基準電圧発生回路などが設けられていない。

このため、受光回路９１の回路構成を簡素化し、消費電流を削減することができる。したがって。受光回路９１が搭載された電子機器を低消費電力化することができる。

（第三の実施形態）
次に、本発明の第三の実施形態に係る受光回路について、図面を参照して説明する。図５は受光回路の構成を示す回路図である。本実施形態では、トランスインピーダンスアンプと出力回路の間にソースフォロア回路を設けている。

図５に示すように、受光回路９２には、トランスインピーダンスアンプ１ｂ、ソースフォロア回路８、出力回路２ｂ、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏが設けられる。受光回路９２はＣＭＯＳ技術で構成され、光結合回路としてのフォトカプラ、光ファイバリンクの光受信装置等に使用される。

トランスインピーダンスアンプ１ｂには、フォトダイオード３、ＰｃｈＭＯＳトランジスタＰＭＴ１、ＮｃｈＭＯＳトランジスタＮＭＴ１、及び帰還抵抗Ｒｆが設けられる。

帰還抵抗Ｒｆは、一端がノードＮ２及びフォトダイオード３のカソードに接続され、他端がノードＮ２２に接続される。ＰｃｈＭＯＳトランジスタＰＭＴ１は、ソース（第一の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がＰｃｈＭＯＳトランジスタＰＭＴ２０のゲートに接続され、ドレイン（第二の端子）がノードＮ２１に接続される。

ＮｃｈＭＯＳトランジスタＮＭＴ１は、ドレイン（第一の端子）がノードＮ２１に接続され、ゲート（制御端子）がノードＮ２及びフォトダイオード３のカソードに接続され、ソース（第二の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。

ソースフォロア回路８には、ＮｃｈＭＯＳトランジスタＮＭＴ２１とＮｃｈＭＯＳトランジスタＮＭＴ２２が設けられる。

ＮｃｈＭＯＳトランジスタＮＭＴ２１は、ドレイン（第一の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がノードＮ２１に接続され、ソース（第二の端子）がノードＮ２２に接続される。ＮｃｈＭＯＳトランジスタＮＭＴ２２は、ドレイン（第一の端子）がノードＮ２２に接続され、ゲート（制御端子）にバイアス電圧Ｖｂｉａｓが印加され、ソース（第二の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。ＮｃｈＭＯＳトランジスタＮＭＴ２２は、バイアス電圧Ｖｂｉａｓにより定電流電源として動作する。

出力回路２ｂには、ＰｃｈＭＯＳトランジスタＰＭＴ２及びＮｃｈＭＯＳトランジスタＮＭＴ２が設けられる。

ＰｃｈＭＯＳトランジスタＰＭＴ２は、ソース（第一の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がＰｃｈＭＯＳトランジスタＰＭＴ２０のゲートに接続され、ドレイン（第二の端子）がノードＮ２３に接続される。

ＮｃｈＭＯＳトランジスタＮＭＴ２は、ドレイン（第一の端子）がノードＮ２３に接続され、ゲート（制御端子）がノードＮ２２に接続され、ソース（第二の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。ＮｃｈＭＯＳトランジスタＮＭＴ２は、ドレイン（ノードＮ２３）側から出力信号Ｓｏｕｔを出力端子である端子Ｐａｄｏに出力する。

受光回路９２では、電流発生部としてのＰｃｈＭＯＳトランジスタＰＭＴ１に発生した信号をノードＮ２２から出力する手段として縦続接続されるＮｃｈＭＯＳトランジスタＮＭＴ２１及びＮｃｈＭＯＳトランジスタＮＭＴ２２から構成されるソースフォロア回路８を用いている。ソースフォロア回路８を設けるとオープンループゲインを増大することができ、第一の実施形態の受光回路９０よりも周波数特性を向上することができる。

上述したように、本実施形態の受光回路では、トランスインピーダンスアンプ１ｂ、ソースフォロア回路８、出力回路２ｂ、電流源４、ＰｃｈＭＯＳトランジスタＰＭＴ２０、及び端子Ｐａｄｏが設けられる。トランスインピーダンスアンプ１ｂには、フォトダイオード３、ＰｃｈＭＯＳトランジスタＰＭＴ１、ＮｃｈＭＯＳトランジスタＮＭＴ１、及び帰還抵抗Ｒｆが設けられる。ソースフォロア回路８には、ＮｃｈＭＯＳトランジスタＮＭＴ２１とＮｃｈＭＯＳトランジスタＮＭＴ２２が設けられる。出力回路２ｂには、ＰｃｈＭＯＳトランジスタＰＭＴ２及びＮｃｈＭＯＳトランジスタＮＭＴ２が設けられる。受光回路９２には、コンパレータや基準電圧発生回路などが設けられていない。ソースフォロア回路８は、オープンループのゲインを増大する。

このため、第一の実施形態と同様な効果の他に、受光回路９２の周波数特性を向上することができる。

なお、実施形態で示す受光回路をゲート絶縁膜がシリコン酸化膜（ＳｉＯ_２膜）からなるＭＯＳ（metal oxide semiconductor）トランジスタで構成しているが、ゲート絶縁膜がＮＯ膜、ＯＮＯ膜、ＨｆＯ膜等のＨｉｇｈＫゲート絶縁膜等の絶縁膜からなるＭＩＳ（metal insulator semiconductor）トランジスタで構成してもよい。また、実施形態で示す受光回路の構成をＮｃｈＭＯＳトランジスタをＰｃｈＭＯＳトランジスタに変更し、ＰｃｈＭＯＳトランジスタをＮｃｈＭＯＳトランジスタに変更してもよい。また、切り替え電流Ｉｐｔｈにヒステリシスを持たせるためのＭＯＳトランジスタを追加してもよい。また、カレントミラー回路を構成するＰｃｈＭＯＳトランジスタをＰＮＰトランジスタで構成してもよい。この場合、受光回路はＢｉＣＭＯＳ構成となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１ｂ、３０トランスインピーダンスアンプ
１ａ負荷回路
２、２ｂ、７、４０出力回路
３フォトダイオード
４、１１電流源
５コンパレータ
６基準電圧発生回路
８ソースフォロア回路
９０〜９２、１００、２００受光回路
Ｉ０〜Ｉ４、Ｉｃ、Ｉｄ、Ｉｐ電流
Ｎ１〜４、Ｎ１１〜１６、Ｎ２１〜２３ノード
ＮＭＴ１、２、１１〜１５、２０、２１、２２ＮｃｈＭＯＳトランジスタ
Ｐａｄｏ端子
ＰＭＴ１、２、１１〜１５、２０ＰｃｈＭＯＳトランジスタ
Ｒ１抵抗
Ｒｆ帰還抵抗
Ｓｏｕｔ出力信号
Ｖｂｉａｓバイアス電圧
Ｖｄｄ高電位側電源
Ｖｓｓ低電位側電源（接地電位）

Claims

光信号を電気信号に変換するフォトダイオードと、前記フォトダイオードと内部出力端子の間に設けられる帰還抵抗と、ゲートに前記フォトダイオードで光電変換された電気信号が入力され、ドレインが前記内部出力端子に接続される第１のトランジスタとが設けられるトランスインピーダンスアンプと、
前記第１のトランジスタと同一チャネル型であり、ゲートが前記内部出力端子に接続され、電流源負荷が接続されるとともにドレイン側から出力信号を出力する第２のトランジスタを含む出力回路と、
を具備することを特徴とする受光回路。
アノードが低電位側電源に接続され、光信号を電気信号に変換するフォトダイオードと、一端が前記フォトダイオードのカソードに接続される帰還抵抗と、一端が高電位側電源に接続され、他端側から第一の電流を流す第一の電流発生部と、ゲートが前記フォトダイオードのカソードに接続され、ドレインが前記帰還抵抗の他端及び前記第一の電流発生部の他端に接続され、ソースが前記低電位側電源に接続される第一のＮｃｈＭＯＳトランジスタとを有するトランスインピーダンスアンプと、
一端が前記高電位側電源に接続され、他端側から第二の電流を流す第二の電流発生部と、ゲートが前記第一のＮｃｈＭＯＳトランジスタのドレインに接続され、ドレインが前記第二の電流発生部の他端に接続され、ソースが前記低電位側電源に接続され、ドレイン側から出力信号を出力する第二のＮｃｈＭＯＳトランジスタとを有する出力回路と、
を具備することを特徴とする受光回路。
アノードが低電位側電源に接続され、光信号を電気信号に変換するフォトダイオードと、一端が高電位側電源に接続され、他端側から第一の電流を流す第一の電流発生部と、ゲートが前記フォトダイオードのカソード及び前記第一の電流発生部の他端に接続され、ドレインが前記第一の電流発生部の他端に接続され、ソースが前記低電位側電源に接続される第一のＮｃｈＭＯＳトランジスタとを有する負荷回路と、
一端が前記高電位側電源に接続され、他端側から第二の電流を流す第二の電流発生部と、ゲートが前記第一のトランジスタの第一の端子に接続され、ドレインが前記第二の電流発生部の他端に接続され、ソースが前記低電位側電源に接続され、ドレイン側から出力信号を出力する第二のＮｃｈＭＯＳトランジスタとを有する出力回路と、
を具備することを特徴とする受光回路。
アノードが低電位側電源に接続され、光信号を電気信号に変換するフォトダイオードと、一端が前記フォトダイオードのカソードに接続される帰還抵抗と、一端が高電位側電源に接続され、他端側から第一の電流を流す第一の電流発生部と、ゲートが前記フォトダイオードのカソードに接続され、ドレインが前記第一の電流発生部の他端に接続され、ソースが前記低電位側電源に接続される第一のＮｃｈＭＯＳトランジスタとを有するトランスインピーダンスアンプと、
ドレインが前記高電位側電源に接続され、ゲートが前記第一のＮｃｈＭＯＳトランジスタのドレインに接続される第二のＮｃｈＭＯＳトランジスタと、ドレインが前記帰還抵抗の他端及び前記第二のＮｃｈＭＯＳトランジスタのソースに接続され、ゲートにバイアス電圧が入力され、ソースが前記低電位側電源に接続される第三のＮｃｈＭＯＳトランジスタとを有するソースフォロア回路と、
一端が前記高電位側電源に接続され、他端側から第二の電流を流す第二の電流発生部と、ゲートが前記第三のＮｃｈＭＯＳトランジスタのドレインに接続され、ドレインが前記第二の電流発生部の他端に接続され、ソースが前記低電位側電源に接続され、ドレイン側から出力信号を出力する第四のＮｃｈＭＯＳトランジスタとを有する出力回路と、
を具備することを特徴とする受光回路。
前記第一の電流発生部は第一のＰｃｈＭＯＳトランジスタであり、ゲートがドレインに接続される第三のＰｃｈＭＯＳトランジスタとカレントミラー回路を構成し、
前記第二の電流発生部は第二のＰｃｈＭＯＳトランジスタであり、前記第三のＰｃｈＭＯＳトランジスタとカレントミラー回路を構成する
ことを特徴とする請求項２乃至４のいずれか１項に記載の受光回路。
前記フォトダイオードは、シリコンフォトダイオードであることを特徴とする請求項１乃至５のいずれか１項に記載の受光回路。