JP2003218645A - 光電流・電圧変換回路 - Google Patents
光電流・電圧変換回路Info
- Publication number
- JP2003218645A JP2003218645A JP2002012485A JP2002012485A JP2003218645A JP 2003218645 A JP2003218645 A JP 2003218645A JP 2002012485 A JP2002012485 A JP 2002012485A JP 2002012485 A JP2002012485 A JP 2002012485A JP 2003218645 A JP2003218645 A JP 2003218645A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- reference voltage
- input
- voltage
- photocurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 受光素子の光入力範囲を改善した光電流・電
圧変換回路を提供する。 【解決手段】 フォトダイオード３への光入力により発
生する光電流を、ソース接地のＮｃｈ型ＭＯＳトランジ
スタ１１、１３、１５と定電流源１２、１４、１６との
直列回路からなる複数の増幅段が直流結合された増幅器
２４の入出力間に接続された帰還抵抗５により電圧変換
し、その変換電圧Ｖａを比較器６で基準電圧回路７から
の基準電圧Ｖrefと比較して２値信号を出力する受光Ｉ
Ｃにおいて、増幅器２４の奇数段の出力端である接続点
１９を基準電圧回路７の入力端に接続して、基準電圧回
路７から接続点１９の電位＋オフセット電圧ＶＯＳの基
準電圧Ｖrefを比較器６に出力する構成としたので、フ
ォトダイオード３の光入力が微弱〜過大の広入力範囲に
おいて、増幅器２４の出力電圧Ｖａと基準電圧Ｖref
は、たがいに追尾するため、安定した２値信号に変換す
ることができる。
圧変換回路を提供する。 【解決手段】 フォトダイオード３への光入力により発
生する光電流を、ソース接地のＮｃｈ型ＭＯＳトランジ
スタ１１、１３、１５と定電流源１２、１４、１６との
直列回路からなる複数の増幅段が直流結合された増幅器
２４の入出力間に接続された帰還抵抗５により電圧変換
し、その変換電圧Ｖａを比較器６で基準電圧回路７から
の基準電圧Ｖrefと比較して２値信号を出力する受光Ｉ
Ｃにおいて、増幅器２４の奇数段の出力端である接続点
１９を基準電圧回路７の入力端に接続して、基準電圧回
路７から接続点１９の電位＋オフセット電圧ＶＯＳの基
準電圧Ｖrefを比較器６に出力する構成としたので、フ
ォトダイオード３の光入力が微弱〜過大の広入力範囲に
おいて、増幅器２４の出力電圧Ｖａと基準電圧Ｖref
は、たがいに追尾するため、安定した２値信号に変換す
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、受光素子により発
生する光電流を電圧に変換し２値信号として出力する光
電流・電圧変換回路に関する。
生する光電流を電圧に変換し２値信号として出力する光
電流・電圧変換回路に関する。
【０００２】
【従来の技術】入出力間を電気的に絶縁することを目的
として、図４に基本構成を示すように、入力側の発光素
子１に電気信号を供給すると、発光素子１から出力側の
受光素子２へ光で信号が伝わり、受光素子２から電気信
号が出力されるフォトカプラが従来から用いられてい
る。最近では、受光素子２の具体的構成として、受光素
子により発生する光電流を電圧に変換し２値信号として
出力する光電流・電圧変換回路をＩＣ化した受光ＩＣを
設けたフォトカプラ（以下、ＩＣカプラと記す）がＦＡ
関連やホームエレクトロニクス関連等多くの分野で使用
されてきている。
として、図４に基本構成を示すように、入力側の発光素
子１に電気信号を供給すると、発光素子１から出力側の
受光素子２へ光で信号が伝わり、受光素子２から電気信
号が出力されるフォトカプラが従来から用いられてい
る。最近では、受光素子２の具体的構成として、受光素
子により発生する光電流を電圧に変換し２値信号として
出力する光電流・電圧変換回路をＩＣ化した受光ＩＣを
設けたフォトカプラ（以下、ＩＣカプラと記す）がＦＡ
関連やホームエレクトロニクス関連等多くの分野で使用
されてきている。
【０００３】以下にＩＣカプラに設けられる受光ＩＣの
一例について、図５を参照して説明する。図において、
３は受光素子としてのフォトダイオードで、フォトダイ
オード３は、アノードが接地電位ＧＮＤに接続され、カ
ソードが増幅器４の入力端に接続されている。増幅器４
は、入出力間に帰還抵抗５が接続され、出力端が比較器
６の２入力のうち一方の入力端に接続されている。比較
器６の他方の入力端は、比較器６の閾値電圧となる基準
電圧Ｖrefを生成する基準電圧回路７の出力端に接続さ
れている。基準電圧回路７の入力端は、増幅器４の入力
端に接続されている。この受光ＩＣの場合、一般的に、
フォトダイオード３のアノードがＰ型半導体基板で形成
され、カソードが半導体基板上にＮ型エピタキシャル層
で形成されるプロセスのものに適用される。
一例について、図５を参照して説明する。図において、
３は受光素子としてのフォトダイオードで、フォトダイ
オード３は、アノードが接地電位ＧＮＤに接続され、カ
ソードが増幅器４の入力端に接続されている。増幅器４
は、入出力間に帰還抵抗５が接続され、出力端が比較器
６の２入力のうち一方の入力端に接続されている。比較
器６の他方の入力端は、比較器６の閾値電圧となる基準
電圧Ｖrefを生成する基準電圧回路７の出力端に接続さ
れている。基準電圧回路７の入力端は、増幅器４の入力
端に接続されている。この受光ＩＣの場合、一般的に、
フォトダイオード３のアノードがＰ型半導体基板で形成
され、カソードが半導体基板上にＮ型エピタキシャル層
で形成されるプロセスのものに適用される。
【０００４】増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ
１１のソースが接地電位ＧＮＤに接続されドレインと電
源電圧端子ＶＤＤとの間に定電流源１２が接続され、ド
レインと定電流源１２との接続点が次段への出力端とな
り、Ｎｃｈ型ＭＯＳトランジスタ１１のゲートが入力端
となって初段の増幅段が構成されている。以下、Ｎｃｈ
型ＭＯＳトランジスタ１３、定電流源１４、Ｎｃｈ型Ｍ
ＯＳトランジスタ１５、定電流源１６により同様の構成
で複数（奇数）の増幅段が直流結合され、初段の入力端
が増幅器４の入力端１７となり、最終段の出力端が増幅
器４の出力端１８となっている。フォトダイオード３は
入力端１７に接続され、帰還抵抗５の一端は入力端１７
に、他端は出力端１８に接続されている。尚、ＭＯＳト
ランジスタ１１、１３、１５および定電流源１２、１
４、１６はそれぞれ同一形状、同一サイズの素子で構成
される。
１１のソースが接地電位ＧＮＤに接続されドレインと電
源電圧端子ＶＤＤとの間に定電流源１２が接続され、ド
レインと定電流源１２との接続点が次段への出力端とな
り、Ｎｃｈ型ＭＯＳトランジスタ１１のゲートが入力端
となって初段の増幅段が構成されている。以下、Ｎｃｈ
型ＭＯＳトランジスタ１３、定電流源１４、Ｎｃｈ型Ｍ
ＯＳトランジスタ１５、定電流源１６により同様の構成
で複数（奇数）の増幅段が直流結合され、初段の入力端
が増幅器４の入力端１７となり、最終段の出力端が増幅
器４の出力端１８となっている。フォトダイオード３は
入力端１７に接続され、帰還抵抗５の一端は入力端１７
に、他端は出力端１８に接続されている。尚、ＭＯＳト
ランジスタ１１、１３、１５および定電流源１２、１
４、１６はそれぞれ同一形状、同一サイズの素子で構成
される。
【０００５】基準電圧回路７は、増幅器４の入力端１７
に接続され、内部でオフセット電圧ＶＯＳが生成され、
増幅器４の入力端１７の電位からこのオフセット電圧Ｖ
ＯＳ分高い電圧を基準電圧Ｖrefとして出力する。
に接続され、内部でオフセット電圧ＶＯＳが生成され、
増幅器４の入力端１７の電位からこのオフセット電圧Ｖ
ＯＳ分高い電圧を基準電圧Ｖrefとして出力する。
【０００６】上記構成の受光ＩＣの動作を説明する。フ
ォトダイオード３に光入力が無い場合は、光電流Ｉpdは
流れず、初段のＭＯＳトランジスタ１１のゲートには定
電流源１２から供給される電流に応じた電位が発生す
る。さらに次段のＭＯＳトランジスタ１３のゲートにも
定電流源１４から供給される電流に応じた電位が発生す
る。さらに次段も同様であり、それぞれのＭＯＳトラン
ジスタ１１、１３、１５および定電流源１２、１４、１
６は同一形状、同一サイズの素子となっているため、各
ゲートに発生する電位は同じである。すなわち、増幅器
４の入力端１７と出力端１８は同一電位Ｖ０となる。増
幅器４の出力端１８の電位Ｖａ＝Ｖ０が比較器６に出力
されると、比較器６において、基準電圧回路７からの基
準電圧Ｖref（＞Ｖ０）と比較され、基準電圧Ｖrefより
低いので、信号が入っていないものとみなし、論理に応
じたＬｏｗまたはｈｉｇｈのレベルの２値信号を出力す
る。
ォトダイオード３に光入力が無い場合は、光電流Ｉpdは
流れず、初段のＭＯＳトランジスタ１１のゲートには定
電流源１２から供給される電流に応じた電位が発生す
る。さらに次段のＭＯＳトランジスタ１３のゲートにも
定電流源１４から供給される電流に応じた電位が発生す
る。さらに次段も同様であり、それぞれのＭＯＳトラン
ジスタ１１、１３、１５および定電流源１２、１４、１
６は同一形状、同一サイズの素子となっているため、各
ゲートに発生する電位は同じである。すなわち、増幅器
４の入力端１７と出力端１８は同一電位Ｖ０となる。増
幅器４の出力端１８の電位Ｖａ＝Ｖ０が比較器６に出力
されると、比較器６において、基準電圧回路７からの基
準電圧Ｖref（＞Ｖ０）と比較され、基準電圧Ｖrefより
低いので、信号が入っていないものとみなし、論理に応
じたＬｏｗまたはｈｉｇｈのレベルの２値信号を出力す
る。
【０００７】フォトダイオード３が光入力されると、そ
の光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが
帰還抵抗５に増幅器４の出力端１８から入力端１７の方
向に流れ、増幅器４の各ＭＯＳトランジスタ１１、１
３、１５の各部電位は、ＭＯＳトランジスタ１１のゲー
ト電位が電位Ｖ０より降下し、ＭＯＳトランジスタ１１
のドレイン電位＝ＭＯＳトランジスタ１３のゲート電位
が電位Ｖ０より上昇し、ＭＯＳトランジスタ１３のドレ
イン電位＝ＭＯＳトランジスタ１５のゲート電位が電位
Ｖ０より降下し、ＭＯＳトランジスタ１５のドレイン電
位が電位Ｖ０より上昇する。この電位の下降および上昇
は段を追うに従い順次増幅され、その結果、光電流Ｉpd
は、帰還抵抗５の両端に発生する電圧Ｖｒ＝Ｉpd×Ｒｆ
（Ｒｆ：帰還抵抗５の抵抗値）に電圧変換され、出力端
１８の電位ＶａはＶａ＝Ｖ０＋Ｖｒとなる。この電位Ｖ
ａが増幅器４の出力端１８から比較器６へと出力される
と、比較器６において、基準電圧回路７からの基準電圧
Ｖrefと比較され、フォトダイオード３への光入力が、
ある一定レベル以上であれば、Ｖａ＞Ｖrefとなり、信
号が入ったものとみなし、前述の光入力が無い場合とは
逆のレベルを出力する。また、フォトダイオード３への
光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖref
となり、信号が入っていないものとみなし、前述の光入
力が無い場合と同じレベルを出力する。
の光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが
帰還抵抗５に増幅器４の出力端１８から入力端１７の方
向に流れ、増幅器４の各ＭＯＳトランジスタ１１、１
３、１５の各部電位は、ＭＯＳトランジスタ１１のゲー
ト電位が電位Ｖ０より降下し、ＭＯＳトランジスタ１１
のドレイン電位＝ＭＯＳトランジスタ１３のゲート電位
が電位Ｖ０より上昇し、ＭＯＳトランジスタ１３のドレ
イン電位＝ＭＯＳトランジスタ１５のゲート電位が電位
Ｖ０より降下し、ＭＯＳトランジスタ１５のドレイン電
位が電位Ｖ０より上昇する。この電位の下降および上昇
は段を追うに従い順次増幅され、その結果、光電流Ｉpd
は、帰還抵抗５の両端に発生する電圧Ｖｒ＝Ｉpd×Ｒｆ
（Ｒｆ：帰還抵抗５の抵抗値）に電圧変換され、出力端
１８の電位ＶａはＶａ＝Ｖ０＋Ｖｒとなる。この電位Ｖ
ａが増幅器４の出力端１８から比較器６へと出力される
と、比較器６において、基準電圧回路７からの基準電圧
Ｖrefと比較され、フォトダイオード３への光入力が、
ある一定レベル以上であれば、Ｖａ＞Ｖrefとなり、信
号が入ったものとみなし、前述の光入力が無い場合とは
逆のレベルを出力する。また、フォトダイオード３への
光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖref
となり、信号が入っていないものとみなし、前述の光入
力が無い場合と同じレベルを出力する。
【０００８】図５に示す受光ＩＣを用いてＩＣカプラを
構成した場合、例えば、ＩＣ論理素子から２値信号とし
てｈｉｇｈのレベルの信号が発光素子に供給されると、
発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣか
ら論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が
出力される。また、Ｌｏｗのレベルの信号が発光素子に
供給されると、発光素子から光が出力されず、受光ＩＣ
は光入力が無いので、受光ＩＣからはｈｉｇｈのレベル
の信号が発光素子に供給される場合と逆のレベルを出力
する。このようにして、ＩＣ論理素子からの２値信号が
入出力間を電気的に絶縁して伝達される。
構成した場合、例えば、ＩＣ論理素子から２値信号とし
てｈｉｇｈのレベルの信号が発光素子に供給されると、
発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣか
ら論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が
出力される。また、Ｌｏｗのレベルの信号が発光素子に
供給されると、発光素子から光が出力されず、受光ＩＣ
は光入力が無いので、受光ＩＣからはｈｉｇｈのレベル
の信号が発光素子に供給される場合と逆のレベルを出力
する。このようにして、ＩＣ論理素子からの２値信号が
入出力間を電気的に絶縁して伝達される。
【０００９】受光ＩＣの他の例について、図７を参照し
て説明する。図において、２３は受光素子としてのフォ
トダイオードで、フォトダイオード２３は、カソードが
電源電圧端子ＶＤＤに接続され、アノードが増幅器２４
の入力端に接続されている。増幅器２４は、入出力間に
帰還抵抗２５が接続され、出力端が比較器２６の２入力
のうち一方の入力端に接続されている。比較器２６の他
方の入力端は、比較器２６の閾値電圧となる基準電圧Ｖ
refを生成する基準電圧回路２７の出力端に接続されて
いる。基準電圧回路２７の入力端は、増幅器２４の入力
端に接続されている。この受光ＩＣの場合、一般的に、
フォトダイオード２３のカソードがＮ型エピタキシャル
層で形成され、アノードがエピタキシャル層にＰ型ベー
ス層で形成されるプロセスのものに適用される。
て説明する。図において、２３は受光素子としてのフォ
トダイオードで、フォトダイオード２３は、カソードが
電源電圧端子ＶＤＤに接続され、アノードが増幅器２４
の入力端に接続されている。増幅器２４は、入出力間に
帰還抵抗２５が接続され、出力端が比較器２６の２入力
のうち一方の入力端に接続されている。比較器２６の他
方の入力端は、比較器２６の閾値電圧となる基準電圧Ｖ
refを生成する基準電圧回路２７の出力端に接続されて
いる。基準電圧回路２７の入力端は、増幅器２４の入力
端に接続されている。この受光ＩＣの場合、一般的に、
フォトダイオード２３のカソードがＮ型エピタキシャル
層で形成され、アノードがエピタキシャル層にＰ型ベー
ス層で形成されるプロセスのものに適用される。
【００１０】増幅器２４は、Ｐｃｈ型ＭＯＳトランジス
タ３１のソースが電源電圧端子ＶＤ Ｄに接続されドレイ
ンと接地電位ＧＮＤとの間に定電流源３２が接続され、
ドレインと定電流源３２との接続点が次段への出力端と
なり、Ｐｃｈ型ＭＯＳトランジスタ３１のゲートが入力
端となって初段の増幅段が構成されている。以下、Ｐｃ
ｈ型ＭＯＳトランジスタ３３、定電流源３４、Ｐｃｈ型
ＭＯＳトランジスタ３５、定電流源３６により同様の構
成で複数の増幅段が直流結合され、初段の入力端が増幅
器２４の入力端３７となり、最終段の出力端が増幅器２
４の出力端３８となっている。フォトダイオード２３は
入力端３７に接続され、帰還抵抗２５の一端は入力端３
７に、他端は出力端３８に接続されている。尚、ＭＯＳ
トランジスタ３１、３３、３５および定電流源３２、３
４、３６はそれぞれ同一形状、同一サイズの素子で構成
される。
タ３１のソースが電源電圧端子ＶＤ Ｄに接続されドレイ
ンと接地電位ＧＮＤとの間に定電流源３２が接続され、
ドレインと定電流源３２との接続点が次段への出力端と
なり、Ｐｃｈ型ＭＯＳトランジスタ３１のゲートが入力
端となって初段の増幅段が構成されている。以下、Ｐｃ
ｈ型ＭＯＳトランジスタ３３、定電流源３４、Ｐｃｈ型
ＭＯＳトランジスタ３５、定電流源３６により同様の構
成で複数の増幅段が直流結合され、初段の入力端が増幅
器２４の入力端３７となり、最終段の出力端が増幅器２
４の出力端３８となっている。フォトダイオード２３は
入力端３７に接続され、帰還抵抗２５の一端は入力端３
７に、他端は出力端３８に接続されている。尚、ＭＯＳ
トランジスタ３１、３３、３５および定電流源３２、３
４、３６はそれぞれ同一形状、同一サイズの素子で構成
される。
【００１１】基準電圧回路２７は、増幅器２４の入力端
３７に接続され、内部でオフセット電圧ＶＯＳを生成
し、増幅器２４の入力端３７の電位からこのオフセット
電圧Ｖ ＯＳ分低い電圧を基準電圧Ｖrefとして出力す
る。
３７に接続され、内部でオフセット電圧ＶＯＳを生成
し、増幅器２４の入力端３７の電位からこのオフセット
電圧Ｖ ＯＳ分低い電圧を基準電圧Ｖrefとして出力す
る。
【００１２】上記構成の受光ＩＣの動作を説明する。フ
ォトダイオード２３に光入力が無い場合は、光電流Ｉpd
は流れず、初段のＭＯＳトランジスタ３１のゲートには
定電流源３２へ流れる電流に応じた電位が発生する。さ
らに次段のＭＯＳトランジスタ３３のゲートにも定電流
源３４へ流れる電流に応じた電位が発生する。さらに次
段も同様であり、それぞれのＭＯＳトランジスタ３１、
３３、３５と定電流源３２、３４、３６は同一形状、同
一サイズの素子となっているため、各ゲートに発生する
電位は同じである。すなわち、増幅器２４の入力端子３
７と出力端子３８は同一電位ＶＤＤ−Ｖ０となる。増幅
器２４の出力端３８の電位Ｖａ＝ＶＤＤ−Ｖ０が比較器
２６に出力されると、比較器２６において、基準電圧回
路２７の基準電圧Ｖref（＜ＶＤＤ−Ｖ０）と比較さ
れ、基準電圧Ｖrefより高いので、信号が入っていない
ものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレ
ベルを出力する。
ォトダイオード２３に光入力が無い場合は、光電流Ｉpd
は流れず、初段のＭＯＳトランジスタ３１のゲートには
定電流源３２へ流れる電流に応じた電位が発生する。さ
らに次段のＭＯＳトランジスタ３３のゲートにも定電流
源３４へ流れる電流に応じた電位が発生する。さらに次
段も同様であり、それぞれのＭＯＳトランジスタ３１、
３３、３５と定電流源３２、３４、３６は同一形状、同
一サイズの素子となっているため、各ゲートに発生する
電位は同じである。すなわち、増幅器２４の入力端子３
７と出力端子３８は同一電位ＶＤＤ−Ｖ０となる。増幅
器２４の出力端３８の電位Ｖａ＝ＶＤＤ−Ｖ０が比較器
２６に出力されると、比較器２６において、基準電圧回
路２７の基準電圧Ｖref（＜ＶＤＤ−Ｖ０）と比較さ
れ、基準電圧Ｖrefより高いので、信号が入っていない
ものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレ
ベルを出力する。
【００１３】フォトダイオード２３が光入力されると、
その光量に応じた光電流Ｉpdが発生し、この光電流が帰
還抵抗２５に増幅器２４の入力端３７から出力端３８の
方向に流れ、増幅器２４の各ＭＯＳトランジスタ３１、
３３、３５の各部電位は、ＭＯＳトランジスタ３１のゲ
ート電位が電位ＶＤＤ−Ｖ０より上昇し、ＭＯＳトラン
ジスタ３１のドレイン電位＝ＭＯＳトランジスタ３３の
ゲート電位が電位ＶＤ Ｄ−Ｖ０より下降し、ＭＯＳトラ
ンジスタ３３のドレイン電位＝ＭＯＳトランジスタ３５
のゲート電位が電位ＶＤＤ−Ｖ０より上昇し、ＭＯＳト
ランジスタ３５のドレイン電位が電位ＶＤＤ−Ｖ０より
下降する。この電位の上昇および下降は段を追うに従い
順次増幅され、その結果、光電流Ｉpdは、帰還抵抗２５
の両端に発生する電圧Ｖｒ＝Ｉｐｄ×Ｒｆ（Ｒｆ：帰還
抵抗５の抵抗値）に電圧変換され、出力端３８の電位Ｖ
ａはＶａ＝ＶＤＤ−（Ｖ０＋Ｖｒ）となる。この電位Ｖ
ａが増幅器２４の出力端３８から比較器２６に出力され
ると、比較器２６において、基準電圧回路２７からの基
準電圧Ｖrefと比較され、フォトダイオード２３への光
入力が、ある一定レベル以上であれば、Ｖａ＜Ｖrefと
なり、信号が入ったものとみなし、前述の光入力が無い
場合とは逆のレベルを出力する。また、フォトダイオー
ド２３への光入力が、ある一定レベル以下であれば、Ｖ
ａ＞Ｖrefとなり、信号が入っていないものとみなし、
前述の光入力が無い場合と同じレベルを出力する。
その光量に応じた光電流Ｉpdが発生し、この光電流が帰
還抵抗２５に増幅器２４の入力端３７から出力端３８の
方向に流れ、増幅器２４の各ＭＯＳトランジスタ３１、
３３、３５の各部電位は、ＭＯＳトランジスタ３１のゲ
ート電位が電位ＶＤＤ−Ｖ０より上昇し、ＭＯＳトラン
ジスタ３１のドレイン電位＝ＭＯＳトランジスタ３３の
ゲート電位が電位ＶＤ Ｄ−Ｖ０より下降し、ＭＯＳトラ
ンジスタ３３のドレイン電位＝ＭＯＳトランジスタ３５
のゲート電位が電位ＶＤＤ−Ｖ０より上昇し、ＭＯＳト
ランジスタ３５のドレイン電位が電位ＶＤＤ−Ｖ０より
下降する。この電位の上昇および下降は段を追うに従い
順次増幅され、その結果、光電流Ｉpdは、帰還抵抗２５
の両端に発生する電圧Ｖｒ＝Ｉｐｄ×Ｒｆ（Ｒｆ：帰還
抵抗５の抵抗値）に電圧変換され、出力端３８の電位Ｖ
ａはＶａ＝ＶＤＤ−（Ｖ０＋Ｖｒ）となる。この電位Ｖ
ａが増幅器２４の出力端３８から比較器２６に出力され
ると、比較器２６において、基準電圧回路２７からの基
準電圧Ｖrefと比較され、フォトダイオード２３への光
入力が、ある一定レベル以上であれば、Ｖａ＜Ｖrefと
なり、信号が入ったものとみなし、前述の光入力が無い
場合とは逆のレベルを出力する。また、フォトダイオー
ド２３への光入力が、ある一定レベル以下であれば、Ｖ
ａ＞Ｖrefとなり、信号が入っていないものとみなし、
前述の光入力が無い場合と同じレベルを出力する。
【００１４】図７に示す受光ＩＣを用いてＩＣカプラを
構成した場合、例えば、ＩＣ論理素子から２値信号とし
てｈｉｇｈのレベルの信号が発光素子に供給されると、
発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣか
ら論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が
出力される。また、Ｌｏｗのレベルの信号が発光素子に
供給されると、発光素子から光が出力されず、受光ＩＣ
は光入力が無いので、受光ＩＣからはｈｉｇｈのレベル
の信号が発光素子に供給される場合と逆のレベルを出力
する。このようにして、ＩＣ論理素子からの２値信号が
入出力間を電気的に絶縁して伝達される。
構成した場合、例えば、ＩＣ論理素子から２値信号とし
てｈｉｇｈのレベルの信号が発光素子に供給されると、
発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣか
ら論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が
出力される。また、Ｌｏｗのレベルの信号が発光素子に
供給されると、発光素子から光が出力されず、受光ＩＣ
は光入力が無いので、受光ＩＣからはｈｉｇｈのレベル
の信号が発光素子に供給される場合と逆のレベルを出力
する。このようにして、ＩＣ論理素子からの２値信号が
入出力間を電気的に絶縁して伝達される。
【００１５】
【発明が解決しようとする課題】ところで、図５および
図７に示した受光ＩＣは、基準電圧回路７、２７の入力
端が増幅器４、２４の入力端１７、３７に接続されてお
り、受光ＩＣの光入力に対する動作範囲を広く取ろうと
すると以下の問題がある。先ず、図５に示す受光ＩＣに
ついて図６を参照して説明する。光入力により２値信号
が出力される光電流Ｉpdの最小値をＩpd１とし、これよ
り大きい光電流ＩpdをＩpd２として、図６（ａ）に示す
ように、光電流Ｉpd１、Ｉpd２が流れると、増幅器４の
出力端１８の電位Ｖａは、図６（ｄ）に示すように、光
電流Ｉpd１のときＶａ１、Ｉpd２のときＶａ２となる。
基準電圧Ｖrefは、増幅器４の入力端１７の電位に基準
電圧回路７の内部で生成されるオフセット電圧ＶＯＳを
加算した電圧である。オフセット電圧ＶＯＳは予め設計
段階に設定された一定電圧である。一方、増幅器４の入
力端１７の電位は、光電流Ｉpdが流れないときは電位Ｖ
０であり、光電流Ｉpdが流れると電位Ｖ ０より降下し、
光電流Ｉpdが大きくなるほどこの下降は大きくなる。光
電流Ｉpd１、Ｉpd２が流れると、増幅器４の入力端１７
の電位は、図６（ｂ）に示すように、Ｉpd１よりＩpd２
のときのほうが電位Ｖ０からの下降が大きい。従って、
基準電圧Ｖrefは、図６（ｃ）に示すように、光電流Ｉp
dが流れないときは電位Ｖ ０＋オフセット電圧ＶＯＳで
あり、光電流Ｉpdが流れるときは、増幅器４の入力端１
７の電位の下降分だけ変動し、光電流Ｉpd１が流れたと
きの基準電圧Ｖref１より、Ｉpd２が流れたときの基準
電圧Ｖref２のほうが低くなる。この基準電圧Ｖrefは、
図６（ｄ）に示すように、光電流Ｉpd１が流れたときの
増幅器４の出力端１８の電位Ｖａ１より低くなるように
設定され、フォトダイオード３への光入力により光電流
Ｉpd１が流れたとき、比較器６がこの光入力を検出する
ことができる。そして、光電流Ｉpd２が流れたとき、Ｉ
pd２が小さい間は、基準電圧Ｖref２が電位Ｖ０より高
いが、Ｉpd２が大きくなってくると基準電圧Ｖref２が
電位Ｖ０より低くなってしまう。光入力が無くなると、
基準電圧Ｖrefは電位Ｖ０＋オフセット電圧ＶＯＳに戻
るが、発光素子への入力信号が高速化するほど遅延によ
り、すぐには戻らず、そのため、光入力が無くなってい
るにもかかわらず、比較器６が光入力を誤検出してしま
い、この状態で光入力が繰り返されると光入力がされつ
づけている状態と同様の動作となってしまい、発光素子
への入力信号に対応する所望の出力信号を受光ＩＣから
出力できない虞がある。同様に、図７に示す回路におい
ても、受光ＩＣの光入力に対する動作範囲を広く取ろう
とすると発光素子への入力信号に対応する所望の出力信
号を受光ＩＣから出力できない虞がある。これを回避し
ようとあらかじめ基準電圧回路７のオフセット電圧Ｖ
ＯＳを光電流Ｉpd２が大きくなったときに対応して高く
しておくと、今度は、フォトダイオード３の光入力が小
さくなり、光電流Ｉpdが、例えば、Ｉpd１になった場
合、増幅器４の出力端１８の電位Ｖａ１に対し、基準電
圧Ｖref１が常に上回り、比較器６は、光入力があるに
もかかわらず、光入力が無い動作となってしまい、発光
素子への入力信号に対応する所望の出力信号を受光ＩＣ
から出力できない虞がある。本発明は上記問題点に鑑
み、微小〜過大の広範囲光入力において比較器入力端の
閾値を、入力信号振幅に応じ比較器動作可能な範囲に追
尾させ、出力動作できるよう、光入力レベルの範囲拡大
改善をすることのできる光電流・電圧変換回路を提供す
ることを目的とする。
図７に示した受光ＩＣは、基準電圧回路７、２７の入力
端が増幅器４、２４の入力端１７、３７に接続されてお
り、受光ＩＣの光入力に対する動作範囲を広く取ろうと
すると以下の問題がある。先ず、図５に示す受光ＩＣに
ついて図６を参照して説明する。光入力により２値信号
が出力される光電流Ｉpdの最小値をＩpd１とし、これよ
り大きい光電流ＩpdをＩpd２として、図６（ａ）に示す
ように、光電流Ｉpd１、Ｉpd２が流れると、増幅器４の
出力端１８の電位Ｖａは、図６（ｄ）に示すように、光
電流Ｉpd１のときＶａ１、Ｉpd２のときＶａ２となる。
基準電圧Ｖrefは、増幅器４の入力端１７の電位に基準
電圧回路７の内部で生成されるオフセット電圧ＶＯＳを
加算した電圧である。オフセット電圧ＶＯＳは予め設計
段階に設定された一定電圧である。一方、増幅器４の入
力端１７の電位は、光電流Ｉpdが流れないときは電位Ｖ
０であり、光電流Ｉpdが流れると電位Ｖ ０より降下し、
光電流Ｉpdが大きくなるほどこの下降は大きくなる。光
電流Ｉpd１、Ｉpd２が流れると、増幅器４の入力端１７
の電位は、図６（ｂ）に示すように、Ｉpd１よりＩpd２
のときのほうが電位Ｖ０からの下降が大きい。従って、
基準電圧Ｖrefは、図６（ｃ）に示すように、光電流Ｉp
dが流れないときは電位Ｖ ０＋オフセット電圧ＶＯＳで
あり、光電流Ｉpdが流れるときは、増幅器４の入力端１
７の電位の下降分だけ変動し、光電流Ｉpd１が流れたと
きの基準電圧Ｖref１より、Ｉpd２が流れたときの基準
電圧Ｖref２のほうが低くなる。この基準電圧Ｖrefは、
図６（ｄ）に示すように、光電流Ｉpd１が流れたときの
増幅器４の出力端１８の電位Ｖａ１より低くなるように
設定され、フォトダイオード３への光入力により光電流
Ｉpd１が流れたとき、比較器６がこの光入力を検出する
ことができる。そして、光電流Ｉpd２が流れたとき、Ｉ
pd２が小さい間は、基準電圧Ｖref２が電位Ｖ０より高
いが、Ｉpd２が大きくなってくると基準電圧Ｖref２が
電位Ｖ０より低くなってしまう。光入力が無くなると、
基準電圧Ｖrefは電位Ｖ０＋オフセット電圧ＶＯＳに戻
るが、発光素子への入力信号が高速化するほど遅延によ
り、すぐには戻らず、そのため、光入力が無くなってい
るにもかかわらず、比較器６が光入力を誤検出してしま
い、この状態で光入力が繰り返されると光入力がされつ
づけている状態と同様の動作となってしまい、発光素子
への入力信号に対応する所望の出力信号を受光ＩＣから
出力できない虞がある。同様に、図７に示す回路におい
ても、受光ＩＣの光入力に対する動作範囲を広く取ろう
とすると発光素子への入力信号に対応する所望の出力信
号を受光ＩＣから出力できない虞がある。これを回避し
ようとあらかじめ基準電圧回路７のオフセット電圧Ｖ
ＯＳを光電流Ｉpd２が大きくなったときに対応して高く
しておくと、今度は、フォトダイオード３の光入力が小
さくなり、光電流Ｉpdが、例えば、Ｉpd１になった場
合、増幅器４の出力端１８の電位Ｖａ１に対し、基準電
圧Ｖref１が常に上回り、比較器６は、光入力があるに
もかかわらず、光入力が無い動作となってしまい、発光
素子への入力信号に対応する所望の出力信号を受光ＩＣ
から出力できない虞がある。本発明は上記問題点に鑑
み、微小〜過大の広範囲光入力において比較器入力端の
閾値を、入力信号振幅に応じ比較器動作可能な範囲に追
尾させ、出力動作できるよう、光入力レベルの範囲拡大
改善をすることのできる光電流・電圧変換回路を提供す
ることを目的とする。
【００１６】
【課題を解決するための手段】本発明の光電流・電圧変
換回路は、受光素子により発生する光電流を電圧に変換
する複数増幅段からなる増幅器と、増幅器の出力を基準
電圧とで比較し２値信号を出力する比較器と、 基準電
圧として入力電圧を加勢側に一定値オフセットして出力
する基準電圧回路とを具備した光電流・電圧変換回路に
おいて、前記増幅器の所定奇数段目の出力点を前記基準
電圧回路の入力端に接続したことを特徴とする。また、
本発明の光電流・電圧変換回路は、ソース接地のＭＯＳ
トランジスタからなる増幅段を複数段で構成した増幅器
の入力端に受光素子により発生する光電流を入力して、
光電流を電圧変換し、変換された電圧を比較器で基準電
圧回路の基準電圧と比較して２値信号を出力する光電流
・電圧変換回路において、前記基準電圧回路は、入力端
が前記増幅器の所定奇数段目の出力端に接続され、この
出力端電位を加勢側に一定値オフセットさせることを特
徴とする。また、本発明の光電流・電圧変換回路は、受
光素子と、ソース接地のＭＯＳトランジスタと定電流源
とからなる直列回路のＭＯＳトランジスタのゲートを入
力端とするとともに直列接続点を出力端とする複数増幅
段が直流結合され、受光素子への光入力により発生する
光電流を電圧変換する増幅器と、増幅器の所定奇数段目
の出力端に入力端が接続され、この出力端電位を加勢側
に一定値オフセットさせた基準電圧を生成する基準電圧
回路と、増幅器の出力を基準電圧とで比較し２値信号を
出力する比較器とを備えている。
換回路は、受光素子により発生する光電流を電圧に変換
する複数増幅段からなる増幅器と、増幅器の出力を基準
電圧とで比較し２値信号を出力する比較器と、 基準電
圧として入力電圧を加勢側に一定値オフセットして出力
する基準電圧回路とを具備した光電流・電圧変換回路に
おいて、前記増幅器の所定奇数段目の出力点を前記基準
電圧回路の入力端に接続したことを特徴とする。また、
本発明の光電流・電圧変換回路は、ソース接地のＭＯＳ
トランジスタからなる増幅段を複数段で構成した増幅器
の入力端に受光素子により発生する光電流を入力して、
光電流を電圧変換し、変換された電圧を比較器で基準電
圧回路の基準電圧と比較して２値信号を出力する光電流
・電圧変換回路において、前記基準電圧回路は、入力端
が前記増幅器の所定奇数段目の出力端に接続され、この
出力端電位を加勢側に一定値オフセットさせることを特
徴とする。また、本発明の光電流・電圧変換回路は、受
光素子と、ソース接地のＭＯＳトランジスタと定電流源
とからなる直列回路のＭＯＳトランジスタのゲートを入
力端とするとともに直列接続点を出力端とする複数増幅
段が直流結合され、受光素子への光入力により発生する
光電流を電圧変換する増幅器と、増幅器の所定奇数段目
の出力端に入力端が接続され、この出力端電位を加勢側
に一定値オフセットさせた基準電圧を生成する基準電圧
回路と、増幅器の出力を基準電圧とで比較し２値信号を
出力する比較器とを備えている。
【００１７】
【発明の実施の形態】以下、本発明の第１実施例の受光
ＩＣについて図１を参照して説明する。尚、図５と同一
のものについては同一符号を付してその説明を省略す
る。図５に示す受光ＩＣと異なる点は、基準電圧回路７
の入力端が増幅器４の初段の出力端であるＭＯＳトラン
ジスタ１１のドレインと定電流源１２との接続点１９に
直流結合接続されている点である。
ＩＣについて図１を参照して説明する。尚、図５と同一
のものについては同一符号を付してその説明を省略す
る。図５に示す受光ＩＣと異なる点は、基準電圧回路７
の入力端が増幅器４の初段の出力端であるＭＯＳトラン
ジスタ１１のドレインと定電流源１２との接続点１９に
直流結合接続されている点である。
【００１８】上記構成の受光ＩＣの動作を説明する。フ
ォトダイオード３に光入力が無い場合は、図５の受光Ｉ
Ｃと同様に、増幅器４の接続点１９と出力端１８は同一
電位Ｖ０となる。増幅器４の接続点１９の電位Ｖ０が基
準電圧回路７に供給され、増幅器４の出力端１８の電位
Ｖａ＝Ｖ０が比較器６に出力されると、比較器６におい
て、基準電圧回路７からの基準電圧Ｖref＝電位Ｖ０＋
オフセット電圧ＶＯＳ（＞Ｖ０）と比較され、基準電圧
Ｖrefより低いので、図５の受光ＩＣと同様に、信号が
入っていないものとみなし、論理に応じたＬｏｗまたは
ｈｉｇｈのレベルの２値信号を出力する。
ォトダイオード３に光入力が無い場合は、図５の受光Ｉ
Ｃと同様に、増幅器４の接続点１９と出力端１８は同一
電位Ｖ０となる。増幅器４の接続点１９の電位Ｖ０が基
準電圧回路７に供給され、増幅器４の出力端１８の電位
Ｖａ＝Ｖ０が比較器６に出力されると、比較器６におい
て、基準電圧回路７からの基準電圧Ｖref＝電位Ｖ０＋
オフセット電圧ＶＯＳ（＞Ｖ０）と比較され、基準電圧
Ｖrefより低いので、図５の受光ＩＣと同様に、信号が
入っていないものとみなし、論理に応じたＬｏｗまたは
ｈｉｇｈのレベルの２値信号を出力する。
【００１９】フォトダイオード３が光入力されると、そ
の光量に応じた光電流Ｉpdが発生し、図５の受光ＩＣと
同様に、出力端１８の電位ＶａはＶａ＝Ｖ０＋Ｖｒとな
る。また、増幅器４の初段の出力端である接続点１９の
電位が電位Ｖ０より上昇し、この電位が基準電圧回路７
に供給される。光入力により２値信号が出力される光電
流Ｉpdの最小値をＩpd１とし、これより大きい光電流Ｉ
pdをＩpd２として、図２（ａ）に示すように、光電流Ｉ
pd１、Ｉpd２が流れると、増幅器４の出力端１８の電位
Ｖａは、図２（ｄ）に示すように、光電流Ｉpd１のとき
Ｖａ１、Ｉpd２のときＶａ２となる。基準電圧Ｖref
は、増幅器４の接続点１９の電位に基準電圧回路７の内
部で生成されるオフセット電圧ＶＯＳにより加勢する側
にオフセットした電位である。オフセット電圧ＶＯＳは
予め設計段階に設定された一定電圧である。一方、増幅
器４の接続点１９の電位は、光電流Ｉpdが流れないとき
は電位Ｖ０であり、光電流Ｉpdが流れると電位Ｖ０より
上昇し、光電流Ｉpdが大きくなるほどこの上昇は大きく
なる。光電流Ｉpd１、Ｉpd２が流れると、増幅器４の接
続点１９の電位は、図２（ｂ）に示すように、Ｉpd１よ
りＩpd２のときのほうが電位Ｖ０からの上昇が大きい。
従って、基準電圧Ｖrefは、図２（ｃ）に示すように、
光電流Ｉpdが流れないときは電位Ｖ０＋オフセット電圧
ＶＯＳであり、光電流Ｉpdが流れるときは、増幅器４の
接続点１９の電位の上昇分だけ変動し、光電流Ｉpd１が
流れたときの基準電圧Ｖref１より、Ｉpd２が流れたと
きの基準電圧Ｖref２のほうが高くなる。基準電圧Ｖref
１は、図２（ｄ）に示すように、光電流Ｉpd１が流れた
ときの増幅器４の出力端１８の電位Ｖａ１より低くなる
ように設定され、フォトダイオード３への光入力により
光電流Ｉpd１が流れたとき、この電位Ｖａ１が増幅器４
の出力端１８から比較器６へと出力されると、比較器６
において、基準電圧回路７からの基準電圧Ｖref１と比
較され、Ｖａ１＞Ｖref１であり、信号が入ったものと
みなし、前述の光入力が無い場合とは逆のレベルを出力
する。そして、光電流Ｉpd２が流れたとき、光電流Ｉpd
２の変動に応じて、増幅器４の接続点１９の電位も電位
Ｖ０より上で変動し、光電流Ｉpd２が増加すると、増幅
器４の接続点１９の電位も電位Ｖ０から上昇するので、
直流結合接続されている基準電圧回路７の入力端電位も
上昇し、それに追尾して基準電圧Ｖref２も上昇する。
この電位Ｖａが増幅器４の出力端１８から比較器６へと
出力されると、比較器６において、基準電圧回路７から
の基準電圧Ｖref２と比較され、Ｖａ２＞Ｖref２とな
り、信号が入ったものとみなし、前述の光入力が無い場
合とは逆のレベルを出力する。
の光量に応じた光電流Ｉpdが発生し、図５の受光ＩＣと
同様に、出力端１８の電位ＶａはＶａ＝Ｖ０＋Ｖｒとな
る。また、増幅器４の初段の出力端である接続点１９の
電位が電位Ｖ０より上昇し、この電位が基準電圧回路７
に供給される。光入力により２値信号が出力される光電
流Ｉpdの最小値をＩpd１とし、これより大きい光電流Ｉ
pdをＩpd２として、図２（ａ）に示すように、光電流Ｉ
pd１、Ｉpd２が流れると、増幅器４の出力端１８の電位
Ｖａは、図２（ｄ）に示すように、光電流Ｉpd１のとき
Ｖａ１、Ｉpd２のときＶａ２となる。基準電圧Ｖref
は、増幅器４の接続点１９の電位に基準電圧回路７の内
部で生成されるオフセット電圧ＶＯＳにより加勢する側
にオフセットした電位である。オフセット電圧ＶＯＳは
予め設計段階に設定された一定電圧である。一方、増幅
器４の接続点１９の電位は、光電流Ｉpdが流れないとき
は電位Ｖ０であり、光電流Ｉpdが流れると電位Ｖ０より
上昇し、光電流Ｉpdが大きくなるほどこの上昇は大きく
なる。光電流Ｉpd１、Ｉpd２が流れると、増幅器４の接
続点１９の電位は、図２（ｂ）に示すように、Ｉpd１よ
りＩpd２のときのほうが電位Ｖ０からの上昇が大きい。
従って、基準電圧Ｖrefは、図２（ｃ）に示すように、
光電流Ｉpdが流れないときは電位Ｖ０＋オフセット電圧
ＶＯＳであり、光電流Ｉpdが流れるときは、増幅器４の
接続点１９の電位の上昇分だけ変動し、光電流Ｉpd１が
流れたときの基準電圧Ｖref１より、Ｉpd２が流れたと
きの基準電圧Ｖref２のほうが高くなる。基準電圧Ｖref
１は、図２（ｄ）に示すように、光電流Ｉpd１が流れた
ときの増幅器４の出力端１８の電位Ｖａ１より低くなる
ように設定され、フォトダイオード３への光入力により
光電流Ｉpd１が流れたとき、この電位Ｖａ１が増幅器４
の出力端１８から比較器６へと出力されると、比較器６
において、基準電圧回路７からの基準電圧Ｖref１と比
較され、Ｖａ１＞Ｖref１であり、信号が入ったものと
みなし、前述の光入力が無い場合とは逆のレベルを出力
する。そして、光電流Ｉpd２が流れたとき、光電流Ｉpd
２の変動に応じて、増幅器４の接続点１９の電位も電位
Ｖ０より上で変動し、光電流Ｉpd２が増加すると、増幅
器４の接続点１９の電位も電位Ｖ０から上昇するので、
直流結合接続されている基準電圧回路７の入力端電位も
上昇し、それに追尾して基準電圧Ｖref２も上昇する。
この電位Ｖａが増幅器４の出力端１８から比較器６へと
出力されると、比較器６において、基準電圧回路７から
の基準電圧Ｖref２と比較され、Ｖａ２＞Ｖref２とな
り、信号が入ったものとみなし、前述の光入力が無い場
合とは逆のレベルを出力する。
【００２０】以上のように、光電流Ｉpd２が増加したと
き、電位Ｖ０より電位が上昇する増幅器４の接続点１
９、すなわち、奇数段である初段目のＭＯＳトランジス
タ１１のドレイン電位＝偶数段である第２段目のＭＯＳ
トランジスタ１３のゲート電位を基準電圧回路７に供給
するように構成したので、光量にかかわらず、基準電圧
Ｖrefは、常に電位Ｖ０＋オフセット電圧ＶＯＳより高
く設定され、基準電圧Ｖrefが被比較電圧である増幅器
４の出力端１８の電位Ｖａを外れることはないレベルに
維持され、比較器６が光入力を誤検出することはなく、
発光素子への入力信号に対応する所望の出力信号を受光
ＩＣから出力できる。従って、広範囲の光電流Ｉpdに対
して動作が可能であり、受光ＩＣの光入力に対する動作
範囲を改善することができる。尚、検出しようとする光
入力により変換される増幅器４の出力端１８の電位Ｖａ
より基準電圧Ｖrefが高くならない範囲であれば、増幅
段が５段以上の場合、奇数段目のＭＯＳＦＥＴのドレイ
ン電位を基準電圧回路７に供給すれば、第１段目でなく
てもよい。
き、電位Ｖ０より電位が上昇する増幅器４の接続点１
９、すなわち、奇数段である初段目のＭＯＳトランジス
タ１１のドレイン電位＝偶数段である第２段目のＭＯＳ
トランジスタ１３のゲート電位を基準電圧回路７に供給
するように構成したので、光量にかかわらず、基準電圧
Ｖrefは、常に電位Ｖ０＋オフセット電圧ＶＯＳより高
く設定され、基準電圧Ｖrefが被比較電圧である増幅器
４の出力端１８の電位Ｖａを外れることはないレベルに
維持され、比較器６が光入力を誤検出することはなく、
発光素子への入力信号に対応する所望の出力信号を受光
ＩＣから出力できる。従って、広範囲の光電流Ｉpdに対
して動作が可能であり、受光ＩＣの光入力に対する動作
範囲を改善することができる。尚、検出しようとする光
入力により変換される増幅器４の出力端１８の電位Ｖａ
より基準電圧Ｖrefが高くならない範囲であれば、増幅
段が５段以上の場合、奇数段目のＭＯＳＦＥＴのドレイ
ン電位を基準電圧回路７に供給すれば、第１段目でなく
てもよい。
【００２１】次に、本発明の第２実施例の受光ＩＣにつ
いて図３を参照して説明する。尚、図７と同一のものに
ついては同一符号を付してその説明を省略する。図７に
示す受光ＩＣと異なる点は、基準電圧回路２７の入力端
が増幅器２４の初段の出力端であるＭＯＳトランジスタ
３１のドレインと定電流源３２との接続点３９に直流結
合接続されている点である。動作および効果について
は、図１の受光ＩＣと同様であり、その説明を省略す
る。
いて図３を参照して説明する。尚、図７と同一のものに
ついては同一符号を付してその説明を省略する。図７に
示す受光ＩＣと異なる点は、基準電圧回路２７の入力端
が増幅器２４の初段の出力端であるＭＯＳトランジスタ
３１のドレインと定電流源３２との接続点３９に直流結
合接続されている点である。動作および効果について
は、図１の受光ＩＣと同様であり、その説明を省略す
る。
【００２２】尚、上記第１および第２実施例では、光電
流・電圧変換回路としての受光ＩＣをＩＣカプラに用い
ることで説明したが、これに限定されることなく、例え
ば、パソコン間通信等に用いられる赤外線通信（ＩｒＤ
Ａ）の受信側回路等、光信号をＬｏｗ、Ｈｉｇｈの２値
信号に変換する回路に広く用いることができる。
流・電圧変換回路としての受光ＩＣをＩＣカプラに用い
ることで説明したが、これに限定されることなく、例え
ば、パソコン間通信等に用いられる赤外線通信（ＩｒＤ
Ａ）の受信側回路等、光信号をＬｏｗ、Ｈｉｇｈの２値
信号に変換する回路に広く用いることができる。
【００２３】
【発明の効果】以上説明したように、本発明の光電流・
電圧変換回路によれば、受光素子により発生する光電流
を電圧に変換する増幅器が、複数の増幅段で構成される
場合において、奇数段目の増幅段の出力端を基準電圧回
路の入力端に直流接続して基準電圧回路から奇数段目の
増幅段の出力端電位を加勢側にオフセット電圧によりオ
フセットした基準電圧を比較器に出力して増幅器出力と
比較出力する構成としたので、微弱〜過大な光入力範囲
によっても被比較電圧と基準電圧との関係が適正に追従
し安定した比較動作ができ、光電流・電圧変換回路の光
入力に対する動作範囲を改善することができる。
電圧変換回路によれば、受光素子により発生する光電流
を電圧に変換する増幅器が、複数の増幅段で構成される
場合において、奇数段目の増幅段の出力端を基準電圧回
路の入力端に直流接続して基準電圧回路から奇数段目の
増幅段の出力端電位を加勢側にオフセット電圧によりオ
フセットした基準電圧を比較器に出力して増幅器出力と
比較出力する構成としたので、微弱〜過大な光入力範囲
によっても被比較電圧と基準電圧との関係が適正に追従
し安定した比較動作ができ、光電流・電圧変換回路の光
入力に対する動作範囲を改善することができる。
【図１】 本発明の第１実施例の受光ＩＣの回路図。
【図２】 図１に示す受光ＩＣの動作を説明する波形
図。
図。
【図３】 本発明の第２実施例の受光ＩＣの回路図。
【図４】 フォトカプラの基本構成を示す図。
【図５】 従来の受光ＩＣの回路図。
【図６】 図５に示す受光ＩＣの動作を説明する波形
図。
図。
【図７】 従来の受光ＩＣの他の例を示す回路図。
３、２３ フォトダイオード
４、２４ 増幅器
５、２５ 帰還抵抗
６、２６ 比較器
７、２７ 基準電圧回路
１１、１３、１５、 Ｎｃｈ型ＭＯＳトランジスタ
３１、３３、３５、 Ｐｃｈ型ＭＯＳトランジスタ
１２、１４、１６、 定電流源
３２、３４、３６、 定電流源
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J092 AA01 AA56 CA32 FA00 HA10
HA19 HA25 HA45 KA05 KA17
MA08 MA11 MA21 TA01 TA06
UL02
5J500 AA01 AA56 AC32 AF00 AH10
AH19 AH25 AH45 AK05 AK17
AM08 AM11 AM21 AT01 AT06
LU02
Claims (5)
- 【請求項１】受光素子により発生する光電流を電圧に変
換する複数増幅段からなる増幅器と、増幅器の出力電圧
を基準電圧とで比較し２値信号を出力する比較器と、基
準電圧として入力電圧を加勢側に一定電圧でオフセット
して出力する基準電圧回路とを具備した光電流・電圧変
換回路において、 前記増幅器の所定奇数段目の出力端を前記基準電圧回路
の入力端に接続したことを特徴とする光電流・電圧変換
回路。 - 【請求項２】ソース接地のＭＯＳトランジスタからなる
増幅段を複数段で構成した増幅器の入力端に受光素子に
より発生する光電流を入力して、光電流を電圧変換し、
変換された電圧を比較器で基準電圧回路の基準電圧と比
較して２値信号を出力する光電流・電圧変換回路におい
て、 前記基準電圧回路は、入力端が前記増幅器の所定奇数段
目の出力端に接続され、この出力端電位を加勢側に一定
値オフセットさせることを特徴とする光電流・電圧変換
回路。 - 【請求項３】前記各ＭＯＳトランジスタがＮｃｈ型であ
り、前記受光素子のアノード端子が接地され、カソード
端子が前記増幅器の入力端に接続されたことを特徴とす
る請求項２記載の光電流・電圧変換回路。 - 【請求項４】前記各ＭＯＳトランジスタがＰｃｈ型であ
り、前記受光素子のカソード端子が電源電圧に接続さ
れ、アノード端子が前記増幅器の入力端に接続されたこ
とを特徴とする請求項２記載の光電流・電圧変換回路。 - 【請求項５】受光素子と、ソース接地のＭＯＳトランジ
スタと定電流源とからなる直列回路のＭＯＳトランジス
タのゲートを入力端とするとともに直列接続点を出力端
とする複数増幅段が直流結合され、受光素子への光入力
により発生する光電流を電圧変換する増幅器と、増幅器
の所定奇数段目の出力端に入力端が接続され、この出力
端電位を加勢側に一定値オフセットさせた基準電圧を生
成する基準電圧回路と、増幅器の出力を基準電圧とで比
較し２値信号を出力する比較器とを備えた光電流・電圧
変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012485A JP2003218645A (ja) | 2002-01-22 | 2002-01-22 | 光電流・電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012485A JP2003218645A (ja) | 2002-01-22 | 2002-01-22 | 光電流・電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218645A true JP2003218645A (ja) | 2003-07-31 |
Family
ID=27649682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012485A Pending JP2003218645A (ja) | 2002-01-22 | 2002-01-22 | 光電流・電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859780B1 (ko) | 2006-06-28 | 2008-09-24 | 엔이씨 일렉트로닉스 가부시키가이샤 | 전류전압변환기 및 전류전압변환방법 |
| JP2013065941A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 受光回路 |
-
2002
- 2002-01-22 JP JP2002012485A patent/JP2003218645A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859780B1 (ko) | 2006-06-28 | 2008-09-24 | 엔이씨 일렉트로닉스 가부시키가이샤 | 전류전압변환기 및 전류전압변환방법 |
| JP2013065941A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 受光回路 |
| US8884208B2 (en) | 2011-09-15 | 2014-11-11 | Kabushiki Kaisha Toshiba | Light receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283034B2 (ja) | 非線形増幅器 | |
| US8129671B2 (en) | Power supply dependent optical receiver and amplifier and photocoupler using the same | |
| CN109861761B (zh) | 一种基于峰值采样的cmos高速光接收电路 | |
| JP5231118B2 (ja) | 受光アンプ回路 | |
| JP2003218645A (ja) | 光電流・電圧変換回路 | |
| JP2005072925A (ja) | 光電流・電圧変換回路 | |
| US20040164232A1 (en) | Photocurrent-to-binary signal conversion apparatus capable of suppressing waveform distortion | |
| JP2005072924A (ja) | 光電流・電圧変換回路 | |
| US8384055B2 (en) | Output circuit, light-receiver circuit using the same, and photocoupler | |
| KR100859780B1 (ko) | 전류전압변환기 및 전류전압변환방법 | |
| JP4079621B2 (ja) | 光電流・電圧変換回路 | |
| US6356065B1 (en) | Current-voltage converter with changeable threshold based on peak inputted current | |
| US11480464B2 (en) | Optical sensor | |
| US7129463B2 (en) | Photocurrent sensing circuit having stabilized feedback loop | |
| JP2003198279A (ja) | モニタ回路および光受信器 | |
| JP2004312486A (ja) | 光電流・電圧変換回路 | |
| JP2005217468A (ja) | 光電流・電圧変換回路 | |
| JP2010183345A (ja) | トランスインピーダンス増幅器及びアナログ／デジタル変換回路 | |
| US11391628B2 (en) | Optical receiving circuit | |
| JP2003198476A (ja) | 光結合装置 | |
| US8258452B2 (en) | Light receiving circuit | |
| JP4611255B2 (ja) | 半導体受光装置 | |
| JP2004363667A (ja) | 光電流・電圧変換回路 | |
| CN110568890A (zh) | 跨阻放大电路及通讯装置 | |
| JP2005210558A (ja) | 光電流・電圧変換回路 |