JP4611255B2

JP4611255B2 - 半導体受光装置

Info

Publication number: JP4611255B2
Application number: JP2006196035A
Authority: JP
Inventors: 昌文清水
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-07-18
Filing date: 2006-07-18
Publication date: 2011-01-12
Anticipated expiration: 2026-07-18
Also published as: JP2008028473A

Description

本発明は、半導体受光装置に関する。

近年、ＦＡ装置、表示装置、光通信に用いられる、フォトＩＣ（半導体受光装置）に関する技術の進展が著しい。

特に、フォトカプラ（光結合装置）にフォトＩＣが用いられる場合には、フォトＩＣに与えられる電源電圧の変動によって、フォトＩＣが誤検出すること（光信号としての被検出光が入力されていない状態にも関わらず、被検出光が入力されたものとフォトＩＣが誤って検出すること）を抑制することが強く望まれている。これとともに、十分なフォトダイオードの応答性を確保することも望まれている。

特許文献１には、フォトＩＣが誤検出することを抑制すること、フォトダイオードの応答性を確保することの二点に鑑みて、具体的な回路が提案されている。しかしながら、フォトＩＣが誤検出することを抑制することについても十分とは言えないことに加えて、複雑な回路構成を採用する必要がある。
特開２００４−１２０１４５

与えられる電源電圧の変動によって半導体受光装置（フォトＩＣ）が誤検出することを抑制することは困難であった。

本発明に係る半導体受光装置は、（１）第１及び第２電源端子に接続されるバイアス回路と、（２）前記第１及び第２電源端子に接続されるトランスインピーダンス回路と、（３）前記バイアス回路にカソードが接続され、前記トランスインピーダンス回路にアノードが接続されることで逆バイアス状態となるフォトダイオードと、（４）前記フォトダイオードと前記トランスインピーダンス回路との間の節点に一端が接続され、前記第２電源端子に他端が接続される緩衝容量部と、を備え、（４）前記緩衝容量部の容量の大きさは、前記フォトダイオードの空乏層から規定される寄生容量の大きさと実質的に等しく設定される。

本発明に係る半導体受光装置は、（１）第１及び第２電源端子に接続されるバイアス回路と、（２）前記第１及び第２電源端子に接続されるトランスインピーダンス回路と、（３）前記バイアス回路にカソードが接続され、前記トランスインピーダンス回路にアノードが接続されることで逆バイアス状態となるフォトダイオードと、（４）前記フォトダイオードと前記トランスインピーダンス回路との間の節点に一端が接続される緩衝容量部と、を備え、（５）前記緩衝容量部の容量の大きさは、前記第１及び第２電源端子から与えられる電源電圧の変動に伴って発生する前記緩衝容量部の充電電流又は放電電流の大きさが、前記第１及び第２電源端子から与えられる電源電圧の変動に伴って発生する前記フォトダイオードの空乏層から規定される寄生容量の充電電流又は放電電流の大きさと、実質的に等しくなるように設定される。

緩衝容量部の容量の大きさを、フォトダイオードの空乏層から規定される寄生容量の大きさを考慮して設定する。又は、緩衝容量部の容量の大きさを、緩衝容量部の充放電電流の大きさが、寄生容量の充放電電流の大きさと実質的に等しくなるように設定する。
これによって、第１及び第２電源端子から与えられる電源電圧が変動したとしても、放電電流又は充電電流がトランスインピーダンス回路に流れ込むことを抑制できる。結果として、半導体受光装置が誤検出することを抑制できる。

与えられる電源電圧の変動によって半導体受光装置（フォトＩＣ）が誤検出することを抑制できる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略するものとする。

〔第１の実施の形態〕
まず、図１にフォトカプラの一般的な構成を示す。フォトカプラ１００は、半導体受光装置（フォトＩＣ）１、半導体発光素子（ＬＥＤ）２、第１支持電極３、第２支持電極４、モールド部５を含む、一体形成型の光結合装置（フォトカプラ）である。

フォトＩＣ１はＬＥＤ２と対向して配置されており、ＬＥＤ２から出力される被検出光は、モールド部５を介して、フォトＩＣ１に入力される。フォトＩＣ１は、受光部（フォトダイオード）を有する。

フォトＩＣ１は、第１支持電極３に支持され、この第１支持電極３を介して、外部の電源と電気的に接続される。ＬＥＤ２は、第２支持電極４に支持され、この第２支持電極４を介して、外部の電源と電気的に接続される。第１支持電極３及び第２支持電極４は、モールド部５によって、互いに電気的に絶縁された状態で機械的に固定される。モールド部５は、フォトＩＣ１、ＬＥＤ２をパッケージするとともに、第１支持電極３、第２支持電極４を機械的に固定する。

次に、図２にフォトＩＣ１の回路図を示す。図２に示すように、フォトＩＣ１は、フォトダイオードＰＤ１、バイアス回路６、トランスインピーダンス回路７、緩衝容量部８、第１電源端子Ｐ１、第２電源端子Ｐ２、出力端子Ｐ３を備える。第１電源端子Ｐ１には、電源装置（不図示）から電源電位Ｖｃｃが与えられる。第２電源端子Ｐ２には、電源装置（不図示）から基準電位（接地電位）ＧＮＤが与えられる。出力端子Ｐ３の先には、他の回路素子（不図示）が接続される。

まず、図２に示された回路要素の接続関係について説明する。

バイアス回路６は、抵抗器Ｒ１１、ダイオードＤ１、Ｄ２を有する。抵抗器Ｒ１１の一端は、第１電源端子Ｐ１に接続され、その他端は、ダイオードＤ１のアノードに接続される。ダイオードＤ１のカソードは、ダイオードＤ２のアノードに接続される。ダイオードＤ２のカソードは、第２電源端子Ｐ２に接続される。すなわち、ダイオードＤ１、Ｄ２は、第１電源端子Ｐ１と第２電源端子Ｐ２との間で、順方向に直列接続される。

フォトダイオードＰＤ１は、バイアス回路６とトランスインピーダンス回路７との間にある。すなわち、フォトダイオードＰＤ１のカソードは、抵抗器Ｒ１１とダイオードＤ１との間の節点に接続される。また、フォトダイオードＰＤ１のアノードは、トランジスタＱ１のベース及び帰還抵抗Ｒ３に接続される。なお、フォトダイオードＰＤ１は、空乏層から規定される寄生容量Ｃ１を有する。寄生容量Ｃ１の一端は、抵抗器Ｒ１１とダイオードＤ１との間の節点に接続される。また、寄生容量Ｃ１の他端は、トランスインピーダンス回路７に含まれるトランジスタＱ１のベース及び帰還抵抗Ｒ３に接続される。

トランスインピーダンス回路７は、増幅器９と帰還抵抗Ｒ３とを有する。増幅器９は、ＮＰＮ型のバイポーラトランジスタＱ１、Ｑ２、抵抗器Ｒ１、Ｒ２を有する。トランジスタＱ１（初段トランジスタ）のベースは、フォトダイオードＰＤ１のアノードに接続される。トランジスタＱ１のコレクタは、抵抗器Ｒ１の一端に接続される。トランジスタＱ１のエミッタは、第２電源端子Ｐ２に接続される。抵抗器Ｒ１の他端は、第１電源端子Ｐ１に接続される。トランジスタＱ２のベースは、トランジスタＱ１と抵抗器Ｒ１との間の節点に接続される。トランジスタＱ２のコレクタは、第１電源端子Ｐ１に接続される。トランジスタＱ２のエミッタは、抵抗器Ｒ２の一端に接続される。抵抗器Ｒ２の他端は、第２電源端子Ｐ２に接続される。出力端子Ｐ３は、トランジスタＱ２と抵抗器Ｒ２との間の節点に接続される。

帰還抵抗Ｒ３は、増幅器９の入力端子（トランジスタＱ１のベース）と出力端子（トランジスタＱ２と抵抗器Ｒ２との間の節点）との間を接続する配線に設けられる。帰還抵抗Ｒ３の一端は、トランジスタＱ１とフォトダイオードＰＤ１のアノードとの間の節点に接続される。帰還抵抗Ｒ３の他端は、トランジスタＱ２と抵抗器Ｒ２との間の節点と出力端子Ｐ３との間の節点に接続される。

本実施形態においては、フォトダイオードＰＤ１と増幅器９との間に、緩衝容量部８を備える。ここでは、緩衝容量部８は、外部寄生容量Ｃ２（図３を用いて後述する）のみから構成される。外部寄生容量Ｃ２の一端は、フォトダイオードＰＤ１のアノードとトランジスタＱ１のベースとの間の節点Ｎ１に接続される。外部寄生容量Ｃ２の他端は、第２電源端子Ｐ２に接続される。

ここで、図３に示した断面図を用いて、フォトＩＣ１に係る半導体装置の一部分の断面構成について説明する。

図３に示すように、フォトＩＣ１は、基板部と配線部とを有する。基板部は、Ｐ型半導体基板２０、Ｎ型半導体層２１、Ｐ型半導体領域２２、Ｎ型コンタクト領域２３、Ｐ型分離領域２４を有する。配線部は、アノード電極２５、カソード電極２６、絶縁層２７、第１シールド電極２８、第２シールド電極２９を有する。

Ｎ型半導体層２１は、Ｐ型半導体基板２０にエピタキシャル成長技術を用いて形成される。Ｐ型半導体領域２２、Ｎ型コンタクト領域２３、Ｐ型分離領域２４は、通常の半導体プロセス技術（フォトマスクを用いて熱拡散等）によって、Ｎ型半導体層２１の内部に形成される。フォトダイオードＰＤ１は、Ｎ型半導体層２１とＰ型半導体領域２２とによって形成される。このとき、Ｎ型半導体層２１とＰ型半導体領域２２との接合面を跨いで所定の空間分布を有する空乏層が形成される。この空乏層は、フォトダイオードＤ１にバイアス電圧が与えられることで、その空間分布が広がる。寄生容量Ｃ１は、この空乏層に対応して形成される。

上述の基板部の形成後には、配線部の形成行う。通常の半導体プロセス技術によって、Ｐ型半導体領域２２上には、アノード電極２５が形成され、Ｎ型コンタクト領域２３上には、カソード電極２６が形成される。そして、この上に、絶縁層（酸化膜ＳｉＯ２、ＳｉＮ２等）２７を介して、第１シールド電極２８、第２シールド電極２９が形成される。第１シールド電極２８は、アルミニウム材料から構成される。第２シールド電極２９は、ポリシリコン又はＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）から構成される。第１シールド電極２８は、受光領域を除いた領域に形成される。第２シールド電極２９は、受光領域に形成される。このように構成することで、外来ノイズ等に起因して、フォトダイオードＰＤ１からノイズ電流が流れることが抑制される。また、フォトダイオードＰＤ１の十分な感度特性を確保できる。

図１に示したフォトカプラ１００の場合には、第１支持電極３と第２支持電極４とが対向して配置されているため、これによって、フォトカプラ１００内に、一種のコンデンサが形成されているとみなすことができる。第１支持電極３及び第２支持電極４には互いに異なる電位が与えられるから、このコンデンサ内に配置されるフォトダイオードＰＤ１は直接的にコンデンサの状態変化に起因する電界変動の影響を受ける。そして、フォトダイオードＰＤ１からノイズ電流が発生することを招いてしまう。

従って、上述のように、第１シールド電極２８に加えて、受光領域にも第２シールド電極２９を設けている。また、この際、フォトダイオードＰＤ１の感度特性を考慮して、受光領域には、所定波長の被検出光に対して透明な第２シールド電極２９を設け、所定波長の被検出光に対して不透明な第１シールド電極２８を設けている。

このような構成を採用した場合には、Ｐ型半導体領域２２（フォトダイオードＰＤ１を構成するシールド電極側の半導体領域）と第２シールド電極２９との間に、必然的に外部寄生容量Ｃ２が形成される。本実施の形態では、Ｐ型半導体領域２２と第２シールド電極２９との間にある絶縁層２７の層厚方向の厚みは、所定の厚みｔｈｉｃｋに設定される。すなわち、絶縁層２７の層厚方向の厚みを調整することによって、外部寄生容量Ｃ２の容量の大きさを所定の値に設定する。ここでは、外部寄生容量Ｃ２の容量の大きさが、寄生容量Ｃ１の容量の大きさと実質的に等しいように設定する。これによって、電源電圧が変動した場合にも、フォトＩＣ１が誤検出することを抑制できる（この点については後述する）。

再び、図２に戻り、フォトＩＣ１の動作について説明する。

上述のとおり、第１電源端子Ｐ１には、電源電位Ｖｃｃが与えられ、第２電源端子Ｐ２には、基準電位（接地電位）ＧＮＤが与えられる。これらの電源端子によって、フォトＩＣ１には電源電圧が与えられる。

このとき、フォトダイオードＰＤ１のカソードには、ダイオードＤ１とダイオードＤ２とに基づいて決定される電圧Ｖｄｉが与えられる。また、フォトダイオードＰＤ１のアノードには、トランジスタＱ１のベース−エミッタ間電圧Ｖｂｅが与えられる。ここでは、Ｖｄｉ：Ｖｂｅ＝２：１となるように設定されている。従って、フォトダイオードＰＤ１は、逆方向にバイアスされた状態となる。なお、以下の説明では、フォトダイオードＰＤ１のカソードに与えられる電圧を「カソード電圧」と呼び、フォトダイオードＰＤ１のアノードに与えられる電圧を「アノード電圧」と呼ぶ。

フォトダイオードＰＤ１に、被検出光が入射されると、この被検出光の強度に応じて光電流が発生する。この光電流は、フォトダイオードＰＤ１のアノードからトランスインピーダンス回路７に入力される。具体的には、光電流は、トランスインピーダンス回路７に含まれる帰還抵抗Ｒ３を流れ、帰還抵抗Ｒ３の両端に所定の電圧を発生させる。これによって、出力端子Ｐ３には、被検出光の強度を反映した出力電圧が現れる。

ここで、第１電源端子Ｐ１から与えられる電源電位Ｖｃｃが高くなった場合について、図２を参照しつつ、図４を用いて説明する。

図４に示すように、電源電圧が安定している場合には、カソード電圧及びアノード電圧も共に一定の値であり、フォトダイオードＰＤ１に与えられるバイアス電圧も一定である。電源電位Ｖｃｃが高くなった場合には、電圧Ｖｄｉが２（Ｖｍ）分だけ増加することに伴って、カソード電圧も２（Ｖｍ）分だけ増加する。また、電圧ＶｂｅがＶｍ分だけ増加することに伴って、アノード電圧もＶｍ分だけ増加する。そして、バイアス電圧は、Ｖｍ分だけ増加することになる。

このとき、寄生容量Ｃ１に節点Ｎ１の方向に充電電流Ｉ１が流れる。この充電電流Ｉ１が、トランスインピーダンス回路７に流れた場合、トランスインピーダンス回路７で電流電圧変換され、出力端子Ｐ３にて電圧出力として現れてしまう。結果として、フォトＩＣ１の誤検出の原因となる。

本実施の形態では、緩衝容量部８が、フォトダイオードＰＤ１とトランスインピーダンス回路７との間に設けられている。また、緩衝容量部８の容量の大きさは、寄生容量Ｃ１の容量の大きさと実質的に等しく設定されている。図４のように、電源電位Ｖｃｃが高くなった場合（電源電圧が増加した場合）には、アノード電圧が高くなるが、同時に緩衝容量部８に含まれる外部寄生容量Ｃ２の一端に与えられる電圧も高くなる。これは、フォトダイオードＰＤ１のアノードと外部寄生容量Ｃ２の一端とが、ともにトランジスタＱ１のベースに接続されているからである。外部寄生容量Ｃ２の一端に与えられる電圧が高くなると、外部寄生容量Ｃ２に向けて充電電流Ｉ２が流れ込む。ここでは、外部寄生容量Ｃ２の容量の大きさが、寄生容量Ｃ１の容量の大きさと実質的に等しく設定されていることによって、充電電流Ｉ１と充電電流Ｉ２の値を実質的に等しくすることができる。つまり、充電電流Ｉ１は、トランスインピーダンス回路７には流れず充電電流Ｉ２として流れる。これによって、フォトＩＣ１が誤検出することを抑制できる。

なお、ここでいう「実質的に等しい」とは、ある一定の幅を持っても良いことを意味し、厳密に等しいことは要しない。寄生容量Ｃ１の容量の値も、バイアス電圧の大きさによって変動するからである。また、緩衝容量部８の容量の大きさを、寄生容量Ｃ１の容量の大きさと実質的に等しく設定することは、寄生容量Ｃ１の充電電流の大きさと緩衝容量部８の充電電流の大きさを実質的に等しくすることでもある。

続いて、第１電源端子Ｐ１から与えられる電源電位Ｖｃｃが低くなった場合について、図５を参照しつつ、図６を用いて説明する。

図６に示すように、電源電圧が安定している場合には、カソード電圧及びアノード電圧も共に一定の値であり、フォトダイオードＰＤ１に与えられるバイアス電圧も一定である。電源電位Ｖｃｃが低くなった場合には、電圧Ｖｄｉが２（Ｖｍ）分だけ小さくなることに応じて、カソード電圧も２（Ｖｍ）分だけ小さくなる。また、電圧ＶｂｅがＶｍ分だけ小さくなることに伴って、アノード電圧もＶｍ分だけ小さくなる。そして、バイアス電圧は、Ｖｍ分だけ小さくなる。

アノード電圧が小さくなることと同時に、緩衝容量部８に含まれる外部寄生容量Ｃ２の一端に与えられる電圧も小さくなる。これによって、外部寄生容量Ｃ２から節点Ｎ１の方向に放電電流Ｉ３が流れる。放電電流Ｉ３が、トランスインピーダンス回路７に流れた場合、トランスインピーダンス回路７で電流電圧変換され、出力端子Ｐ３にて出力電圧が生じ、フォトＩＣ１の誤検出の原因となる。

電源電位Ｖｃｃが低くなった場合には、バイアス電圧もＶｍ分だけ小さくなる。これによって、寄生容量Ｃ１からバイアス回路６の方向に放電電流Ｉ４が流れる。
本実施の形態では、緩衝容量部８の容量の大きさは、寄生容量Ｃ１の容量の大きさと実質的に等しく設定されている。従って、外部寄生容量Ｃ２から発生する放電電流Ｉ３は、トランスインピーダンス回路７には流れず、放電電流Ｉ４として流れる。これによって、フォトＩＣ１が誤検出することを抑制できる。すなわち、電源電圧がどのように変動したとしても、フォトＩＣ１が誤動作することを抑制することができる。

〔第２の実施の形態〕
第２の実施の形態にかかるフォトＩＣ５０を図７に示す。第１の実施の形態と異なる点は、緩衝容量部８の構成である。すなわち、外部寄生容量Ｃ２のほかに、容量器Ｃ３を有する。容量器Ｃ３の一端は、フォトダイオードＰＤ１のアノードとトランジスタＱ１のベースとの間の節点Ｎ２に接続され、その他端は、第２電源端子Ｐ２に接続される。

本実施の形態では、外部寄生容量Ｃ２の容量の大きさと、容量器Ｃ３の容量の大きさの合計値が、寄生容量Ｃ１の容量の大きさと等しくなるように設定する。これによって、例えば、酸化膜堆積の時間を短縮させることができる。フォトダイオードＰＤ１の寄生容量Ｃ１の大きさが大きい場合に、特に有効である。

〔第３の実施の形態〕
第３の実施の形態にかかるフォトＩＣ６０を図８に示す。第２の実施の形態と異なる点は、フォトダイオードＰＤ１のカソードと第２電源端子Ｐ２との間にあるダイオードの個数（直列数）を増加させた点、フォトダイオードＰＤ１のアノードと第２電源端子Ｐ２との間にあるダイオードの個数（直列数）を増加させた点である。

フォトダイオードＰＤ１のカソードと第２電源端子Ｐ２との間にダイオードＤ３、Ｄ４が追加され、また、フォトダイオードＰＤ１のアノードと第２電源端子Ｐ２との間にダイオードＤ５が追加される。これによって、フォトダイオードＰＤ１に与えられるバイアス電圧は、第２の実施の形態の場合と比べて２倍となる。従って、寄生容量Ｃ１の値をより小さくすることができ、フォトダイオードＰＤ１の応答性を高めることができる。

フォトダイオードＰＤ１のカソードと第２電源端子Ｐ２との間にあるダイオードの個数ＮＵＭ１とし、フォトダイオードＰＤ１のアノードと第２電源端子Ｐ２との間にあるダイオードの個数をＮＵＭ２とした場合、上述の第１〜第３の実施の形態のいずれの場合においても、ＮＵＭ１：ＮＵＭ２＝２：１となる。これによって、簡易にフォトダイオードＰＤ１に所望のバイアスを与えることができる。なお、この条件式に従って、それぞれのダイオードの個数を増加させてもよい。
また、ＮＵＭ２に数えられるダイオードとして、増幅器９に含まれるトランジスタＱ１のベース−エミッタで構成されるダイオードを用いることで、回路構成をより簡素化できる。

本発明は、上述の実施の形態に限られない。フォトＩＣ１に含まれるフォトダイオードＰＤ１と、他の周辺回路（例えば、トランスインピーダンス回路７）とは、必ずしもモノリシックに構成させる必要はない。このフォトＩＣは、フォトカプラ以外の用途にも適用することは可能である。バイアス回路６とトランスインピーダンス回路７の構成は、如何様にも構成できる。被検出光がフォトダイオードの空乏層に入射されることが確保されれば、どの方向から被検出光が入射しても構わない。

フォトカプラの一般的な構成を説明するための概略図である。第１の実施の形態にかかるフォトＩＣの概略的な回路図である。フォトダイオードＰＤ１の構成を説明するための断面図である。フォトＩＣの回路の動作を説明するための参考図である。第１の実施の形態にかかるフォトＩＣの概略的な回路図である。フォトＩＣの回路の動作を説明するための参考図である。第２の実施の形態にかかるフォトＩＣの概略的な回路図である。第３の実施の形態にかかるフォトＩＣの概略的な回路図である。

符号の説明

Ｐ１、Ｐ２電源端子
Ｐ３出力端子
ＰＤ１フォトダイオード
６バイアス回路
７トランスインピーダンス回路
８緩衝容量部
９増幅器
Ｒ３帰還抵抗
Ｃ１寄生容量
Ｃ２外部寄生容量
Ｄ１〜Ｄ５ダイオード
Ｎ１、Ｎ２節点
Ｒ１、Ｒ２、Ｒ１１抵抗器
Ｑ１、Ｑ２トランジスタ

Claims

第１及び第２電源端子に接続されるバイアス回路と、
前記第１及び第２電源端子に接続されるトランスインピーダンス回路と、
前記バイアス回路にカソードが接続され、前記トランスインピーダンス回路にアノードが接続されることで逆バイアス状態となるフォトダイオードと、
前記フォトダイオードと前記トランスインピーダンス回路との間の節点に一端が接続され、前記第２電源端子に他端が接続される緩衝容量部と、を備え、
前記緩衝容量部の容量の大きさは、前記フォトダイオードの空乏層から規定される寄生容量の大きさと実質的に等しく設定される、半導体受光装置。
第１及び第２電源端子に接続されるバイアス回路と、
前記第１及び第２電源端子に接続されるトランスインピーダンス回路と、
前記バイアス回路にカソードが接続され、前記トランスインピーダンス回路にアノードが接続されることで逆バイアス状態となるフォトダイオードと、
前記フォトダイオードと前記トランスインピーダンス回路との間の節点に一端が接続される緩衝容量部と、を備え、
前記緩衝容量部の容量の大きさは、前記第１及び第２電源端子から与えられる電源電圧の変動に伴って発生する前記緩衝容量部の充電電流又は放電電流の大きさが、前記第１及び第２電源端子から与えられる電源電圧の変動に伴って発生する前記フォトダイオードの空乏層から規定される寄生容量の充電電流又は放電電流の大きさと、実質的に等しくなるように設定される、半導体受光装置。
前記緩衝容量部は、前記フォトダイオードの受光領域に対応して形成されるシールド電極と前記フォトダイオードを構成する前記シールド電極側の半導体領域とから形成される外部寄生容量を、少なくとも含んで構成されることを特徴とする請求項１又は請求項２記載の半導体受光装置。
前記緩衝容量部は、前記外部寄生容量のほか、前記フォトダイオードと前記トランスインピーダンス回路との間の節点に一端が接続されるとともに、前記第２電源端子に他端が接続される容量器を含んで構成されることを特徴とする請求項３記載の半導体受光装置。
前記フォトダイオードの前記カソードと前記第２電源端子との間には、前記バイアス回路に含まれる直列接続された２個以上のダイオードがあり、前記フォトダイオードの前記アノードと前記第２電源端子との間には、１個のダイオード又は直列接続された２個以上のダイオードがあり、
前記フォトダイオードの前記カソードと前記第２電源端子との間にあるダイオードの個数は、前記フォトダイオードの前記アノードと前記第２電源端子との間にあるダイオードの個数の２倍であることを特徴とする請求項１記載の半導体受光装置。
前記フォトダイオードの前記アノードと前記第２電源端子との間にある１個以上の前記ダイオードは、前記トランスインピーダンス回路に含まれる初段トランジスタのベース−エミッタで構成されるダイオードを含んで構成されることを特徴とする請求項５記載の半導体受光装置。
請求項１又は請求項２記載の半導体受光装置と、
少なくとも一つの発光部を含み、前記半導体受光装置と光学的に連絡可能に配置される発光装置と、
前記半導体受光装置を支持するとともに前記半導体受光装置に電気的接続を与える第１電極と、
前記発光装置を支持するとともに前記発光装置に電気的接続を与える第２電極と、を備え、
前記第１電極及び前記第２電極は、互いに電気的に絶縁された状態で対向して配置される部分を有することを特徴とする光結合装置。