JP2010028775A

JP2010028775A - 受光アンプ回路

Info

Publication number: JP2010028775A
Application number: JP2008191330A
Authority: JP
Inventors: Akifumi Shimizu; 昌文清水
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2008-07-24
Filing date: 2008-07-24
Publication date: 2010-02-04
Anticipated expiration: 2028-07-24
Also published as: US20100019131A1; US8227739B2; JP5231118B2

Abstract

【課題】高速化と高出力化の両立した受光アンプ回路が求められている。
【解決手段】本発明は、受光信号を光電変換し、その光電流に応じて出力トランジスタのオンもしくはオフ状態を制御する受光アンプ回路であって、前記出力トランジスタの制御端子に接続され、前記光電流に応じて、前記出力トランジスタのオンもしくはオフ状態を制御する第１の制御回路と、前記出力トランジスタの制御端子と接地電圧端子との間に接続され、前記出力トランジスタがオフする場合、前記出力トランジスタの制御端子と前記接地電圧端子を導通することで前記出力トランジスタの制御端子の放電を行うスイッチと、を有する受光アンプ回路である。
【選択図】図１

Description

本発明は、受光アンプ回路に関するものである。

図３に公知技術として、特許文献１の受光アンプ回路１の回路図を示す。図３に示すように、受光アンプ回路１は、フォトダイオードＰＤ１と、増幅器２、３と、帰還抵抗Ｒ１〜Ｒ４とを有する。増幅器２は入力、出力間に帰還抵抗Ｒ１が接続される。フォトダイオードＰＤ１は、電源電圧端子Ｖｃｃと増幅器２の入力間に接続される。帰還抵抗Ｒ２は、増幅器２の出力と増幅器３の入力間に接続される。増幅器３は入力、出力間に直列接続された帰還抵抗Ｒ３、Ｒ４が接続される。出力端子Ｖｏｕｔ１が増幅器３の出力に接続される。

受光アンプ回路１は、帰還抵抗Ｒ１と増幅器２によりフォトダイオードＰＤ１の出力電流である光電流Ｉｐｄを電圧に変換する。更に、受光アンプ回路１は、増幅器３と帰還抵抗Ｒ２〜Ｒ４により、この出力された電圧を（Ｒ３＋Ｒ４）／Ｒ２の増幅率で増幅し、出力端子Ｖｏｕｔに出力する。なお、便宜上、上記符号「Ｖｃｃ」「Ｖｏｕｔ１」は、それぞれ端子名を示すと同時に、電源電圧、出力電圧を示すものとする。また、符号「Ｒ１」〜「Ｒ４」は、抵抗素子名を示すと同時に、それらの抵抗値を示すものとする。以後、同様に本明細書に記載される端子及び抵抗素子の符号は、同時にその端子の電圧及び抵抗値を示すものとする。

上記受光アンプ回路１は、主にＣＤ、ＤＶＤ等のストレージ分野のピックアップに用いられる受光ＩＣ用のものである。この受光アンプ回路１をフォトカプラとして用いる場合、次段の素子のドライブ能力も要求されため、出力端子Ｖｏｕｔにオープンコレクタ出力のトランジスタのベースを接続する。これにより、ドライブ能力の向上を図ることができる。

このような回路構成をフォトカプラ１０として、図４に回路構成の一例を示す。図４に示すように、フォトカプラ１０は、発光ダイオードＬＥＤ１と、受光アンプ回路１と、抵抗Ｒ６と、ＮＰＮトランジスタＱ１とを有する。受光アンプ回路１は、上述したものと同じ構成である。但し、抵抗Ｒ３とＲ４は抵抗Ｒ５として省略している。また、出力端子Ｖｏｕｔ１をノードＦとする。発光ダイオードＬＥＤ１は、信号入力端子Ｓｉｎ１、Ｓｉｎ２間に接続される。抵抗Ｒ６は一方をノードＦに接続される。ＮＰＮトランジスタＱ１は、ベースが抵抗Ｒ６の他方、コレクタが出力端子Ｖｏｕｔ２、エミッタが接地電圧端子ＧＮＤに接続される。また、ＮＰＮトランジスタＱ１は、オープンコレクタ構成となっている。よって、電源電圧Ｖｃｃと出力端子Ｖｏｕｔ２間にプルアップ抵抗Ｒ７が接続される。上記のような構成の回路がフォトカプラ１０として同一パッケージに封入される。

フォトカプラ１０の動作としては、以下のようになる。まず、１次側の発光ダイオードＬＥＤ１に電気信号が入力され発光ダイオードＬＥＤ１が発光する。その光を２次側の受光アンプ回路１のフォトダイオードＰＤ１が受光し、光電流Ｉｐｄを発生させる。受光アンプ回路１の動作は上述しているので省略する。ＮＰＮトランジスタＱ１は、受光アンプ回路１の出力であるノードＦの電位に応じて駆動される。

発光ダイオードＬＥＤ１に信号が入力されると、受光アンプ回路１の出力であるノードＦの電位レベルはハイになる。このため、ノードＦと抵抗Ｒ６を介して接続されるＮＰＮトランジスタＱ１がオン状態となる。よって、出力端子Ｖｏｕｔ２の電位レベルがロウになる。

逆に、発光ダイオードＬＥＤ１に信号が入力されないと、受光アンプ回路１の出力であるノードＡの電位レベルはロウなる。このため、ノードＦと抵抗Ｒ６を介して接続されるＮＰＮトランジスタＱ１がオフ状態となる。よって、出力端子Ｖｏｕｔ２の電位レベルがハイになる。このような動作を繰り返すことで、１次側に入力される信号が２次側の出力端子Ｖｏｕｔ２に伝達されることになる。なお、１次側と２次側は、信号を光を介して伝達しているため、フォトカプラ１０内で電気的に絶縁されている。

ここで、一般的な増幅器３の回路構成を図５に示す。図５に示すように、増幅器３は、ＮＰＮトランジスタＱ２、Ｑ３と、抵抗Ｒ８、Ｒ９とを有する。抵抗Ｒ８とＮＰＮトランジスタＱ２は、電源電圧端子Ｖｃｃと接地電圧端子ＧＮＤ間に直列に接続される。ＮＰＮトランジスタＱ２のベースは増幅器３の入力に該等する。ＮＰＮトランジスタＱ３と抵抗Ｒ９は、電源電圧端子Ｖｃｃと接地電圧端子ＧＮＤ間に直列に接続される。ＮＰＮトランジスタＱ３のベースは抵抗Ｒ８とＮＰＮトランジスタＱ２の中間ノードに接続される。ＮＰＮトランジスタＱ３と抵抗Ｒ９の中間ノードは増幅器３の出力に該等する。よって、ＮＰＮトランジスタＱ３はエミッタフォロワ構成となっている。なお、増幅器３の動作等は公知であるため、省略する。
特開平１１−４１０３６号公報

図４のフォトカプラ１０では、出力電圧Ｖｏｕｔ２がロウレベル、もしくは、ハイレベルの場合以下のような動作となる。まず、出力電圧Ｖｏｕｔ２がロウレベルの場合、増幅器３のオン状態のＮＰＮトランジスタＱ３からのエミッタ電流が抵抗Ｒ６を経由して、出力トランジスタであるＮＰＮトランジスタＱ１のベースに流れる。よって、ＮＰＮトランジスタＱ１がオンとなる。逆に、出力電圧Ｖｏｕｔ２がハイレベルの場合、つまり、ＮＰＮトランジスタＱ１がオフしている場合、ＮＰＮトランジスタＱ３がオフ状態であり、ＮＰＮトランジスタＱ３のエミッタ電流が流れない。このとき、ＮＰＮトランジスタＱ１のベースはロウレベルとなっているが、これはＮＰＮトランジスタＱ１のベースの電荷を抵抗Ｒ６、Ｒ９を介して放電させることで実現している。

ここで、近年、フォトカプラへの要求として、高速化と高出力化が求められている。この高出力化のためには、出力トランジスタであるＮＰＮトランジスタＱ１のサイズを大きくしなければならない。しかし、ＮＰＮトランジスタＱ１のサイズを大きくなると、ＮＰＮトランジスタＱ１をオフ状態にする場合のベースの放電電荷も増加する。このため、上述したような抵抗Ｒ６、Ｒ９を介して放電させるだけでは、フォトカプラの高速化への要求に対応できない。よって、フォトカプラの高速化と高出力化は背反した関係となっている。

本発明は、受光信号を光電変換し、その光電流に応じて出力トランジスタのオンもしくはオフ状態を制御する受光アンプ回路であって、前記出力トランジスタの制御端子に接続され、前記光電流に応じて、前記出力トランジスタのオンもしくはオフ状態を制御する第１の制御回路と、前記出力トランジスタの制御端子と接地電圧端子との間に接続され、前記出力トランジスタがオフする場合、前記出力トランジスタの制御端子と前記接地電圧端子を導通することで前記出力トランジスタの制御端子の放電を行うスイッチと、を有する受光アンプ回路である。

本発明の受光アンプ回路では、出力トランジスタがオン状態からオフ状態に変わるときに、出力トランジスタの制御端子と接地電圧端子が接続され放電が急速に行われる。このため、出力トランジスタの大型化しても、オン状態からオフ状態に変わる速度の低下を防ぐことができる。

本発明によれば、受光アンプ回路の高速化と高出力化を同時に達成することができる。

発明の実施の形態
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明をフォトカプラの受光アンプ回路に適用したものである。図１に本実施の形態にかかるフォトカプラＣＯＰＬ１の構成を示す。フォトカプラＣＯＰＬ１は、発光素子ＬＥＤ１０１と受光アンプ回路１００とを有する。発光素子ＬＥＤ１０１と受光アンプ回路１００は、同一パッケージに封入されている。

発光素子ＬＥＤ１０１は、発光ダイオード等からなり、信号入力端子Ｓｉｎ１、Ｓｉｎ２との間に接続される。発光素子ＬＥＤ１０１は、信号入力端子Ｓｉｎ１、Ｓｉｎ２に入力される電気信号に応じて発光し、後述する受光アンプ回路１００の受光素子ＰＤ１０１にデータを送信する。

受光アンプ回路１００は、発光素子ＬＥＤ１０１からの光を受光し、光電変換して再び電気信号として出力する。図１に示すように、受光アンプ回路１００は、受光素子ＰＤ１０１と、増幅器１１０、１２０と、抵抗素子Ｒ１０１〜Ｒ１０５と、ＮＰＮトランジスタＱ１０１、Ｑ１０２とを有する。

受光素子ＰＤ１０１は、フォトダイオードもしくはフォトトランジスタ等の光電変換素子から構成される。受光素子ＰＤ１０１は、発光素子ＬＥＤ１０１からの光を受光すると光電流Ｉｐｄを出力する。受光素子ＰＤ１０１は、電源電圧端子ＶｃｃとノードＡ間に接続される。光電流Ｉｐｄは、ノードＡ側に出力される。

増幅器１１０は、入力がノードＡ、出力がノードＢに接続される。抵抗素子Ｒ１０１は、一端がノードＡ、他端がノードＢに接続される。抵抗素子Ｒ１０１は増幅器１１０に対する帰還抵抗である。これら増幅器１１０と抵抗素子Ｒ１０１は、受光素子ＰＤ１０１からの光電流Ｉｐｄを電圧に変換する電流電圧変換回路として機能する。なお、増幅器１１０の回路構成は、後述する増幅器１２０と同様な構成となっているものとする。

抵抗素子Ｒ１０２は、一端がノードＢ、他端がノードＣに接続される。増幅器１２０は、入力がノードＣ、出力がノードＤに接続される。抵抗素子Ｒ１０３は、一端がノードＣ、他端がノードＤに接続される。抵抗素子Ｒ１０２、Ｒ１０３と増幅器１２０により、ノードＢの電位を増幅する。この増幅率は、Ｒ１０３／Ｒ１０２となる。

増幅器１２０は、図１に示すように、ＮＰＮトランジスタＱ１０３、Ｑ１０４と、抵抗素子Ｒ１０６、Ｒ１０７とを有する。抵抗素子Ｒ１０６とＮＰＮトランジスタＱ１０３は、電源電圧端子Ｖｃｃと接地電圧端子ＧＮＤ間に順に直列接続される。増幅器１２０の入力であるＮＰＮトランジスタＱ１０３のベースはノードＣに接続される。ＮＰＮトランジスタＱ１０４と抵抗素子Ｒ１０７は、電源電圧端子Ｖｃｃと接地電圧端子ＧＮＤ間に順に直列接続される。ＮＰＮトランジスタＱ１０４のベースは抵抗素子Ｒ１０６とＮＰＮトランジスタＱ１０３の中間ノードに接続される。増幅器１２０の出力であるＮＰＮトランジスタＱ１０４と抵抗素子Ｒ１０７の中間ノードはノードＤに接続される。なお、ＮＰＮトランジスタＱ１０４は、図１からもわかるように、エミッタフォロワ構成となっている。

抵抗素子Ｒ１０４は、一端がノードＤ、他端がノードＥに接続される。出力トランジスタであるＮＰＮトランジスタＱ１０１は、コレクタが出力端子Ｖｏｕｔ、エミッタが接地電圧端子ＧＮＤ、ベースがノードＥに接続される。抵抗素子Ｒ１０５は一端がノードＢ、他端がＮＰＮトランジスタＱ１０２のベースに接続される。ＮＰＮトランジスタＱ１０２は、コレクタがノードＥ、エミッタが接地電圧端子ＧＮＤ、ベースが抵抗素子Ｒ１０５の他端に接続される。ここで、ＮＰＮトランジスタＱ１０１は、コレクタがオープン出力する、オープンコレクタ構成となっている。よって、出力端子Ｖｏｕｔは、プルアップ抵抗素子Ｒ１０８を介して電源電圧端子Ｖｃｃに接続される。なお、出力端子Ｖｏｕｔは、フォトカプラＣＯＰＬ１と受光アンプ回路１００の共通出力端子となっている。

なお、増幅器１１０は増幅器１２０のオンまたはオフ状態を制御する制御回路、増幅器１２０は増幅器１１０の出力に応じてＮＰＮトランジスタＱ１０１のオンまたはオフ状態を制御する制御回路であるとも言える。また、増幅器１１０と増幅器１２０とで、受光素子ＰＤ１０１からの光電流Ｉｐｄに応じてＮＰＮトランジスタＱ１０１をオンまたはオフ状態を制御する制御回路を構成しているとも言える。
上記フォトカプラＣＯＰＬ１の受光アンプ回路１００の動作について図面を参照しながら詳細に説明する。図２に受光アンプ回路１００の動作の波形を示す。図２には、ノードＢ、Ｄ、出力端子Ｖｏｕｔの電位、及び、光電流Ｉｐｄ、抵抗素子Ｒ１０４、Ｒ１０７を流れる電流Ｉｒ、ＮＰＮトランジスタＱ１０２を流れる電流Ｉｑの動作波形を示している。

ここで、時刻ｔ１以前は、受光素子ＰＤ１０１は、発光素子ＬＥＤ１０１からの光を受光し、光電流ＩｐｄをノードＡ側に出力している。以後、この状態を光電流波形がハイレベルの場合と称す。逆に。受光素子ＰＤ１０１が、発光素子ＬＥＤ１０１からの光を受光せず、光電流Ｉｐｄをほぼ出力しない状態を光電流波形がロウレベルの場合と称す。

時刻ｔ１以前の光電流波形がハイレベルの場合、増幅器１１０と抵抗素子Ｒ１０１による電流電圧変換回路の出力であるノードＢの電位はロウレベルとなる。このため、増幅器１２０の出力であるノードＤの電位はハイレベルとなる。更に、ノードＢの電位はロウレベルであるため、ＮＰＮトランジスタＱ１０２はオフ状態となっている。また、ノードＤの電位はハイレベル、つまり、増幅器１２０のＮＰＮトランジスタＱ１０４がオン状態となっているため、エミッタ電流が抵抗Ｒ１０４を経由して、出力トランジスタであるトランジスタＱ１０１のベースに流れる。よって、トランジスタＱ１０１がオン状態となる。このため、出力端子Ｖｏｕｔと接地電圧端子ＧＮＤが導通し、出力電圧Ｖｏｕｔが接地電圧ＧＮＤになる。

次に、時刻ｔ１に光電流Ｉｐｄが電流値ΔＩｐｄ減少し、光電流波形がハイレベルからロウレベルとなる。この場合、増幅器１１０と抵抗素子Ｒ１０１による電流電圧変換回路の出力であるノードＢの電位が、ロウレベルからハイレベルとなる。そのノードＢの電位はΔＩｐｄ×Ｒ１０１分の電位差で上昇する。更に、増幅器１２０の出力であるノードＤの電位はハイレベルからロウレベルとなる。そのノードＤの電位は、ΔＩｐｄ×Ｒ１０１分の電位差が（Ｒ１０３／Ｒ１０２）倍されて低下するため、ΔＩｐｄ×Ｒ１０１×（Ｒ１０３／Ｒ１０２）分下がる。

このように、ノードＤ電位が低下することにより、ＮＰＮトランジスタＱ１０１のベース電位も低下する。よって、ＮＰＮトランジスタＱ１０１がカットオフし、接地電圧端子ＧＮＤと出力端子Ｖｏｕｔが遮断される。このため、出力端子Ｖｏｕｔの電位がハイレベルに上昇、つまり、出力電圧Ｖｏｕｔが電源電圧Ｖｃｃとなる。

また、上記動作と同時に、ノードＢがハイレベルとなっていることから、ＮＰＮトランジスタＱ１０２がオン状態とる。このため、ノードＥと接地電圧端子ＧＮＤが導通し、ＮＰＮトランジスタＱ１０２に電流Ｉｑが流れる。このため、ＮＰＮトランジスタＱ１０１のベースの電荷が、ＮＰＮトランジスタＱ１０２を経由して放電される。更に、抵抗素子Ｒ１０４とＲ１０７を経由して流れる電流ＩｒによってもＮＰＮトランジスタＱ１０１のベースの電荷が放電される。この電流ＩｑとＩｒによるＮＰＮトランジスタＱ１０１のベースの電荷の放電により、ＮＰＮトランジスタＱ１０１は高速にオフ状態となることができる。このときの放電期間をＴ１とする。なお、抵抗素子Ｒ１０５は、ＮＰＮトランジスタＱ１０２が強飽和してオンからオフ状態になるのが遅れ、それによりＮＰＮトランジスタＱ１０１がオンとなるのが遅れるのを防止する働きをもつ。

以上のように、本実施の形態の受光アンプ回路１００は、出力トランジスタであるＮＰＮトランジスタＱ１０１のベースと接地電圧端子ＧＮＤ間にＮＰＮトランジスタＱ１０２を接続している。このＮＰＮトランジスタＱ１０２を、ＮＰＮトランジスタＱ１０１がオフするときに、オン状態とし、ＮＰＮトランジスタＱ１０１のベースの電荷を能動的に放電させる。また、ＮＰＮトランジスタＱ１０１のベースの電荷は、抵抗素子Ｒ１０４とＲ１０７経由でも放電させている。

図４に示した従来の回路構成では、出力トランジスタのＮＰＮトランジスタＱ１のベースの電荷は、抵抗Ｒ６、Ｒ９を経由した電流で放電させている。このため、ＮＰＮトランジスタＱ１のベースの電荷の放電期間は、そのベース容量と抵抗値Ｒ６、Ｒ９で決まる時定数に応じて変わる。よって、ＮＰＮトランジスタＱ１のサイズが大きくなるほど、そのベース容量が大きくなり、放電期間も長くなる。ここで、本実施の形態の受光アンプ回路１００と比較するため、ベース電荷放電用のトランジスタを有さない従来の回路構成の出力電圧と抵抗素子経由の放電電流を図２の鎖線で示すＶ１０、Ｉ１０として記載する。また、その放電期間を期間Ｔ２として図２に記載する。

一方、上述したように本実施の形態の受光アンプ回路１００は、ＮＰＮトランジスタＱ１０２、及び、抵抗素子Ｒ１０４、Ｒ１０７を流れる電流Ｉｑ、ＩｒによりＮＰＮトランジスタＱ１０１のベースの電荷が放電される。このため、ベースの電荷の放電速度が速まり、期間Ｔ２に比べて短い期間Ｔ１で放電を完了させることができる。よって、出力トランジスタであるＮＰＮトランジスタＱ１０１のサイズが大きくなっても、ＮＰＮトランジスタＱ１０１のオフ動作が高速化できる。これは、結果的に、フォトカプラＣＯＰＬ１の高出力化を実現しつつ、高速化も同時に可能としている。よって、従来でのフォトカプラの高出力化と高速化が背反する問題を解決することができる。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施の形態ではＮＰＮトランジスタＱ１０１〜Ｑ１０４を用いた回路で説明を行なったが、ＮＰＮトランジスタではなく、ＰＮＰトランジスタを用いて実現してもよい。但し、この場合、出力トランジスタのベースの電荷の放電を強化するのではなく、出力トランジスタのベースの充電を強化するように回路構成を変更する。よって、この場合、出力端子である出力トランジスタのコレクタが接地電位側と接続され、ベースと電源電圧ＶＤＤ間に、ベース充電用のＰＮＰトランジスタ（ＮＰＮトランジスタＱ１０２に相当）が接続される構成となる。また、出力トランジスタのベース電荷の放電をバイポーラトランジスタのＮＰＮトランジスタＱ１０２ではなく、ＭＯＳトランジスタや他の構成のスイッチにより行うようにしてもよい。

実施の形態にかかる受光アンプ回路を含むフォトカプラの構成の一例である。実施の形態にかかる受光アンプ回路の動作波形図である。従来の回路の構成である。従来のフォトカプラの構成である。一般的な増幅器の回路の構成である。

符号の説明

１００受光アンプ回路
１１０、１２０増幅器
ＬＥＤ１０１発光素子
ＰＤ１０１受光素子
Ｒ１０１〜Ｒ１０８抵抗素子
Ｑ１０１〜Ｑ１０４ＮＰＮトランジスタ
ＣＯＰＬ１フォトカプラ

Claims

受光信号を光電変換し、その光電流に応じて出力トランジスタのオンもしくはオフ状態を制御する受光アンプ回路であって、
前記出力トランジスタの制御端子に接続され、前記光電流に応じて、前記出力トランジスタのオンもしくはオフ状態を制御する第１の制御回路と、
前記出力トランジスタの制御端子と接地電圧端子との間に接続され、
前記出力トランジスタがオフする場合、前記出力トランジスタの制御端子と前記接地電圧端子を導通することで前記出力トランジスタの制御端子の放電を行うスイッチと、を有する
受光アンプ回路。
前記出力トランジスタは、オープンコレクタである請求項１に記載の受光アンプ回路。
前記第１の制御回路は、第２の制御回路と第３の制御回路とを有し、
前記第２の制御回路は、前記光電流を電圧に変換し、
前記第３の制御回路は、前記第１の制御回路の出力に応じて前記出力トランジスタオンまたはオフ状態に制御する請求項１または請求項２に記載の受光アンプ回路。
前記スイッチは、前記第２の制御回路の出力に応じて制御される請求項３に記載の受光アンプ回路。
前記第３の制御回路は、前記出力トランジスタがオン状態のとき、電源電圧端子と前記出力トランジスタの制御端子を接続し、前記出力トランジスタがオフ状態のとき、前記電源電圧端子と前記出力トランジスタの制御端子を遮断することにより前記出力トランジスタのオンまたはオフ状態を制御する請求項３または請求項４に記載の受光アンプ回路。
前記第３の制御回路は、前記電源電圧端子と前記接地電圧端子間に直列接続される第１のトランジスタと、第１の抵抗素子とを有し、前記第１のトランジスタと前記第１の抵抗素子の中間ノードが前記出力トランジスタの制御端子と接続され、
前記出力トランジスタがオン状態のとき、前記第１のトランジスタをオンすることで、前記第２の電源電圧端子と前記出力トランジスタの制御端子を接続し、
前記出力トランジスタがオフ状態のとき、前記第１のトランジスタをオフすることで、前記電源電圧端子と前記出力トランジスタの制御端子を遮断する請求項５に記載の受光アンプ回路。
前記スイッチは第２のトランジスタからなり、
前記第２のトランジスタの制御端子が前記第２の制御回路と接続される請求項３から請求項６のいずれか１項に記載の受光アンプ回路。
前記第２の制御回路と前記第２のトランジスタの制御端子間に第２の抵抗素子が接続される請求項７に記載の受光アンプ回路。
当該受光アンプ回路は、フォトカプラに用いられる請求項１から請求項８のいずれか１項に記載の受光アンプ回路。