JP2007122841A - 受光アンプ回路及び光ピックアップ装置 - Google Patents
受光アンプ回路及び光ピックアップ装置 Download PDFInfo
- Publication number
- JP2007122841A JP2007122841A JP2005317553A JP2005317553A JP2007122841A JP 2007122841 A JP2007122841 A JP 2007122841A JP 2005317553 A JP2005317553 A JP 2005317553A JP 2005317553 A JP2005317553 A JP 2005317553A JP 2007122841 A JP2007122841 A JP 2007122841A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- light receiving
- amplifier circuit
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Optical Head (AREA)
Abstract
【課題】出力電圧範囲を狭めずに、熱ノイズを低減して出力信号のS/N比の悪化を防止することができる受光アンプ回路を提供する。
【解決手段】受光素子PDが接続される前置アンプ回路2と、受光素子PDと分離されて前置アンプ回路2と同一型の前置アンプ回路3と、前置アンプ回路2・3の出力電圧差を増幅する差動アンプ回路8aとを備え、前置アンプ回路2は、増幅器A1と、帰還抵抗RfH1・RfH2を有し、帰還抵抗RfH1・RfH2の一端が、増幅器A1の入力端子に共通に接続されている受光アンプ回路1aであって、差動アンプ回路8aの増幅率は、1未満であり、前置アンプ回路2の帰還抵抗RfH1の他端と増幅器A1の出力端子とに結合されて増幅器A1からの出力電圧範囲を拡大して差動アンプ回路8aに供給するための出力電圧拡大回路4を前置アンプ回路2に設けた。
【選択図】 図1
【解決手段】受光素子PDが接続される前置アンプ回路2と、受光素子PDと分離されて前置アンプ回路2と同一型の前置アンプ回路3と、前置アンプ回路2・3の出力電圧差を増幅する差動アンプ回路8aとを備え、前置アンプ回路2は、増幅器A1と、帰還抵抗RfH1・RfH2を有し、帰還抵抗RfH1・RfH2の一端が、増幅器A1の入力端子に共通に接続されている受光アンプ回路1aであって、差動アンプ回路8aの増幅率は、1未満であり、前置アンプ回路2の帰還抵抗RfH1の他端と増幅器A1の出力端子とに結合されて増幅器A1からの出力電圧範囲を拡大して差動アンプ回路8aに供給するための出力電圧拡大回路4を前置アンプ回路2に設けた。
【選択図】 図1
Description
本発明は、光ディスクを再生および/または記録可能な装置に用いられる光ピックアップ装置用の受光アンプ回路および光ピックアップ装置に関するものである。
光ディスクは,音声、映像及び文書データなどを記録するメディアとして広く使用されており,光ディスクの再生または記録を行う装置が各種開発されている。このような装置において、先端部分で光ディスクからの信号を入出力する主要構成要素である光ピックアップ装置が広く使われている(例えば、特許文献1参照)。
図8は、従来技術を示すものであり、光ピックアップ装置801の要部構成を示すブロック図である。光ピックアップ装置801は、光源となる半導体レーザ85を備え、半導体レーザー85から光ディスク81に至る光路には、プリズム84及び集光レンズ83から構成されるレンズ光学系82が配置されている。更に光ピックアップ装置801は、光ディスク81で反射したレーザ光が、光学系82を介してプリズム84で反射されて、受光素子(フォトダイオード)を有する受光アンプ回路91に入射される構成となっている。
半導体レーザ85からレーザ光が出力され、集光レンズ83を介して光ディスク81に照射され,反射したレーザ光は、レンズ光学系82を介してプリズム84で反射して受光アンプ回路91に入力され、この受光アンプ回路91で光電変換されて電気信号として出力される。
図9は、従来の受光アンプ回路91の等価回路ブロックの一例の構成を示す回路図である。受光アンプ回路91は、前置アンプ回路92を備えている。前置アンプ回路92は、増幅器A91を有している。増幅器A91の入力端子に、受光素子PDの一端が結合されており、受光素子PDの他端は接地されている。増幅器A91に対して互いに並列に電流電圧変換用の帰還抵抗RfH91・RfL91が設けられている。帰還抵抗RfH91・RfL91のそれぞれの一端は、増幅器A91の入力端子に共通に接続されている。
受光アンプ回路91には、NPNトランジスタQ91・Q92が設けられている。NPNトランジスタQ91・Q92のそれぞれのゲートは、増幅器A91の出力端子に共通に接続されている。NPNトランジスタQ91・Q92のそれぞれのコレクタは、電源電圧Vccが供給されるラインに接続されている。NPNトランジスタQ91のエミッタは、定電流源IcH91の一端に接続されており、定電流源IcH91の他端は接地されている。NPNトランジスタQ92のエミッタは、定電流源IcL91の一端に接続されており、定電流源IcL91の他端は接地されている。
帰還抵抗RfH91の他端は、NPNトランジスタQ91のコレクタに接続されている。帰還抵抗RfL91の他端は、NPNトランジスタQ92のコレクタに接続されている。
受光アンプ回路91は、前置アンプ回路93を備えている。この前置アンプ回路93は、前置アンプ回路92と同一の構成を有している。前置アンプ回路93は、増幅器A92を有している。増幅器A92は、受光素子PDと分離されている。
増幅器A92に対して互いに並列に帰還抵抗RfH92・RfL92が設けられている。帰還抵抗RfH92・RfL92のそれぞれの一端は、増幅器A92の入力端子に共通に接続されている。
受光アンプ回路92には、NPNトランジスタQ93・Q94が設けられている。NPNトランジスタQ93・Q94のそれぞれのゲートは、増幅器A92の出力端子に共通に接続されている。NPNトランジスタQ93・Q94のそれぞれのコレクタは、電源電圧Vccが供給されるラインに接続されている。NPNトランジスタQ93のエミッタは、定電流源IcH92の一端に接続されており、定電流源IcH92の他端は接地されている。NPNトランジスタQ94のエミッタは、定電流源IcL92の一端に接続されており、定電流源IcL92の他端は接地されている。
帰還抵抗RfH92の他端は、NPNトランジスタQ93のコレクタに接続されている。帰還抵抗RfL92の他端は、NPNトランジスタQ94のコレクタに接続されている。
受光アンプ回路91には、差動アンプ回路98が設けられている。差動アンプ回路98は、差動増幅器A93を有している。差動増幅器A93の一方の入力端子は、抵抗Rs91を介してスイッチSW91に接続されている。差動増幅器A93の一方の入力端子と抵抗Rs91との間の接続点に抵抗Rf93を介して外部基準電圧が供給される端子が結合されている。差動増幅器A93の他方の入力端子は、抵抗Rs92を介してスイッチSW92と接続されている。差動増幅器A93の他方の入力端子と出力端子と間に帰還抵抗Rf94が設けられている。
スイッチSW91は、差動増幅器A93の一方の入力端子を、NPNトランジスタQ91と帰還抵抗RfH91との間に接続された端子と、NPNトランジスタQ92と帰還抵抗RfL91との間に接続された端子とのいずれかに切り替える。スイッチSW92は、差動増幅器A93の他方の入力端子を、NPNトランジスタQ93と帰還抵抗RfH92との間に接続された端子と、NPNトランジスタQ94と帰還抵抗RfL92との間に接続された端子とのいずれかに切り替える。
受光素子PDによりレーザ光信号は電流信号Iscに変換され,その電流信号Iscは、帰還抵抗RfH91によって電流電圧変換されて増幅される。図9に示す前置アンプ回路92の出力回路は、NPNトランジスタQ91と定電流源IcH91とから構成されるエミッタフォロワ回路である。
前置アンプ92により電流電圧変換された信号は、後段の差動アンプ回路98によって、(Rf94/Rs92)倍されて電気信号Voとして出力される。この時、前置アンプ回路92の定電流源IcL91は動作しておらず、定電流源IcH91に接続されて帰還抵抗RfH91とNPNトランジスタQ91と増幅器A91とによって構成されるループのみが動作しており、定電流源IcL91に接続されて帰還抵抗RfL91とNPNトランジスタQ92と増幅器A91とによって構成されるループは動作していない。
ここでは2つの感度(ゲイン)を設けた例を示しているが,定電流源に接続された帰還抵抗、トランジスタ及び増幅器A91によって構成される帰還ループを増やしていけば,3つ以上の感度(ゲイン)を構成できる。
特開2003−187484号公報(平成15年7月4日(2003.7.4)公開)
録再用光ピックアップ装置は,データ書込み時には200mW以上のレーザ光を照射して光ディスク上にピットを形成し、データ再生時には20mW程度の小さなレーザ光を照射して光ディスク上のデータを光反射率の変化として読み出している。このように、データ書込み時とデータ再生時とでは約10倍程度光パワーの差が有る。更にROMディスク、RAMディスク、±Rディスク及び±RWディスクなど各メディアにおいても、光ディスクの反射率が約1〜8倍程度異なる。従って、光ピックアップ装置の受光アンプ回路に入射されるレーザ光の光量は、データ書込み時とデータ再生時、及び光ディスクの種類に応じて大きく変動する。
このため,受光アンプ回路においては、入射光量の変動幅に応じて,複数の感度(ゲイン)を切り換えることにより、入射されるレーザー光の光量の変動に対応している。データ書き込み時にはレーザの光量は大きいため、受光アンプ回路の感度(ゲイン)は小さい感度(ゲイン)に切り替えられる。また、データ再生時にはレーザの光量は小さいため、受光アンプ回路の感度(ゲイン)は大きい感度(ゲイン)に切り替えられる。
図9に示す受光アンプ回路91の感度(ゲイン)は、前置アンプ回路92の帰還抵抗RfH91が後段差動アンプ回路98により、(Rf94/Rs92)倍されることによって決定される。RAMディスクなどの反射率の小さい光ディスクを再生する場合には、受光アンプ回路の感度は非常に大きくする必要があるため、受光アンプ回路91のゲイン抵抗(RfH91×Rf94/Rs92)も大きくなる。
抵抗RfH91・Rf94の抵抗値が大きくなると、受光アンプ回路91自身のノイズも大きくなるため、受光アンプ回路91の出力信号VoのS/N比が非常に悪くなる。受光アンプ回路91自身のノイズは主に熱ノイズが支配的であり、受光アンプ回路91における熱ノイズは、
{4k(RfH91)T(Δf)}1/2×Rf94/Rs92
で表される。
{4k(RfH91)T(Δf)}1/2×Rf94/Rs92
で表される。
このような受光アンプ回路91の熱ノイズを低減するためには、前置アンプ回路92の帰還抵抗RfH91を小さくするか、もしくは、後段の差動アンプ回路98のゲイン(Rf94/Rs92)を小さくする必要がある。上記式に示されるように、この前置アンプ回路92の帰還抵抗RfH91は、熱ノイズに対して平方根(ルート)で寄与するが、後段の差動アンプ回路98のゲイン(Rf94/Rs92)は熱ノイズを(Rf94/Rs92)倍する。従って、熱ノイズを低減するためには、差動アンプ回路98のゲイン(Rf94/Rs92)の方を小さくする方が有効である。
従来の受光アンプ回路91においては、後段の差動アンプ回路98のゲイン(Rf94/Rs92)は1以上に設定されていた。この従来回路において差動アンプ回路98のゲイン(Rf94/Rs92)を1未満に小さくすると、この受光アンプ回路の出力電圧範囲(ダイナミックレンジ)が、1以上の場合に比べて、小さくなってしまうという問題が生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、出力電圧範囲(ダイナミックレンジ)を狭めずに、熱ノイズを低減して出力信号のS/N比の悪化を防止することができる受光アンプ回路及び光ピックアップ装置を提供することにある。
本発明に係る受光アンプ回路は、上記課題を解決するために、受光素子が接続される電圧並列帰還型の第1前置アンプ回路と、前記受光素子と分離されて前記第1前置アンプ回路と同一型の第2前置アンプ回路と、前記第1前置アンプ回路と前記第2前置アンプ回路との出力電圧差を増幅する差動アンプ回路とを備えており、前記第1前置アンプ回路及び前記第2前置アンプ回路は、増幅器と、前記増幅器に対して互いに並列に設けられた複数個の帰還抵抗とをそれぞれ有しており、前記複数個の帰還抵抗の一端が、前記増幅器の入力端子に共通に接続されている受光アンプ回路であって、前記差動アンプ回路の増幅率は、1未満であり、前記第1前置アンプ回路の前記複数個の帰還抵抗の少なくとも1つの他端と前記増幅器の出力端子とに結合されて前記増幅器からの出力電圧範囲を拡大して前記差動アンプ回路に供給するための出力電圧拡大回路を前記第1前置アンプ回路に設けたことを特徴とする。
この特徴によれば、第1前置アンプ回路の複数個の帰還抵抗の少なくとも1つの他端と増幅器の出力端子とに結合されて増幅器からの出力電圧範囲を拡大して差動アンプ回路に供給するための出力電圧拡大回路を第1前置アンプ回路に設けたので、第1前置アンプ回路の増幅器から差動アンプ回路に供給される出力電圧の範囲が拡大される。このため、受光アンプ回路における熱ノイズを小さくするために、差動アンプ回路の増幅率を1未満にしても、差動アンプ回路の出力電圧範囲は狭くならない。その結果、受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減して出力信号のS/N比の悪化を防止することができる。
本発明に係る受光アンプ回路では、前記出力電圧拡大回路は、PNPトランジスタにより構成されるエミッタフォロワ回路を含むことが好ましい。
上記構成によれば、簡単な構成によって、第1前置アンプ回路の増幅器から差動アンプ回路に供給される出力電圧の範囲を拡大することができる。
本発明に係る受光アンプ回路では、前記第1前置アンプ回路の前記複数個の帰還抵抗の残りの他端と前記増幅器の出力端子とに結合されて前記増幅器からの出力電圧を前記差動アンプ回路に供給するための出力回路を前記第1アンプ回路に設けることが好ましい。
上記構成によれば、RAMディスク等の低反射ディスクに記録された情報を再生する場合は、出力電圧拡大回路から出力電圧を差動アンプ回路に供給し、通常の光ディスクの再生時及び光ディスクへの記録時には、出力回路から差動アンプ回路に出力電圧を供給するように、出力電圧拡大回路からの出力と出力回路からの出力とを切り替えることができる。このため、光ディスクの反射率及び記録時か再生時かに応じて、第1前置アンプ回路のゲインを切り替えることができる。
本発明に係る受光アンプ回路では、前記出力回路は、NPNトランジスタにより構成されるエミッタフォロワ回路を含むことが好ましい。
上記構成によれば、簡単な構成によって、増幅器からの出力電圧を差動アンプ回路に供給する出力回路を構成することができる。
本発明に係る受光アンプ回路では、前記出力電圧拡大回路と前記出力回路とを前記第2前置アンプ回路に設け、前記差動アンプは、前記第1前置アンプ回路に設けた出力電圧拡大回路と前記第2前置アンプ回路に設けた出力電圧拡大回路とに結合された第1差動増幅器と、前記第1前置アンプ回路に設けた出力回路と前記第2前置アンプ回路に設けた出力回路とに結合された第2差動増幅器とを有しており、前記第1差動増幅器の増幅率は、1未満であり、前記第2差動増幅器の増幅率は、1以上であることが好ましい。
上記構成によれば、光ディスクへのデータ書込み時等レーザの光量が非常に大きい場合と、光ディスクからの再生時等レーザの光量が小さい場合とで、第1前置アンプ回路に設けた出力回路と第2差動増幅器とを組み合わせた経路と、出力電圧拡大回路と第1差動増幅器とを組み合わせた経路とを切り替えることができる。
レーザの光量が非常に大きい場合には、出力回路に結合された帰還抵抗に大きな電流が流れるため、出力回路をNPNトランジスタによるエミッタフォロワ回路で構成し、回路規模の増大を防止しようとすると、第1前置アンプ回路の出力電圧範囲が狭くなるが、第2差動増幅器の増幅率を1以上に大きくすることにより、出力電圧範囲が狭くなることを防止することができる。
本発明に係る受光アンプ回路では、前記第1前置アンプ回路の前記複数個の帰還抵抗の少なくとも前記1つの抵抗値は、前記複数個の帰還抵抗の前記残りの抵抗値よりも大きいことが好ましい。
上記構成によれば、レーザ光量が小さい再生時等における小電流を、大きいゲインにより増幅することができる。
本発明に係る受光アンプ回路では、前記第2前置アンプ回路に設けた増幅器は、トランジスタによって構成されており、前記トランジスタのコレクタとグランドとの間にコンデンサを設けることが好ましい。
上記構成によれば、高周波側のノイズを低減することができる。
本発明に係る受光アンプ回路では、前記第2前置アンプ回路に設けた増幅器は、トランジスタによって構成されており、前記トランジスタのコレクタと前記トランジスタのベースとの間にコンデンサを設けることが好ましい。
上記構成によれば、より小さいコンデンサにより、トランジスタのコレクタとグランドとの間に設けるコンデンサと同様の効果が得られるため、回路規模を縮小することができ、コストを削減することができる。
本発明に係る受光アンプ回路では、前記第1前置アンプ回路、前記第2前置アンプ回路及び差動アンプ回路は、同一のP型半導体基板上に形成されており、前記受光素子は、グランドと前記第1前置アンプ回路とに接続されており、前記出力電圧拡大回路は、PNPトランジスタにより構成されるエミッタフォロワ回路を含むことが好ましい。
上記構成によれば、光入射信号に対して正出力する受光アンプ回路を得ることができる。
本発明に係る受光アンプ回路では、前記第1前置アンプ回路、前記第2前置アンプ回路及び差動アンプ回路は、同一のN型半導体基板上に形成されており、前記受光素子は、電源電圧が印加される端子と前記第1前置アンプ回路とに接続されており、前記出力電圧拡大回路は、NPNトランジスタにより構成されるエミッタフォロワ回路を含むことが好ましい。
上記構成によれば、光入射信号に対して負出力する受光アンプ回路を得ることができる。
本発明に係る他の受光アンプ回路は、受光素子が接続される電圧並列帰還型の前置差動アンプ回路と、前記前置差動アンプ回路の出力電圧と第1基準電圧との間の差を増幅する差動アンプ回路とを備えており、前記前置差動アンプ回路は、差動増幅器と、前記差動増幅器に対して互いに並列に設けられた複数個の帰還抵抗とをそれぞれ有しており、前記複数個の帰還抵抗の一端が、前記差動増幅器の入力端子の一方に共通に接続されている受光アンプ回路であって、前記差動アンプ回路の増幅率は、1未満であり、前記複数個の帰還抵抗の少なくとも1つの他端と前記差動増幅器の出力端子とに結合されて前記差動増幅器からの出力電圧範囲を拡大して前記差動アンプ回路に供給するための出力電圧拡大回路を設けたことを特徴とする。
この特徴によれば、複数個の帰還抵抗の少なくとも1つの他端と差動増幅器の出力端子とに結合されて差動増幅器からの出力電圧範囲を拡大して差動アンプ回路に供給するための出力電圧拡大回路を設けたので、前置差動アンプ回路の差動増幅器から差動アンプ回路に供給される出力電圧の範囲が拡大される。このため、受光アンプ回路における熱ノイズを小さくするために、差動アンプ回路の増幅率を1未満にしても、差動アンプ回路の出力電圧範囲は狭くならない。その結果、受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減してS/N比の悪化を防止することができる。
本発明に係る受光アンプ回路では、前記差動増幅器は、抵抗を介して第2基準電圧を受け取る他方の入力端子を有しており、前記差動増幅器の前記他方の入力端子と前記抵抗との間の接続点にコンデンサの一端を接続し、前記コンデンサの他端を接地することが好ましい。
上記構成によれば、差動増幅器の高周波側のノイズをコンデンサにより低減することができる。
本発明に係る受光アンプ回路では、前記前置差動アンプ回路及び前記差動アンプ回路は、同一のP型半導体基板上に形成されており、前記受光素子は、グランドと前記前置差動アンプ回路とに接続されており、前記出力電圧拡大回路は、PNPトランジスタにより構成されるエミッタフォロワ回路を含むことが好ましい。
上記構成によれば、光入射信号に対して正出力する受光アンプ回路を得ることができる。
本発明に係る受光アンプ回路では、前記前置差動アンプ回路及び前記差動アンプ回路は、同一のN型半導体基板上に形成されており、前記受光素子は、電源電圧が印加される端子と前記第1前置差動アンプ回路とに接続されており、前記出力電圧拡大回路は、NPNトランジスタにより構成されるエミッタフォロワ回路を含むことが好ましい。
上記構成によれば、光入射信号に対して負出力する受光アンプ回路を得ることができる。
本発明に係る光ピックアップ装置は、レーザ光を出射する半導体レーザ素子と、前記半導体レーザ素子から出射して光ディスクによって反射されたレーザ光を光電変換して増幅するために設けられた本発明に係る受光アンプ回路とを備えたことを特徴とする。
この特徴によれば、受光アンプ回路に、複数個の帰還抵抗の少なくとも1つの他端と差動増幅器の出力端子とに結合されて差動増幅器からの出力電圧範囲を拡大して差動アンプ回路に供給するための出力電圧拡大回路を設けたので、前置差動アンプ回路の差動増幅器から差動アンプ回路に供給される出力電圧の範囲が拡大される。このため、受光アンプ回路における熱ノイズを小さくするために、差動アンプ回路の増幅率を1未満にしても、差動アンプ回路の出力電圧範囲は狭くならない。その結果、受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減してS/N比の悪化を防止することができる。
本発明に係る光ピックアップ装置では、前記光ディスクは、低反射型光ディスクを含み、前記低反射型光ディスクによって反射されたレーザ光を光電変換して増幅するときは、前記複数個の帰還抵抗の少なくとも前記1つに結合された前記出力電圧拡大回路から出力される出力電圧が前記差動アンプ回路に供給されることが好ましい。
上記構成によれば、低反射型光ディスクからのレーザ光を光電変換し、帰還抵抗の値を大きくして大きなゲインで増幅するときに、受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減してS/N比の悪化を防止することができる。
本発明に係る受光アンプ回路は、第1前置アンプ回路の複数個の帰還抵抗の少なくとも1つの他端と増幅器の出力端子とに結合されて増幅器からの出力電圧範囲を拡大して差動アンプ回路に供給するための出力電圧拡大回路を第1前置アンプ回路に設けている。
このため、第1前置アンプ回路の増幅器から差動アンプ回路に供給される出力電圧の範囲が拡大される。このため、受光アンプ回路における熱ノイズを小さくするために、差動アンプ回路の増幅率を1未満にしても、差動アンプ回路の出力電圧範囲は狭くならない。その結果、受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減して出力信号のS/N比の悪化を防止することができる。
本発明に係る他の受光アンプ回路は、複数個の帰還抵抗の少なくとも1つの他端と差動増幅器の出力端子とに結合されて差動増幅器からの出力電圧範囲を拡大して差動アンプ回路に供給するための出力電圧拡大回路を設けている。
このため、前置差動アンプ回路の差動増幅器から差動アンプ回路に供給される出力電圧の範囲が拡大される。従って、受光アンプ回路における熱ノイズを小さくするために、差動アンプ回路の増幅率を1未満にしても、差動アンプ回路の出力電圧範囲は狭くならない。その結果、受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減してS/N比の悪化を防止することができる。
本発明に係る光ピックアップ装置は、本発明に係る受光アンプ回路を備えている。このため、前置差動アンプ回路の差動増幅器から差動アンプ回路に供給される出力電圧の範囲が拡大される。このため、受光アンプ回路における熱ノイズを小さくするために、差動アンプ回路の増幅率を1未満にしても、差動アンプ回路の出力電圧範囲は狭くならない。その結果、受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減してS/N比の悪化を防止することができる。
本発明の実施の形態について図1ないし図7に基づいて説明すると以下の通りである。
(実施の形態1)
図1は、実施の形態1の受光アンプ回路1aの構成を示す回路図である。受光アンプ回路1aは、前置アンプ回路2を備えている。前置アンプ回路2は、増幅器A1を有している。増幅器A1の入力端子に、受光素子PDの一端が結合されており、受光素子PDの他端は接地されている。増幅器A1に対して互いに並列に電流電圧変換用の帰還抵抗RfH1・RfL1が設けられている。帰還抵抗RfH1・RfL1のそれぞれの一端は、増幅器A1の入力端子に共通に接続されている。
図1は、実施の形態1の受光アンプ回路1aの構成を示す回路図である。受光アンプ回路1aは、前置アンプ回路2を備えている。前置アンプ回路2は、増幅器A1を有している。増幅器A1の入力端子に、受光素子PDの一端が結合されており、受光素子PDの他端は接地されている。増幅器A1に対して互いに並列に電流電圧変換用の帰還抵抗RfH1・RfL1が設けられている。帰還抵抗RfH1・RfL1のそれぞれの一端は、増幅器A1の入力端子に共通に接続されている。
前置アンプ回路2には、エミッタフォロワ回路4が設けられている。エミッタフォロワ回路4は、PNPトランジスタQ1と定電流源IcH1とを含んでいる。PNPトランジスタQ1のゲートは、増幅器A1の出力端子に結合されている。PNPトランジスタQ1のコレクタは、帰還抵抗RfH1の他端と定電流源IcH1の一端とに結合されている。定電流源IcH1の他端は、電源電圧Vccが供給されるラインに結合されている。PNPトランジスタQ1のエミッタは、接地されている。
前置アンプ回路2は、エミッタフォロワ回路6を有している。エミッタフォロワ回路6は、NPNトランジスタQ2と定電流源IcL1とを含んでいる。NPNトランジスタQ2のゲートは、増幅器A1の出力端子に結合されている。NPNトランジスタQ2のエミッタは、帰還抵抗RfL1の他端と、定電流源IcL1の一端とに接続されており、定電流源IcL1の他端は接地されている。
受光アンプ回路1aは、前置アンプ回路3を備えている。この前置アンプ回路3は、前置アンプ回路2と同一の構成を有している。前置アンプ回路3は、増幅器A2を有している。増幅器A2は、受光素子PDと分離されている。
増幅器A2に対して互いに並列に帰還抵抗RfH2・RfL2が設けられている。帰還抵抗RfH2・RfL2のそれぞれの一端は、増幅器A2の入力端子に共通に接続されている。
前置アンプ回路3には、エミッタフォロワ回路5が設けられている。エミッタフォロワ回路5は、PNPトランジスタQ3と定電流源IcH2とを含んでいる。PNPトランジスタQ3のゲートは、増幅器A2の出力端子に結合されている。PNPトランジスタQ3のコレクタは、帰還抵抗RfH2の他端と定電流源IcH2の一端とに結合されている。定電流源IcH2の他端は、電源電圧Vccが供給されるラインに結合されている。PNPトランジスタQ3のエミッタは、接地されている。
前置アンプ回路3は、エミッタフォロワ回路7を有している。エミッタフォロワ回路7は、NPNトランジスタQ4と定電流源IcL2とを含んでいる。NPNトランジスタQ4のゲートは、増幅器A2の出力端子に結合されている。NPNトランジスタQ4のエミッタは、帰還抵抗RfL2の他端と、定電流源IcL2の一端とに接続されており、定電流源IcL2の他端は接地されている。
受光アンプ回路1aには、差動アンプ回路8aが設けられている。差動アンプ回路8aは、差動増幅器A3を有している。差動増幅器A3の一方の入力端子は、抵抗Rs1を介してスイッチSW1に接続されている。差動増幅器A3の一方の入力端子と抵抗Rs1との間の接続点に抵抗Rf3を介して、外部基準電圧が供給される端子が結合されている。差動増幅器A3の他方の入力端子は、抵抗Rs2を介してスイッチSW2と接続されている。差動増幅器A3の他方の入力端子と出力端子と間に帰還抵抗Rf4が設けられている。差動アンプ回路8aのゲインは、1未満に小さくされている。
スイッチSW1は、差動増幅器A3の一方の入力端子を、PNPトランジスタQ1と帰還抵抗RfH1との間に接続された端子と、NPNトランジスタQ2と帰還抵抗RfL1との間に接続された端子とのいずれかに切り替える。スイッチSW2は、差動増幅器A3の他方の入力端子を、PNPトランジスタQ3と帰還抵抗RfH2との間に接続された端子と、NPNトランジスタQ4と帰還抵抗RfL2との間に接続された端子とのいずれかに切り替える。
RAMディスク再生時などアンプのノイズが問題となる場合には、スイッチSW1は、差動増幅器A3の一方の入力端子を、PNPトランジスタQ1と帰還抵抗RfH1との間に接続された端子に接続し、スイッチSW2は、差動増幅器A3の他方の入力端子を、PNPトランジスタQ3と帰還抵抗RfH2との間に接続された端子に接続する。レーザ光の光量が非常に大きいデータ書込み時においては、スイッチSW1は、差動増幅器A3の一方の入力端子を、NPNトランジスタQ2と帰還抵抗RfL1との間に接続された端子に接続し、スイッチSW2は、差動増幅器A3の他方の入力端子を、NPNトランジスタQ4と帰還抵抗RfL2との間に接続された端子に接続する。
このように、前置アンプ回路2は、PNPトランジスタQ1により構成されるエミッタフォロワ回路4と、NPNトランジスタQ2により構成されるエミッタフォロワ回路6という形式の異なる出力回路を備えている。
図9に示す従来の受光アンプ回路91において、前述したように熱ノイズを低減するために後段の差動アンプ回路98のゲインを1未満に小さくすると、1以上に設定した場合に比べて、受光アンプ回路91の出力電圧範囲が狭くなるという問題を生じる。図1に示す受光アンプ回路1aは、この問題を解決する。
受光アンプ回路1aの前置アンプ回路2は、NPNトランジスタQ2から構成される出力回路(エミッタフォロワ回路6)とPNPトランジスタQ1から構成される出力回路(エミッタフォロワ回路4)とを備えている。
RAMディスク再生時などアンプのノイズが問題となる場合には、スイッチSW1により、差動増幅器A3の一方の入力端子を、PNPトランジスタQ1と帰還抵抗RfH1との間に接続された端子に接続し、スイッチSW2により、差動増幅器A3の他方の入力端子を、PNPトランジスタQ3と帰還抵抗RfH2との間に接続された端子に接続して、帰還抵抗RfH1、PNPトランジスタQ1及び増幅器A1によって構成されるループを使用することにより、受光アンプ回路の出力電圧範囲が狭くなるという問題を解決することができる。
具体的には、図9に示す従来の受光アンプ回路91では、前置アンプ回路92の最大出力電圧は、
Vcc−((Q91トランジスタのVbe)+(アンプA91の最大出力電圧))
であったのに対し、図2に示す前置アンプ回路2の帰還抵抗RfH1のループにおける最大出力電圧は、
Vcc−(定電流源IcH1の飽和電圧)
となる。
Vcc−((Q91トランジスタのVbe)+(アンプA91の最大出力電圧))
であったのに対し、図2に示す前置アンプ回路2の帰還抵抗RfH1のループにおける最大出力電圧は、
Vcc−(定電流源IcH1の飽和電圧)
となる。
定電流源IcH1は、カレントミラー回路により構成されており、定電流源IcH1の飽和電圧は、トランジスタの飽和電圧Vceとなる。従って、Vbe>Vceなので、
((Q91トランジスタのVbe)+(アンプA91の最大出力電圧))>(定電流源IcH1の飽和電圧)
となる。したがって、図2に示す前置アンプ回路2の帰還抵抗RfH1のループにおける最大出力電圧は、図9に示す前置アンプ回路92の最大出力電圧よりも大きくなり、受光アンプ回路の出力電圧範囲を拡大することができ、出力電圧範囲が狭くなるという問題を解決することができる。
((Q91トランジスタのVbe)+(アンプA91の最大出力電圧))>(定電流源IcH1の飽和電圧)
となる。したがって、図2に示す前置アンプ回路2の帰還抵抗RfH1のループにおける最大出力電圧は、図9に示す前置アンプ回路92の最大出力電圧よりも大きくなり、受光アンプ回路の出力電圧範囲を拡大することができ、出力電圧範囲が狭くなるという問題を解決することができる。
また、データ書き込み時などレーザの光量が非常に大きい場合に前置アンプ回路2における帰還抵抗RfL1のループを使用した時、帰還抵抗RfL1の抵抗値は非常に小さく設定されているため、大きな電流が流れる。
このような場合、帰還抵抗RfL1に接続されている出力回路が、帰還抵抗RfH1で使用したPNPトランジスタQ1で構成されるエミッタフォロワ回路4であれば、定電流源IcH1の能力を増大させる必要が生じ、回路規模が増大して、コストが増大するという問題が生じる。本実施の形態の受光アンプ回路1aは、帰還抵抗RfL1に接続される出力回路をNPNトランジスタQ2により構成されるエミッタフォロワ回路6とすることにより、回路規模が増大してコストが増大することを防ぐことができる。
なお、本実施の形態では、出力電圧拡大回路として、PNPトランジスタQ1から構成されるエミッタフォロワ回路4を設けた例を示したが、本発明はこれに限定されない。増幅器A1からの出力電圧範囲を拡大することができる構成であれば、本発明に適用することができる。
(実施の形態2)
図2は、実施の形態2の受光アンプ回路1bの構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、これらの詳細な説明は省略する。以降の実施の形態においても同様である。
図2は、実施の形態2の受光アンプ回路1bの構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、これらの詳細な説明は省略する。以降の実施の形態においても同様である。
受光アンプ回路1bは、差動アンプ回路8bを備えている。差動アンプ回路8bには、互いに並列に配置された2個の差動増幅器A3・A4が設けられている。差動増幅器A3の一方の入力端子は、前置アンプ回路2のPNPトランジスタQ1と定電流源IcH1との間の接続点に抵抗RsH1を介して結合されている。差動増幅器A3の他方の入力端子は、前置アンプ回路3のPNPトランジスタQ3と定電流源IcH2との間の接続点に抵抗RsH2を介して結合されている。差動増幅器A3の一方の入力端子には、外部基準電圧が抵抗RfH3を介して供給されている。差動増幅器A3の他方の入力端子と出力端子とには、帰還抵抗RfH4が結合されている。差動増幅器A3には、定電流源IcH3から定電流が供給される。定電流源IcH3と差動増幅器A3との間には、スイッチSWHが設けられている。
差動増幅器A4の一方の入力端子は、前置アンプ回路2のNPNトランジスタQ2と定電流源IcL1との間の接続点に抵抗RsL1を介して結合されている。差動増幅器A4の他方の入力端子は、前置アンプ回路3のNPNトランジスタQ4と定電流源IcL2との間の接続点に抵抗RsL2を介して結合されている。差動増幅器A4の一方の入力端子には、外部基準電圧が抵抗RfL3を介して供給されている。差動増幅器A3の他方の入力端子と出力端子とには、帰還抵抗RfL4が結合されている。差動増幅器A4には、定電流源IcL3から定電流が供給される。定電流源IcL3と差動増幅器A4との間には、スイッチSWLが設けられている。
前置アンプ回路2の帰還抵抗RfL1に接続される出力回路6をNPNトランジスタ6によって構成されるエミッタフォロワ回路6としたことにより、受光アンプ回路の出力電圧範囲は従来回路と同様に狭くなってしまうが、図2に示すように後段の差動アンプ回路8bの差動増幅器を並列に複数個設け、さらに、前置アンプ回路2が帰還抵抗RfL1のループを使用する場合、後段の差動アンプ回路8bに設けられた差動増幅器A4のゲインを1以上に設定することにより、受光アンプ回路1bの出力電圧範囲が狭くなることを防ぐことができる。
データ書き込み時などレーザ光量が大きい場合には、アンプの信号も大きくなるため、ノイズは問題とならず、後段の差動アンプ回路8bのゲインを1以上に設定できる。このようにRAMディスクなどの反射率の小さい光ディスクを再生する場合には、前置アンプ回路2の最も高い帰還抵抗RfH1に接続される出力回路をPNPトランジスタQ1により構成されるエミッタフォロワ回路4とし、後段の差動アンプ回路8bに設けられた差動増幅器A3のゲインを1未満に設定することにより、アンプのノイズを低減する。一方、データ書き込み時などレーザ光量が大きく、電流能力を必要とする場合には、前置アンプ回路2の出力回路をNPNトランジスタQ2により構成されるエミッタフォロワ回路6とし、後段の差動アンプ回路8bのゲインを1以上に設定することにより、受光アンプ回路1bの出力電圧範囲が狭くなることを防ぐことができる。実施の形態2では、前置アンプ回路2に2個のゲイン(ループ)を設けた例のみを説明したが、本発明はこれに限定されない。これらのループの種類を増やすことにより、光ディスクの種類、再生、書き込み等レーザの光量に応じた3個以上のゲインを設定することが可能となる。
(実施の形態3)
図3は、実施の形態3の受光アンプ回路1cの構成を示す回路図である。受光アンプ回路1cは、前置アンプ回路の増幅器に接地アンプを用いた例である。
図3は、実施の形態3の受光アンプ回路1cの構成を示す回路図である。受光アンプ回路1cは、前置アンプ回路の増幅器に接地アンプを用いた例である。
受光アンプ回路1cは、前置アンプ回路2cを備えている。前置アンプ回路2cは、NPNトランジスタQ5を有している。NPNトランジスタQ5のベースは、受光素子PDと帰還抵抗RfH1の一端と帰還抵抗RfL1の一端とに結合されている。NPNトランジスタQ5のコレクタは、PNPトランジスタQ1のベースとNPNトランジスタQ2のベースと定電流源Ic1の一端とに結合されている。定電流源Ic1の他端は、電源電圧Vccが供給されるラインに接続されている。NPNトランジスタQ5のエミッタは、接地されている。
受光アンプ回路1cは、前置アンプ回路3cを備えている。前置アンプ回路3cは、NPNトランジスタQ6を有している。NPNトランジスタQ6のベースは、帰還抵抗RfH2の一端と帰還抵抗RfL2の一端とに結合されている。NPNトランジスタQ6のコレクタは、PNPトランジスタQ3のベースとNPNトランジスタQ4のベースと定電流源Ic1の一端とに結合されている。定電流源Ic1の他端は、電源電圧Vccが供給されるラインに接続されている。NPNトランジスタQ6のエミッタは、接地されている。NPNトランジスタQ6のコレクタには、コンデンサCpの一端が結合され、コンデンサCpの他端は、接地されている。
受光素子PDによって光電変換された電流信号は、入力段のNPNトランジスタQ5のベースに入力されて電流増幅され、NPNトランジスタQ5のコレクタから出力される。前置アンプ回路2cのPNPトランジスタQ1と帰還抵抗RfH1とNPNトランジスタQ5とによって第1のループが形成され、NPNトランジスタQ2と帰還抵抗RfL1とNPNトランジスタQ5とによって第2のループが形成されている。
前置アンプ回路3cは、前置アンプ回路2cと全く同じ回路を構成し、受光素子PDから分離されている。この前置アンプ回路3cにも前置アンプ回路2cと同様に熱ノイズが発生している。この前置アンプ回路3cに設けられた入力段のNPNトランジスタQ6のコレクタとグランドとの間にコンデンサCpを追加することにより、高周波側のノイズを低減することができる。高周波側とは、前置アンプ回路3cの持っている周波数特性の高周波側という意味であり、入力段のNPNトランジスタQ6の出力インピーダンスとコンデンサCpとで決定される応答周波数特性より、高周波側のノイズを低減することができる。
(実施の形態4)
図4は、実施の形態4の受光アンプ回路1dの構成を示す回路図である。実施の形態3の図3と異なる点は、コンデンサCpの替りにコンデンサCp1を、前置アンプ回路3dのNPNトランジスタQ6のコレクタとベースとの間に設けた点である。これにより、図3の受光アンプ回路1cのコンデンサCpに比べて容量の小さいコンデンサCp1で、実施の形態3と同じ効果が得られるため、回路規模を縮小することができ、コストを削減することができる。
図4は、実施の形態4の受光アンプ回路1dの構成を示す回路図である。実施の形態3の図3と異なる点は、コンデンサCpの替りにコンデンサCp1を、前置アンプ回路3dのNPNトランジスタQ6のコレクタとベースとの間に設けた点である。これにより、図3の受光アンプ回路1cのコンデンサCpに比べて容量の小さいコンデンサCp1で、実施の形態3と同じ効果が得られるため、回路規模を縮小することができ、コストを削減することができる。
(実施の形態5)
図5は、実施の形態5の受光アンプ回路1eの構成を示す回路図である。受光アンプ回路1eは、前置アンプに差動アンプを用いた例である。受光アンプ回路1eは、前置差動アンプ回路9を備えている。
図5は、実施の形態5の受光アンプ回路1eの構成を示す回路図である。受光アンプ回路1eは、前置アンプに差動アンプを用いた例である。受光アンプ回路1eは、前置差動アンプ回路9を備えている。
前置差動アンプ回路9は、差動増幅器A6を有している。差動増幅器A6には、NPNトランジスタQ13・Q14が設けられている。NPNトランジスタQ13・Q14のエミッタは、定電流源IcH1の一端に共通に接続されており、定電流源IcH1の他端は接地されている。NPNトランジスタQ14のベースは、帰還抵抗RfH1の一端と帰還抵抗RfL1の一端と受光素子PDの一端とに接続されている。NPNトランジスタQ14のコレクタは、エミッタフォロワ回路4aのPNPトランジスタQ17のベースと、エミッタフォロワ回路6aのNPNトランジスタQ18のベースと、PNPトランジスタQ16のエミッタとに接続されている。NPNトランジスタQ13のベースには、抵抗RsH1を介して外部基準電圧Ref2が供給されている。NPNトランジスタQ13のコレクタは、PNPトランジスタQ15のコレクタとベースとに結合されている。
前置差動アンプ回路9は、差動増幅器A5を有している。差動増幅器A5には、NPNトランジスタQ11・Q12が設けられている。NPNトランジスタQ11・Q12のエミッタは、定電流源IcL1の一端に共通に接続されており、定電流源IcL1の他端は接地されている。NPNトランジスタQ12のベースは、帰還抵抗RfH1の一端と帰還抵抗RfL1の一端と受光素子PDの一端とに接続されている。NPNトランジスタQ12のコレクタは、エミッタフォロワ回路4aのPNPトランジスタQ17のベースと、エミッタフォロワ回路6aのNPNトランジスタQ18のベースと、PNPトランジスタQ16のエミッタとに接続されている。NPNトランジスタQ11のベースには、抵抗RsL1を介して外部基準電圧Ref2が供給されている。NPNトランジスタQ11のコレクタは、PNPトランジスタQ15のコレクタとベースとに結合されている。
PNPトランジスタQ15のベースとコレクタとは、互いに結合され、PNPトランジスタQ15・Q16のベースは、互いに接続されている。PNPトランジスタQ15のエミッタは、電源電圧Vccが供給されるラインに抵抗R1を介して結合されている。PNPトランジスタQ16のコレクタは、電源電圧Vccが供給されるラインに抵抗R2を介して結合されている。
NPNトランジスタQ11のベースと抵抗RsL1との間の接続点には、コンデンサCp1の一端が接続され、コンデンサCp1の他端は接地されている。NPNトランジスタQ13のベースと抵抗RsH1との間の接続点には、コンデンサCp2の一端が接続され、コンデンサCp2の他端は接地されている。
エミッタフォロワ回路4aのPNPトランジスタQ17のコレクタは、定電流源IcH2の一端と帰還抵抗RfH1の他端とに結合されており、定電流源IcH2の他端は、電源電圧Vccのラインに接続されている。PNPトランジスタQ17のエミッタは接地されている。エミッタフォロワ回路6aのNPNトランジスタQ18のエミッタは、帰還抵抗RfL1の他端と定電流源IcL2の一端とに接続されており、定電流源IcL2の他端は、接地されている。
このように、差動アンプの第1入力端子であるNPNトランジスタQ14のベースに受光素子PDの一端が接続されるとともに該受光素子PDの他端が接地され、差動アンプの入力端子と出力端子との間(NPNトランジスタQ14のベースとコレクタとの間)に受光素子PDからの光電流を電圧に変換するための第1の抵抗である帰還抵抗RfH1が接続されている。第1入力端子であるNPNトランジスタQ14のベースに流れる電流と第1抵抗である帰還抵抗RfH1とによって生じるオフセット電圧に対し、同一の電圧を発生させるため第1抵抗と同値の第2抵抗である抵抗RsH1を介して外部基準電圧Ref2が差動アンプの第2入力端子であるNPNトランジスタQ13のベースに供給される。
差動アンプと外部基準電圧Ref2との出力電圧差をとるための後段の差動アンプ回路8bを有する受光アンプ回路1eにおいて、後段の差動アンプ回路8bの差動増幅器A3の増幅率を1未満とする。
これにより、図3及び図4を参照して前述した接地アンプ構成よりも少ない回路規模により、接地アンプ構成と同様に受光アンプ回路の出力電圧範囲を狭めることなく、熱ノイズを低減することができる。
また、NPNトランジスタQ13と抵抗RsH1との間に一端が結合されて他端が接地されたコンデンサCp2を設け、NPNトランジスタQ11と抵抗RsL1との間に一端が結合されて他端が接地されたコンデンサCp1を設けることにより、差動増幅器A5・A6の高周波側のノイズを低減することができる。
(実施の形態6)
図6は、実施の形態6の受光アンプ回路1fの構成を示す回路図である。受光アンプ回路1fの受光素子PDの他端は、電源電圧が供給される端子に結合されている。
図6は、実施の形態6の受光アンプ回路1fの構成を示す回路図である。受光アンプ回路1fの受光素子PDの他端は、電源電圧が供給される端子に結合されている。
これまで実施の形態1〜5において説明した受光アンプ回路は、P型半導体基板の上に形成され、受光素子は、接地電位(GND)と前置アンプ回路の入力端子との間に接続されている。この場合、受光アンプ回路からの出力信号は、光入射信号に対し正出力する。
これに対して図6に示す受光アンプ回路1fは、N型半導体基板の上に形成されており、受光素子PDは、電源電圧(Vcc)が供給される端子と前置アンプ回路の入力端子との間に接続されている。この場合、受光アンプ回路からの出力信号は、光入射信号に対し負出力する。また、負出力であるため、受光アンプ回路1fは、これまで述べた正出力の動作と全く対称の動作をする。
従って、図2に示す受光アンプ回路1bの受光素子PDを、電源電圧(Vcc)が供給される端子と前置アンプ回路の入力端子との間に接続した例で説明すると、データ再生時には帰還抵抗RfL1に接続されるNPNトランジスタQ2により構成されるエミッタフォロワ回路6を用い、後段の差動アンプ回路8bに設けられた差動増幅器A4のゲインは1未満に設定される。また、データ書き込み時には、帰還抵抗RfH1に接続されるPNPトランジスタQ1により構成されるエミッタフォロワ回路4を用い、後段の差動アンプ回路8bに設けられた差動増幅器A3のゲインは1以上に設定される。以上により、受光アンプ回路の出力電圧範囲を狭めることなく、ノイズを低減することができる。
(実施の形態7)
図7は、実施の形態7の受光アンプ回路1gの構成を示す回路図である。受光アンプ回路1gは、前置アンプ回路2gを備えている。前置アンプ回路2gは、増幅器A5を有している。増幅器A5の入力端子には、受光素子PDが結合されている。増幅器A5の一方の出力端子と入力端子との間に帰還抵抗Rf1が設けられている。増幅器A5の他方の出力端子と入力端子との間に帰還抵抗Rf2が設けられている。
図7は、実施の形態7の受光アンプ回路1gの構成を示す回路図である。受光アンプ回路1gは、前置アンプ回路2gを備えている。前置アンプ回路2gは、増幅器A5を有している。増幅器A5の入力端子には、受光素子PDが結合されている。増幅器A5の一方の出力端子と入力端子との間に帰還抵抗Rf1が設けられている。増幅器A5の他方の出力端子と入力端子との間に帰還抵抗Rf2が設けられている。
受光アンプ回路1gは、前置アンプ回路3gを備えている。前置アンプ回路3gは、前置アンプ回路2gと同一の構成を有しており、受光素子PDからは分離されている。前置アンプ回路3gは、増幅器A6を有している。増幅器A6の一方の出力端子と入力端子との間に帰還抵抗Rf3が設けられている。増幅器A6の他方の出力端子と入力端子との間に帰還抵抗Rf4が設けられている。
スイッチSW1は、差動増幅器A3の一方の入力端子を、増幅器A5の2個の出力端子のいずれかに接続する。スイッチSW2は、差動増幅器A3の他方の入力端子を、増幅器A6の2個の出力端子のいずれかに接続する。
前述したように、RAMディスクなどの反射率の小さいディスクを再生する場合、受光アンプ回路の感度は非常に大きくする必要があるため、受光アンプ回路のゲイン抵抗(Rf1×Rf4/Rs2)も大きくしなければならない。抵抗値が大きくなると、受光アンプ回路自身のノイズも大きくなるため、受光アンプ回路の出力信号VoのS/N比が非常に悪くなる。受光アンプ回路のノイズは主に熱ノイズが支配的であり、受光アンプ回路における熱ノイズは、
{4k(Rf1)T(Δf)}1/2×Rf4/Rs2
で表される。受光アンプ回路の熱ノイズを下げるためには、前置アンプ回路2gの帰還抵抗Rf1を小さくするか、もしくは、後段の差動アンプ回路8aのゲイン(Rf4/Rs2)を小さくする必要がある。前置アンプ回路2gの帰還抵抗Rf1は熱ノイズに対し平方根(ルート)で寄与するが、後段の差動アンプ回路8aのゲイン(Rf4/Rs2)は熱ノイズを(Rf4/Rs2)倍するため、このゲイン(Rf4/Rs2)を1未満に設定する方が有効である。本実施の形態では、後段の差動アンプ回路8aのゲイン(Rf4/Rs2)を1未満に設定することにより、熱ノイズを低減することができる。
{4k(Rf1)T(Δf)}1/2×Rf4/Rs2
で表される。受光アンプ回路の熱ノイズを下げるためには、前置アンプ回路2gの帰還抵抗Rf1を小さくするか、もしくは、後段の差動アンプ回路8aのゲイン(Rf4/Rs2)を小さくする必要がある。前置アンプ回路2gの帰還抵抗Rf1は熱ノイズに対し平方根(ルート)で寄与するが、後段の差動アンプ回路8aのゲイン(Rf4/Rs2)は熱ノイズを(Rf4/Rs2)倍するため、このゲイン(Rf4/Rs2)を1未満に設定する方が有効である。本実施の形態では、後段の差動アンプ回路8aのゲイン(Rf4/Rs2)を1未満に設定することにより、熱ノイズを低減することができる。
本発明は上述した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
本発明は、光ディスクを再生および/または記録可能な装置に用いられる光ピックアップ装置用の受光アンプ回路および光ピックアップ装置に適用することができる。
1a、1b、1c、1d、1e、1f、1g 受光アンプ回路
2、2c、2g 前置アンプ回路
3、3c、3g 前置アンプ回路
4、4a エミッタフォロワ回路(出力電圧拡大回路)
5 エミッタフォロワ回路
6、6a エミッタフォロワ回路(出力回路)
7 エミッタフォロワ回路
8a、8b 差動アンプ回路
9 前置差動アンプ回路
10、11 差動増幅器
PD 受光素子
Cp、Cp1、Cp2 コンデンサ
A1、A2 増幅器
A3 差動増幅器(第1差動増幅器)
A4 差動増幅器(第2差動増幅器)
RfH1、RfL1、RfH2、RfL2 帰還抵抗
Q1、Q3 PNPトランジスタ
Q2、Q4、Q5、Q6 NPNトランジスタ
Ref1、Ref2 基準電圧
Vcc 電源電圧
2、2c、2g 前置アンプ回路
3、3c、3g 前置アンプ回路
4、4a エミッタフォロワ回路(出力電圧拡大回路)
5 エミッタフォロワ回路
6、6a エミッタフォロワ回路(出力回路)
7 エミッタフォロワ回路
8a、8b 差動アンプ回路
9 前置差動アンプ回路
10、11 差動増幅器
PD 受光素子
Cp、Cp1、Cp2 コンデンサ
A1、A2 増幅器
A3 差動増幅器(第1差動増幅器)
A4 差動増幅器(第2差動増幅器)
RfH1、RfL1、RfH2、RfL2 帰還抵抗
Q1、Q3 PNPトランジスタ
Q2、Q4、Q5、Q6 NPNトランジスタ
Ref1、Ref2 基準電圧
Vcc 電源電圧
Claims (16)
- 受光素子が接続される電圧並列帰還型の第1前置アンプ回路と、前記受光素子と分離されて前記第1前置アンプ回路と同一型の第2前置アンプ回路と、前記第1前置アンプ回路と前記第2前置アンプ回路との出力電圧差を増幅する差動アンプ回路とを備えており、前記第1前置アンプ回路及び前記第2前置アンプ回路は、増幅器と、前記増幅器に対して互いに並列に設けられた複数個の帰還抵抗とをそれぞれ有しており、前記複数個の帰還抵抗の一端が、前記増幅器の入力端子に共通に接続されている受光アンプ回路であって、
前記差動アンプ回路の増幅率は、1未満であり、
前記第1前置アンプ回路の前記複数個の帰還抵抗の少なくとも1つの他端と前記増幅器の出力端子とに結合されて前記増幅器からの出力電圧範囲を拡大して前記差動アンプ回路に供給するための出力電圧拡大回路を前記第1前置アンプ回路に設けたことを特徴とする受光アンプ回路。 - 前記出力電圧拡大回路は、PNPトランジスタにより構成されるエミッタフォロワ回路を含む請求項1記載の受光アンプ回路。
- 前記第1前置アンプ回路の前記複数個の帰還抵抗の残りの他端と前記増幅器の出力端子とに結合されて前記増幅器からの出力電圧を前記差動アンプ回路に供給するための出力回路を前記第1アンプ回路に設けた請求項1記載の受光アンプ回路。
- 前記出力回路は、NPNトランジスタにより構成されるエミッタフォロワ回路を含む請求項3記載の受光アンプ回路。
- 前記出力電圧拡大回路と前記出力回路とを前記第2前置アンプ回路に設け、
前記差動アンプは、前記第1前置アンプ回路に設けた出力電圧拡大回路と前記第2前置アンプ回路に設けた出力電圧拡大回路とに結合された第1差動増幅器と、
前記第1前置アンプ回路に設けた出力回路と前記第2前置アンプ回路に設けた出力回路とに結合された第2差動増幅器とを有しており、
前記第1差動増幅器の増幅率は、1未満であり、
前記第2差動増幅器の増幅率は、1以上である請求項3記載の受光アンプ回路。 - 前記第1前置アンプ回路の前記複数個の帰還抵抗の少なくとも前記1つの抵抗値は、前記複数個の帰還抵抗の前記残りの抵抗値よりも大きい請求項3記載の受光アンプ回路。
- 前記第2前置アンプ回路に設けた増幅器は、トランジスタによって構成されており、
前記トランジスタのコレクタとグランドとの間にコンデンサを設けた請求項1記載の受光アンプ回路。 - 前記第2前置アンプ回路に設けた増幅器は、トランジスタによって構成されており、
前記トランジスタのコレクタと前記トランジスタのベースとの間にコンデンサを設けた請求項1記載の受光アンプ回路。 - 前記第1前置アンプ回路、前記第2前置アンプ回路及び差動アンプ回路は、同一のP型半導体基板上に形成されており、
前記受光素子は、グランドと前記第1前置アンプ回路とに接続されており、
前記出力電圧拡大回路は、PNPトランジスタにより構成されるエミッタフォロワ回路を含む請求項1記載の受光アンプ回路。 - 前記第1前置アンプ回路、前記第2前置アンプ回路及び差動アンプ回路は、同一のN型半導体基板上に形成されており、
前記受光素子は、電源電圧が印加される端子と前記第1前置アンプ回路とに接続されており、
前記出力電圧拡大回路は、NPNトランジスタにより構成されるエミッタフォロワ回路を含む請求項1記載の受光アンプ回路。 - 受光素子が接続される電圧並列帰還型の前置差動アンプ回路と、前記前置差動アンプ回路の出力電圧と第1基準電圧との間の差を増幅する差動アンプ回路とを備えており、前記前置差動アンプ回路は、差動増幅器と、前記差動増幅器に対して互いに並列に設けられた複数個の帰還抵抗とをそれぞれ有しており、前記複数個の帰還抵抗の一端が、前記差動増幅器の入力端子の一方に共通に接続されている受光アンプ回路であって、
前記差動アンプ回路の増幅率は、1未満であり、
前記複数個の帰還抵抗の少なくとも1つの他端と前記差動増幅器の出力端子とに結合されて前記差動増幅器からの出力電圧範囲を拡大して前記差動アンプ回路に供給するための出力電圧拡大回路を設けたことを特徴とする受光アンプ回路。 - 前記差動増幅器は、抵抗を介して第2基準電圧を受け取る他方の入力端子を有しており、
前記差動増幅器の前記他方の入力端子と前記抵抗との間の接続点にコンデンサの一端を接続し、前記コンデンサの他端を接地した請求項11記載の受光アンプ回路。 - 前記前置差動アンプ回路及び前記差動アンプ回路は、同一のP型半導体基板上に形成されており、
前記受光素子は、グランドと前記前置差動アンプ回路とに接続されており、
前記出力電圧拡大回路は、PNPトランジスタにより構成されるエミッタフォロワ回路を含む請求項11記載の受光アンプ回路。 - 前記前置差動アンプ回路及び前記差動アンプ回路は、同一のN型半導体基板上に形成されており、
前記受光素子は、電源電圧が印加される端子と前記第1前置差動アンプ回路とに接続されており、
前記出力電圧拡大回路は、NPNトランジスタにより構成されるエミッタフォロワ回路を含む請求項11記載の受光アンプ回路。 - レーザ光を出射する半導体レーザ素子と、
前記半導体レーザ素子から出射して光ディスクによって反射されたレーザ光を光電変換して増幅するために設けられた請求項1記載の受光アンプ回路とを備えたことを特徴とする光ピックアップ装置。 - 前記光ディスクは、低反射型光ディスクを含み、
前記低反射型光ディスクによって反射されたレーザ光を光電変換して増幅するときは、前記複数個の帰還抵抗の少なくとも前記1つに結合された前記出力電圧拡大回路から出力される出力電圧が前記差動アンプ回路に供給される請求項15に記載の光ピックアップ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005317553A JP2007122841A (ja) | 2005-10-31 | 2005-10-31 | 受光アンプ回路及び光ピックアップ装置 |
US11/591,037 US7427738B2 (en) | 2005-10-31 | 2006-10-31 | Light-receiving amplifier and optical pickup device |
CNA2006101366256A CN1959821A (zh) | 2005-10-31 | 2006-10-31 | 光接收放大器电路和光拾取器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005317553A JP2007122841A (ja) | 2005-10-31 | 2005-10-31 | 受光アンプ回路及び光ピックアップ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007122841A true JP2007122841A (ja) | 2007-05-17 |
Family
ID=37995024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005317553A Pending JP2007122841A (ja) | 2005-10-31 | 2005-10-31 | 受光アンプ回路及び光ピックアップ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7427738B2 (ja) |
JP (1) | JP2007122841A (ja) |
CN (1) | CN1959821A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7859342B2 (en) * | 2005-10-25 | 2010-12-28 | Panasonic Corporation | Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same |
US7816988B2 (en) * | 2006-02-03 | 2010-10-19 | Honglei Wu | Amplifier |
JP5231118B2 (ja) * | 2008-07-24 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 受光アンプ回路 |
JP2010136030A (ja) * | 2008-12-03 | 2010-06-17 | Panasonic Corp | 受光増幅回路および光ディスク装置 |
CN101806620B (zh) * | 2010-03-16 | 2011-05-25 | 宁波汉迪传感技术有限公司 | 一种光电探测前置放大电路 |
US8405461B2 (en) * | 2011-03-30 | 2013-03-26 | Sumitomo Electric Industries, Ltd. | Light receiving circuit with differential output |
CN103900686B (zh) * | 2014-04-15 | 2015-11-25 | 电子科技大学 | 一种用于高速光电探测器的前级放大电路 |
US10381036B1 (en) * | 2016-02-16 | 2019-08-13 | Seagate Technology Llc | Laser bias calibration |
US9741385B1 (en) | 2016-02-16 | 2017-08-22 | Seagate Technology Llc | Digital automatic power control |
US10056132B1 (en) | 2016-02-16 | 2018-08-21 | Seagate Technology Llc | Assignable registers on a preamp chip |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03165609A (ja) * | 1989-11-24 | 1991-07-17 | Sharp Corp | 光電流増幅装置 |
JP3487893B2 (ja) * | 1994-02-18 | 2004-01-19 | シャープ株式会社 | 光パルス受信回路 |
KR100287172B1 (ko) * | 1998-02-19 | 2001-04-16 | 윤종용 | 리모콘의 프리앰프 회로 |
JP3775574B2 (ja) * | 2001-05-22 | 2006-05-17 | シャープ株式会社 | 光結合装置 |
JP3857123B2 (ja) * | 2001-12-14 | 2006-12-13 | シャープ株式会社 | 受光アンプ回路及びそれを用いた光ディスク記録再生装置 |
JP2004120311A (ja) * | 2002-09-26 | 2004-04-15 | Sharp Corp | 受光アンプ回路 |
JP2004260230A (ja) * | 2003-02-24 | 2004-09-16 | Nec Kansai Ltd | 光電流・電圧変換回路 |
-
2005
- 2005-10-31 JP JP2005317553A patent/JP2007122841A/ja active Pending
-
2006
- 2006-10-31 CN CNA2006101366256A patent/CN1959821A/zh active Pending
- 2006-10-31 US US11/591,037 patent/US7427738B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1959821A (zh) | 2007-05-09 |
US20070096013A1 (en) | 2007-05-03 |
US7427738B2 (en) | 2008-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007122841A (ja) | 受光アンプ回路及び光ピックアップ装置 | |
JP4228020B2 (ja) | 受光増幅回路、光ピックアップ装置および光ディスク装置 | |
JP4646772B2 (ja) | 光電流増幅回路、及び光ピックアップ装置 | |
JP4397841B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
US7449670B2 (en) | Amplifier circuit and optical pickup device | |
JP4844072B2 (ja) | 受光増幅回路、及びそれを用いた光ピックアップ装置 | |
US7263046B2 (en) | Photo-detector amplifier circuit for optical disk device | |
JP2004022051A (ja) | 受光アンプ素子 | |
JP2007110021A (ja) | 受光回路 | |
JPH0684176A (ja) | 光学データ記憶システムにおける光検出器用差動増幅器 | |
JP2005080278A (ja) | 電流検出によるリミッタ回路を採用した電流−電圧変換および増幅回路 | |
JP2007060306A (ja) | 光電流増幅回路、及び光ピックアップ装置 | |
KR0185952B1 (ko) | 레이저출력안정화서보 | |
US7408143B2 (en) | Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor | |
JP4230391B2 (ja) | 受光アンプ素子、光ピックアップ装置、および光ディスク装置 | |
JP2009212702A (ja) | 受光増幅回路、光ピックアップ装置および光ディスク装置 | |
JP2010136030A (ja) | 受光増幅回路および光ディスク装置 | |
JP2007294492A (ja) | 光電変換装置 | |
JP4566893B2 (ja) | 受光増幅回路、及び、光ピックアップ装置 | |
JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
JP2005210147A (ja) | 受光アンプ回路及びそれを備える光ピックアップ素子 | |
JP2005026420A (ja) | フォトダイオード回路 | |
JP2008277915A (ja) | 光電変換装置 | |
JP2008306673A (ja) | 増幅回路 | |
JP2923169B2 (ja) | 受光増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |