JP3775574B2 - 光結合装置 - Google Patents
光結合装置 Download PDFInfo
- Publication number
- JP3775574B2 JP3775574B2 JP2001153082A JP2001153082A JP3775574B2 JP 3775574 B2 JP3775574 B2 JP 3775574B2 JP 2001153082 A JP2001153082 A JP 2001153082A JP 2001153082 A JP2001153082 A JP 2001153082A JP 3775574 B2 JP3775574 B2 JP 3775574B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- photodiode
- voltage conversion
- circuit
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトカプラなどとして実現される光結合装置に関し、特に２次側の受光集積回路における高速化に関する。
【０００２】
【従来の技術】
図６は、一般的なフォトカプラ１の構成を示す断面図である。フォトカプラ１は、１次側の端子２から入力された電気信号を１次側の発光集積回路３で一旦光信号に変換し、２次側の前記受光集積回路４で再び電気信号に変換し、２次側の端子５から出力することで、１次側回路と２次側回路とを電気的に遮断し、機器間が電気的に絶縁状態で、信号の送受信を実現するものである。発光ダイオードなどの前記発光集積回路３上の発光素子と、フォトダイオードなどの前記受光集積回路４上の受光素子とは、相互に近接して対向配置され、それらの間のギャップには所定の誘電率を有する半透明のエポキシ樹脂６が充填され、さらに外側は遮光性のエポキシ樹脂７で封止されている。
【０００３】
図７は、従来技術のフォトカプラ１１の電気的構成を示すブロック図である。１次側回路は、送信用ドライバＩＣ１２と発光素子１３とから構成されており、２次側回路は、受信用ＩＣ１４から構成されている。送信用ドライバＩＣ１２では、端子Ｖｃｃ１−ＧＮＤ１間の電圧を電源電圧とし、アンプ１５が入力端子ＩＮに入力された電圧信号を電流信号に変換し、駆動素子１６がその電流信号で前記発光素子１３を点灯駆動する。また、１次側回路としては、入力された電気信号を光信号に変換する発光素子のみで構成されることもある。
【０００４】
受信用ＩＣ１４では、端子Ｖｃｃ２−ＧＮＤ２間の電圧を電源電圧とし、前記光信号を受光素子１７が電流信号に変換し、その電流信号を電流−電圧変換アンプ１８が電流−電圧変換した後、コンパレータ１９が波形整形して出力端子ＯＵＴへ出力する。
【０００５】
【発明が解決しようとする課題】
ここで、フォトカプラを特徴付ける重要な特性として、パルス幅歪特性がある。近年、特にＦＡ機器は、半導体の高性能化やデジタル機器の拡大等によって高性能化が進んでおり、ＡＣサーボやプログラマブルコントローラのユニット間をノイズ対策や機器保護のために絶縁しているフォトカプラについても、高速化が要求されている。たとえば、２５Ｍｂｐｓの伝送速度のフォトカプラでは、前記パルス幅歪みは、パルス幅の４０ｎｓｅｃに対して、±６ｎｓｅｃ以下が要求される。
【０００６】
一方、発光素子１３の光出力ばらつきや、前記エポキシ樹脂６，７でのモールド成型時の送信側回路と受信側回路との間の距離の製造ばらつきなどによって受光素子１７に入射する光量が大きく変化するとともに、受信側回路の製造ばらつきによる電流−電圧変換アンプ１８のゲインのばらつきがあり、高速のフォトカプラを実現するためには、受光素子１７への入射光量の変化に対する出力パルス幅の歪みを最小限に抑える必要がある。
【０００７】
一方、フォトカプラを特徴付けるもう１つの重要な特性として、同相雑音信号除去比（ＣＭＲＲ：Commmon Mode Rejection Ratio）がある。このＣＭＲ特性は外乱ノイズに対しての誤動作のしにくさを表す量である。前述の図６で示すように、フォトカプラ１は、前記集積回路３，４間が所定の誘電率を有するエポキシ樹脂６で充填されてコンデンサ構造となっており、該集積回路３，４間がその寄生容量によって接続されることになる。したがって、フォトカプラ１の入力側と出力側とにパルスの立上り、立下りが（ｄｖ／ｄｔ）であるような急峻なノイズが入った場合、前記寄生容量をＣとすると、Ｃ・（ｄｖ／ｄｔ）のノイズ電流が入出力間に流れ、このノイズ電流の一部が受光集積回路４上の受光素子に流込んだ場合、誤動作を生じる原因になる。
【０００８】
この誤動作を防ぐ方法として、受光素子上にＩＴＯ膜のような透明の導電性膜を被せ、その電位を受信側のＧＮＤ電位に接地しておく方式がある。このような構成では、前記寄生容量によるノイズ電流は、前記透明導電膜を介して出力側のＧＮＤに流れ、入力側の光信号のみを受光素子で受けることで、ノイズによる誤動作を防止し、高いＣＭＲ特性を実現することができる。しかしながら、前記導電性膜を形成するための専用のプロセス装置が必要となり、プロセスが複雑になるという問題がある。
【０００９】
そこで、前記寄生容量による誤動作を防止する他の方法として、たとえば特許第２５３１０７０号で示されるように、ダミーフォトダイオードを用いる構成がある。図８は、そのようなダミーフォトダイオード用いた他の従来技術の受光回路２１のブロック図である。この受光回路２１では、同一形状、同一容量で相互に特性の等しい２個のフォトダイオードｄ１，ｄ２を用い、一方のフォトダイオードｄ１のみを発光素子からの光信号の受信用に用い、他方のフォトダイオードｄ２は遮光してダミーフォトダイオードとする。ダミーフォトダイオードｄ２は、その受光面がカーソドのメタル配線２２で覆われ、カーソド電位で遮光されている。
【００１０】
前記フォトダイオードｄ１とフォトダイオードｄ２とは、図９に示すように、田の字のクロス配置になっており、しかも前記の集積回路３，４を搭載するフレームの大きさが、たとえば２×２ｍｍ程度であるのに対して、これらフォトダイオードｄ１，ｄ２の面積は０．１×０．１ｍｍ程度で充分小さく、フォトダイオードｄ１，ｄ２に流込むノイズ電流は略等しくなる。
【００１１】
したがって、フォトダイオードｄ１，ｄ２の出力電流を、電流−電圧変換アンプａ１，ａ２でそれぞれ電圧変換した後、差動アンプであるヒステリシスコンパレータ２３で相互に比較し、こうしてフォトダイオードｄ１からの出力をパルス信号に波形整形することによって、同相のノイズ成分が除去され、出力は高いＣＭＲ特性を実現することができる。
【００１２】
しかしながら、前記電流−電圧変換アンプａ１，ａ２は、抵抗ｒ１，ｒ２およびコンデンサｃ１，ｃ２で負帰還された線形増幅のアンプであり、入射光量の変化に対する出力パルス幅の歪みを小さくしようとした場合、初段アンプの帯域を十分広く取る必要がある。しかしながら、アンプの帯域を広くした場合、前記ＣＭＲ特性が悪化するという問題がある。
【００１３】
すなわち、たとえば前記２５Ｍｂｐｓの伝送速度の高速高ＣＭＲのフォトカプラには、ＣＭＲ耐量が１０ｋＶ／μｓｅｃで、Ｖｃｍ＝１０００Ｖの目標があり、この場合、図１０（ａ）で示すようにノイズパルスの立上がり時間が１００ｎｓｅｃとすると、その波高値は１ｋＶとなり、それによって１次−２次間の容量結合でフォトダイオードｄ１，ｄ２に流れるノイズ電流波形は、図１０（ｂ）で示すように１００ｎｓｅｃのパルス波形になり、したがって１０ＭＨｚ以上の高周波成分を含んでいるので、アンプの帯域を前記２５Ｍｂｐｓに対応した帯域から広くする程、前記の高周波成分を増幅し易くなり、ノイズによる誤動作が起こり易くなる。
【００１４】
このため、ＣＭＲ特性を確保するにあたって、前記アンプの帯域で対応することができず、フォトダイオードｄ１への入射光量を一定にすることで対応することになり、製造ばらつきに対する許容範囲が狭くなり、高速高ＣＭＲのフォトカプラを充分な歩留まりを確保して製造することは困難であるという問題がある。
【００１５】
本発明の目的は、ノイズに対する誤動作の耐量を低下させずに、受光素子への入射光量の変化に対するパルス幅歪みを最小限に抑え、パルスの伝送レートを高速化することができる光結合装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明の光結合装置は、１次側回路では入力された電気信号を発光素子で光信号に変換し、２次側回路では前記発光素子に近接して対向配置される受光素子で受光した前記光信号を電気信号に変換して出力するようにした光結合装置において、前記２次側回路では、前記受光素子で光電変換された光電流を増幅するための電流−電圧変換アンプの負帰還回路に、入力光電流のレベルに対応してインピーダンスが変化するインピーダンス可変手段を備え、該インピーダンス可変手段によって、前記入力光電流のレベルが大きくなる程、電流−電圧変換アンプのゲインを低下することを特徴とする。
【００１７】
上記の構成によれば、入力された電気信号を１次側回路で一旦光信号に変換し、２次側回路で再び電気信号に変換することで、１次側回路と２次側回路とを電気的に遮断する、いわゆるフォトカプラなどとして実現される光結合装置において、受光素子で光電変換された光電流を増幅するための電流−電圧変換アンプの負帰還回路に、入力光電流のレベルに対応してインピーダンスが変化するインピーダンス可変手段を設け、該電流−電圧変換アンプのゲインを、前記入力光電流が小さいときは大きくし、入力光電流が大きくなると小さくすることによって、該電流−電圧変換アンプからの出力を同じしきい値で波形整形しても、光量によるパルス幅歪みを最小限に抑えることができる。
【００１８】
これによって、前記パルスの伝送レートを高速化することができる。また、２次側回路を２組設け、前記受光素子をフォトダイオードとダミーフォトダイオードとして、同相雑音信号を除去するようにした構成では、ノイズによる同相電流に対しては電流−電圧変換アンプのゲインが共に低下するので、誤動作がおきにくくなり、ＣＭＲ特性を高くすることができる。
【００１９】
また、本発明の光結合装置では、前記インピーダンス可変手段は、第１の抵抗およびトランジスタの直列回路と、コンデンサとが前記電流−電圧変換アンプの出力と負入力との間に相互に並列に設けられるとともに、前記トランジスタのコレクタとベースとの間に設けられる第２の抵抗を備えて構成されることを特徴とする。
【００２０】
上記の構成によれば、入力光電流の周波数が高くなるとインピーダンス可変手段のトランジスタの電流増幅率が小さくなってゆき、該インピーダンス可変手段のインピーダンスが大きくなるので、電流−電圧変換アンプの周波数特性にはカットオフ周波数付近にゲインのピーキングが発生し、前記光電流に対する帯域の延び率が大きくなり、該光電流のばらつきによるによるパルス幅歪みをさらに小さくすることができる。
【００２１】
さらにまた、本発明の光結合装置は、前記受光素子を同相雑音信号を除去するためにフォトダイオードとダミーフォトダイオードとで構成し、それらに個別に対応する前記電流−電圧変換アンプの内、フォトダイオード側の電流−電圧変換アンプの出力に受信感度を調整するためのオフセット回路を設け、前記オフセット回路による電流−電圧変換アンプの出力の不整合をキャンセルするように、前記フォトダイオードとダミーフォトダイオードとを相互に異なる面積に形成することを特徴とする。
【００２２】
上記の構成によれば、フォトダイオードにダミーフォトダイオードを設け、それらに個別に対応する電流−電圧変換アンプの出力の差分を求めることで同相雑音信号を除去し、高ＣＭＲ特性を得るようにした構成において、受信感度の調整のために設けたオフセット回路による出力の不整合を、フォトダイオードとダミーフォトダイオードとの面積比を調整することでキャンセルする。
【００２３】
したがって、受信感度の調整を、問題なく行うことができる。
【００２４】
【発明の実施の形態】
本発明の実施の一形態について、図１に基づいて説明すれば、以下のとおりである。
【００２５】
図１は、本発明の実施の一形態の受光回路３１の電気的構成を示すブロック図である。この受光回路３１では、同一形状、同一容量で相互に特性の等しい２個のフォトダイオードＤ１，Ｄ２を用い、一方のフォトダイオードＤ１のみを発光素子からの光信号の受信用に用い、他方のフォトダイオードＤ２は遮光してダミーフォトダイオードとする。ダミーフォトダイオードＤ２は、その受光面がカーソドのメタル配線３２で覆われ、カーソド電位で遮光されている。
【００２６】
フォトダイオードＤ１，Ｄ２の出力電流は、電流−電圧変換アンプＡ１，Ａ２でそれぞれ電圧変換された後、差動アンプであるヒステリシスコンパレータ３３で相互に比較され、こうしてフォトダイオードＤ１からの出力をパルス信号に波形整形することによって、同相のノイズ成分が除去され、高いＣＭＲ特性の出力が得られている。
【００２７】
注目すべきは、本発明では、電流−電圧変換アンプＡ１，Ａ２は、インピーダンス可変回路Ｚ１，Ｚ２を介して負帰還がそれぞれ行われる非線形増幅のアンプであることである。インピーダンス可変回路Ｚ１は、電流−電圧変換アンプＡ１の出力と負入力との間に、抵抗Ｒｌおよびダイオード接続されたトランジスタＱ１の直列回路と、コンデンサＣ１とが相互に並列に設けられて構成されている。整合性を得るために、ダミーフォトダイオードＤ２側でも、インピーダンス可変回路Ｚ２は、電流−電圧変換アンプＡ２の出力と負入力との間に、抵抗Ｒ２およびダイオード接続されたトランジスタＱ２の直列回路と、コンデンサＣ２とが相互に並列に設けられて構成され、Ｒ２＝Ｒ１、Ｑ２＝Ｑ１およびＣ２＝Ｃ１に形成されている。
【００２８】
したがって、フォトダイオードＤ１を流れる電流をＩｐｄ、電流−電圧変換アンプＡ１の入力端子のバイアス電流をＩｂとすると、インピーダンス可変回路Ｚ１のインピーダンスＺ１は、以下のように表される。
【００２９】
Ｚ１＝Ｒ１＋（ｋＴ／ｑ）／（Ｉｂ＋Ｉｐｄ） …（１）
ただし、ｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは素電荷である。
【００３０】
したがって、フォトダイオードＤ１の電流Ｉｐｄが増加すると、インピーダンスＺ１は減少するので、大きな信号が入ってきた場合、電流−電圧変換アンプＡ１のゲインが低下する。こうして、電流−電圧変換アンプＡ１は対数圧縮した出力電圧をヒステリシスコンパレータ３３に与えるので、該ヒステリシスコンパレータ３３が電流−電圧変換アンプＡ２からの固定しきい値で波形整形しても、出力パルス幅の増大を防ぐことができる。また、ダミーフォトダイオードＤ２とフォトダイオードＤ１とにノイズによる同相電流が流れた場合、電流−電圧変換アンプＡ１，Ａ２のゲインが低下するので、誤動作がおきにくくなり、高ＣＭＲ特性を実現することができる。
【００３１】
また、電流−電圧変換アンプＡ１のカットオフ周波数（帯域）ｆｃは、該電流−電圧変換アンプＡ１自体の帯域が充分広いとすると、
ｆｃ＝１／（２π・Ｃ１・Ｚ１） …（２）
となる。
【００３２】
したがって、前記のようにフォトダイオードＤ１の電流Ｉｐｄが増加し、インピーダンスＺ１が減少すると、カットオフ周波数ｆｃは大きくなる。たとえば、Ｒ１＝５ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝２μＡ、Ｉｐｄ＝１μＡ、Ｔ＝３００Ｋとすると、Ｚ１＝１３．６ｋΩとなり、ｆｃ＝３９ＭＨｚとなる。Ｉｐｄ＝２μＡに増加した場合、Ｚ１＝１１．４５ｋΩ、ｆｃ＝４６．３ＭＨｚとなる。
【００３３】
このようにインピーダンスＺ１を可変するトランジスタＱ１および抵抗Ｒｌの直列回路に並列にコンデンサＣ１を入れることによって、フォトダイオードＤ１の電流Ｉｐｄに比例して前記式１からインピーダンスＺ１が低下すると、前記式２から電流−電圧変換アンプＡ１の帯域が広くなる。この作用によって、入射光量変動によるパルス幅歪みをさらに低減することが可能となる。また、フォトダイオードＤ１の電流Ｉｐｄが流れていないときの電流−電圧変換アンプＡ１の帯域を狭くすることができ、高いＣＭＲ特性を実現するのにも都合がよい。
【００３４】
本発明の実施の他の形態について、図２および図３に基づいて説明すれば、以下のとおりである。
【００３５】
図２は、本発明の実施の他の形態の受光回路４１の電気的構成を示すブロック図である。この受光回路４１は前述の受光回路３１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。前述の受光回路３１では、インピーダンス可変回路Ｚ１，Ｚ２内でインピーダンスの可変を実現するトランジスタＱ１，Ｑ２は、コレクタとベースとの間を接続したダイオード構造となっているのに対して、注目すべきは、この受光回路４１のインピーダンス可変回路Ｚ１ａ，Ｚ２ａでは、前記コレクタとベースとの間に、抵抗Ｒ１ａ，Ｒ２ａがそれぞれ介在されており、電流−電圧変換アンプＡ１，Ａ２は、その周波数特性にピーキングを有することである。そして、ダミーフォトダイオードＤ２側も整合性を得るために、前記Ｒ２＝Ｒ１とともに、Ｒ２ａ＝Ｒ１ａとなっている。
【００３６】
したがって、前記式１は、
のように表される。ｈＦＥ（Ｑ１）は、トランジスタＱ１の電流増幅率である。この電流増幅率ｈＦＥは、周波数特性を有し、以下の複素表現で表される。
【００３７】
ｈＦＥ（ｊｆ）＝ｈＦＥ０／（１＋ｈＦＥ０・（ｆ／ｆＴｈ）・ｊ）…（４）
ここで、ｆＴｈは、遷移周波数と呼ばれ、ｈＦＥ＝１となる周波数である。
【００３８】
一方、ゲイン抵抗のインピーダンスは、Ｚ１とＣ１とを並列接続した値になり、周波数特性を持つことになる。
【００３９】
ゲイン抵抗＝Ｚ１//Ｃ１＝Ｚ１／（１＋２π・ｆ・Ｃ１・ｊ） …（５）
この計算は非常に複雑であるけれども、たとえばＲ１＝５ｋΩ、Ｒ１ａ＝１０ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝２μＡ、Ｉｐｄ＝５μＡ、Ｔ＝３００Ｋ、ｈＦＥ０＝１００、ｆＴｈ＝１ＧＨｚとして、前記式５からゲイン抵抗の周波数特性を計算すると、図３（ａ）で示すようになり、ピーキングが発生する。抵抗Ｒ１ａの値を小さくすると、前記ピーキングはなくなる。
【００４０】
したがって、前記インピーダンス可変回路Ｚ１を用いた電流−電圧変換アンプＡ１の周波数特性を図３（ｂ）において参照符α１で示すとき、このインピーダンス可変回路Ｚ１ａを用いた場合には、周波数が高くなるとｈＦＥ（Ｑ１）が小さくなってゆき、インピーダンスＺ１が大きくなるので、周波数特性には、前記式２から、参照符α２で示すように、カットオフ周波数ｆｃ付近にゲインのピーキングが発生する。これによって、前記フォトダイオードＤ１の電流Ｉｐｄに対する帯域の延び率が大きくなり、該電流Ｉｐｄのばらつきによるによるパルス幅歪みをさらに小さくすることができる。
【００４１】
本発明の実施のさらに他の形態について、図４および図５ならびに前記図９に基づいて説明すれば、以下のとおりである。
【００４２】
図４は、本発明の実施のさらに他の形態の受光回路５１の電気的構成を示すブロック図である。この受光回路５１は前述の受光回路３１，４１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この受光回路５１では、フォトダイオードＤ１ａ側の電流−電圧変換アンプＡ１の出力に、受信感度を調整するためのオフセット回路５２を設けていることである。したがって、前述のようにフォトダイオードＤ１ａ側とダミーフォトダイオードＤ２側とで、電流−電圧変換アンプＡ１，Ａ２間やインピーダンス可変回路Ｚ１，Ｚ２（Ｚ１ａ，Ｚ２ａ）間で整合が取れているために、それらの出力間に若干の不整合が生じる。
【００４３】
このため、通常は、フォトダイオードＤ１ａとダミーフォトダイオードＤ２との面積は、前述の図９のように相互に等しく形成されるのに対して、前記不整合をキャンセルするように、図５で示すように、相互に異なる面積に形成される。その面積比は、１：０．９程度である。これによって、最もＣＭＲ特性が良くなるように受光回路５１を構成することができる。
【００４４】
【発明の効果】
本発明の光結合装置は、以上のように、フォトカプラなどとして実現される光結合装置において、受光素子で光電変換された光電流を増幅するための電流−電圧変換アンプの負帰還回路に、入力光電流のレベルに対応してインピーダンスが変化するインピーダンス可変手段を設け、該電流−電圧変換アンプのゲインを、前記入力光電流が小さいときは大きくし、入力光電流が大きくなると小さくする。
【００４５】
それゆえ、電流−電圧変換アンプからの出力を同じしきい値で波形整形しても、光量によるパルス幅歪みを最小限に抑えることができ、前記パルスの伝送レートを高速化することができる。また、２次側回路を２組設け、前記受光素子をフォトダイオードとダミーフォトダイオードとして、同相雑音信号を除去するようにした構成では、ノイズによる同相電流に対しては電流−電圧変換アンプのゲインが共に低下するので、誤動作がおきにくくなり、ＣＭＲ特性を高くすることができる。
【００４６】
また、本発明の光結合装置は、以上のように、前記インピーダンス可変手段を、第１の抵抗およびトランジスタの直列回路と、コンデンサとを前記電流−電圧変換アンプの出力と負入力との間に相互に並列に設けるとともに、前記トランジスタのコレクタとベースとの間に第２の抵抗を設けて構成する。
【００４７】
それゆえ、入力光電流の周波数が高くなるとインピーダンス可変手段のトランジスタの電流増幅率が小さくなってゆき、該インピーダンス可変手段のインピーダンスが大きくなるので、電流−電圧変換アンプの周波数特性にはカットオフ周波数付近にゲインのピーキングが発生し、前記光電流に対する帯域の延び率が大きくなり、該光電流のばらつきによるによるパルス幅歪みをさらに小さくすることができる。
【００４８】
さらにまた、本発明の光結合装置は、以上のように、フォトダイオードにダミーフォトダイオードを設け、それらに個別に対応する電流−電圧変換アンプの出力の差分を求めることで同相雑音信号を除去し、高ＣＭＲ特性を得るようにした構成において、受信感度の調整のために設けたオフセット回路による出力の不整合を、フォトダイオードとダミーフォトダイオードとの面積比を調整することでキャンセルする。
【００４９】
それゆえ、受信感度の調整を、問題なく行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の受光回路の電気的構成を示すブロック図である。
【図２】本発明の実施の他の形態の受光回路の電気的構成を示すブロック図である。
【図３】前記図１および図２の受光回路における電流−電圧変換アンプの周波数特性を示すグラフである。
【図４】本発明の実施のさらに他の形態の受光回路の電気的構成を示すブロック図である。
【図５】前記図４の受光回路におけるフォトダイオードおよびダミーフォトダイオードの形状を示す正面図である。
【図６】一般的なフォトカプラの構造を示す断面図である。
【図７】典型的な従来技術のフォトカプラの電気的構成を示すブロック図である。
【図８】他の従来技術である受光回路の電気的構成を示すブロック図である。
【図９】前記図８の受光回路におけるフォトダイオードおよびダミーフォトダイオードの形状を示す正面図である。
【図１０】フォトカプラへ印加されるノイズおよびそれによるフォトダイオードの出力波形を示す図である。
【符号の説明】
１ フォトカプラ
２ １次側の端子
３ 発光集積回路
４ 受光集積回路
５ ２次側の端子
６，７ エポキシ樹脂
３１，４１，５１ 受光回路
３２ メタル配線
３３ ヒステリシスコンパレータ
５２ オフセット回路
Ａ１，Ａ２ 電流−電圧変換アンプ
Ｃ１，Ｃ２ コンデンサ
Ｄ１，Ｄ１ａ フォトダイオード（受光素子）
Ｄ２ ダミーフォトダイオード
Ｑ１，Ｑ２ トランジスタ
Ｒｌ，Ｒ２ 抵抗（第１の抵抗）
Ｒ１ａ，Ｒ２ａ 抵抗（第２の抵抗）
Ｚ１，Ｚ２；Ｚ１ａ，Ｚ２ａ インピーダンス可変回路
【発明の属する技術分野】
本発明は、フォトカプラなどとして実現される光結合装置に関し、特に２次側の受光集積回路における高速化に関する。
【０００２】
【従来の技術】
図６は、一般的なフォトカプラ１の構成を示す断面図である。フォトカプラ１は、１次側の端子２から入力された電気信号を１次側の発光集積回路３で一旦光信号に変換し、２次側の前記受光集積回路４で再び電気信号に変換し、２次側の端子５から出力することで、１次側回路と２次側回路とを電気的に遮断し、機器間が電気的に絶縁状態で、信号の送受信を実現するものである。発光ダイオードなどの前記発光集積回路３上の発光素子と、フォトダイオードなどの前記受光集積回路４上の受光素子とは、相互に近接して対向配置され、それらの間のギャップには所定の誘電率を有する半透明のエポキシ樹脂６が充填され、さらに外側は遮光性のエポキシ樹脂７で封止されている。
【０００３】
図７は、従来技術のフォトカプラ１１の電気的構成を示すブロック図である。１次側回路は、送信用ドライバＩＣ１２と発光素子１３とから構成されており、２次側回路は、受信用ＩＣ１４から構成されている。送信用ドライバＩＣ１２では、端子Ｖｃｃ１−ＧＮＤ１間の電圧を電源電圧とし、アンプ１５が入力端子ＩＮに入力された電圧信号を電流信号に変換し、駆動素子１６がその電流信号で前記発光素子１３を点灯駆動する。また、１次側回路としては、入力された電気信号を光信号に変換する発光素子のみで構成されることもある。
【０００４】
受信用ＩＣ１４では、端子Ｖｃｃ２−ＧＮＤ２間の電圧を電源電圧とし、前記光信号を受光素子１７が電流信号に変換し、その電流信号を電流−電圧変換アンプ１８が電流−電圧変換した後、コンパレータ１９が波形整形して出力端子ＯＵＴへ出力する。
【０００５】
【発明が解決しようとする課題】
ここで、フォトカプラを特徴付ける重要な特性として、パルス幅歪特性がある。近年、特にＦＡ機器は、半導体の高性能化やデジタル機器の拡大等によって高性能化が進んでおり、ＡＣサーボやプログラマブルコントローラのユニット間をノイズ対策や機器保護のために絶縁しているフォトカプラについても、高速化が要求されている。たとえば、２５Ｍｂｐｓの伝送速度のフォトカプラでは、前記パルス幅歪みは、パルス幅の４０ｎｓｅｃに対して、±６ｎｓｅｃ以下が要求される。
【０００６】
一方、発光素子１３の光出力ばらつきや、前記エポキシ樹脂６，７でのモールド成型時の送信側回路と受信側回路との間の距離の製造ばらつきなどによって受光素子１７に入射する光量が大きく変化するとともに、受信側回路の製造ばらつきによる電流−電圧変換アンプ１８のゲインのばらつきがあり、高速のフォトカプラを実現するためには、受光素子１７への入射光量の変化に対する出力パルス幅の歪みを最小限に抑える必要がある。
【０００７】
一方、フォトカプラを特徴付けるもう１つの重要な特性として、同相雑音信号除去比（ＣＭＲＲ：Commmon Mode Rejection Ratio）がある。このＣＭＲ特性は外乱ノイズに対しての誤動作のしにくさを表す量である。前述の図６で示すように、フォトカプラ１は、前記集積回路３，４間が所定の誘電率を有するエポキシ樹脂６で充填されてコンデンサ構造となっており、該集積回路３，４間がその寄生容量によって接続されることになる。したがって、フォトカプラ１の入力側と出力側とにパルスの立上り、立下りが（ｄｖ／ｄｔ）であるような急峻なノイズが入った場合、前記寄生容量をＣとすると、Ｃ・（ｄｖ／ｄｔ）のノイズ電流が入出力間に流れ、このノイズ電流の一部が受光集積回路４上の受光素子に流込んだ場合、誤動作を生じる原因になる。
【０００８】
この誤動作を防ぐ方法として、受光素子上にＩＴＯ膜のような透明の導電性膜を被せ、その電位を受信側のＧＮＤ電位に接地しておく方式がある。このような構成では、前記寄生容量によるノイズ電流は、前記透明導電膜を介して出力側のＧＮＤに流れ、入力側の光信号のみを受光素子で受けることで、ノイズによる誤動作を防止し、高いＣＭＲ特性を実現することができる。しかしながら、前記導電性膜を形成するための専用のプロセス装置が必要となり、プロセスが複雑になるという問題がある。
【０００９】
そこで、前記寄生容量による誤動作を防止する他の方法として、たとえば特許第２５３１０７０号で示されるように、ダミーフォトダイオードを用いる構成がある。図８は、そのようなダミーフォトダイオード用いた他の従来技術の受光回路２１のブロック図である。この受光回路２１では、同一形状、同一容量で相互に特性の等しい２個のフォトダイオードｄ１，ｄ２を用い、一方のフォトダイオードｄ１のみを発光素子からの光信号の受信用に用い、他方のフォトダイオードｄ２は遮光してダミーフォトダイオードとする。ダミーフォトダイオードｄ２は、その受光面がカーソドのメタル配線２２で覆われ、カーソド電位で遮光されている。
【００１０】
前記フォトダイオードｄ１とフォトダイオードｄ２とは、図９に示すように、田の字のクロス配置になっており、しかも前記の集積回路３，４を搭載するフレームの大きさが、たとえば２×２ｍｍ程度であるのに対して、これらフォトダイオードｄ１，ｄ２の面積は０．１×０．１ｍｍ程度で充分小さく、フォトダイオードｄ１，ｄ２に流込むノイズ電流は略等しくなる。
【００１１】
したがって、フォトダイオードｄ１，ｄ２の出力電流を、電流−電圧変換アンプａ１，ａ２でそれぞれ電圧変換した後、差動アンプであるヒステリシスコンパレータ２３で相互に比較し、こうしてフォトダイオードｄ１からの出力をパルス信号に波形整形することによって、同相のノイズ成分が除去され、出力は高いＣＭＲ特性を実現することができる。
【００１２】
しかしながら、前記電流−電圧変換アンプａ１，ａ２は、抵抗ｒ１，ｒ２およびコンデンサｃ１，ｃ２で負帰還された線形増幅のアンプであり、入射光量の変化に対する出力パルス幅の歪みを小さくしようとした場合、初段アンプの帯域を十分広く取る必要がある。しかしながら、アンプの帯域を広くした場合、前記ＣＭＲ特性が悪化するという問題がある。
【００１３】
すなわち、たとえば前記２５Ｍｂｐｓの伝送速度の高速高ＣＭＲのフォトカプラには、ＣＭＲ耐量が１０ｋＶ／μｓｅｃで、Ｖｃｍ＝１０００Ｖの目標があり、この場合、図１０（ａ）で示すようにノイズパルスの立上がり時間が１００ｎｓｅｃとすると、その波高値は１ｋＶとなり、それによって１次−２次間の容量結合でフォトダイオードｄ１，ｄ２に流れるノイズ電流波形は、図１０（ｂ）で示すように１００ｎｓｅｃのパルス波形になり、したがって１０ＭＨｚ以上の高周波成分を含んでいるので、アンプの帯域を前記２５Ｍｂｐｓに対応した帯域から広くする程、前記の高周波成分を増幅し易くなり、ノイズによる誤動作が起こり易くなる。
【００１４】
このため、ＣＭＲ特性を確保するにあたって、前記アンプの帯域で対応することができず、フォトダイオードｄ１への入射光量を一定にすることで対応することになり、製造ばらつきに対する許容範囲が狭くなり、高速高ＣＭＲのフォトカプラを充分な歩留まりを確保して製造することは困難であるという問題がある。
【００１５】
本発明の目的は、ノイズに対する誤動作の耐量を低下させずに、受光素子への入射光量の変化に対するパルス幅歪みを最小限に抑え、パルスの伝送レートを高速化することができる光結合装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明の光結合装置は、１次側回路では入力された電気信号を発光素子で光信号に変換し、２次側回路では前記発光素子に近接して対向配置される受光素子で受光した前記光信号を電気信号に変換して出力するようにした光結合装置において、前記２次側回路では、前記受光素子で光電変換された光電流を増幅するための電流−電圧変換アンプの負帰還回路に、入力光電流のレベルに対応してインピーダンスが変化するインピーダンス可変手段を備え、該インピーダンス可変手段によって、前記入力光電流のレベルが大きくなる程、電流−電圧変換アンプのゲインを低下することを特徴とする。
【００１７】
上記の構成によれば、入力された電気信号を１次側回路で一旦光信号に変換し、２次側回路で再び電気信号に変換することで、１次側回路と２次側回路とを電気的に遮断する、いわゆるフォトカプラなどとして実現される光結合装置において、受光素子で光電変換された光電流を増幅するための電流−電圧変換アンプの負帰還回路に、入力光電流のレベルに対応してインピーダンスが変化するインピーダンス可変手段を設け、該電流−電圧変換アンプのゲインを、前記入力光電流が小さいときは大きくし、入力光電流が大きくなると小さくすることによって、該電流−電圧変換アンプからの出力を同じしきい値で波形整形しても、光量によるパルス幅歪みを最小限に抑えることができる。
【００１８】
これによって、前記パルスの伝送レートを高速化することができる。また、２次側回路を２組設け、前記受光素子をフォトダイオードとダミーフォトダイオードとして、同相雑音信号を除去するようにした構成では、ノイズによる同相電流に対しては電流−電圧変換アンプのゲインが共に低下するので、誤動作がおきにくくなり、ＣＭＲ特性を高くすることができる。
【００１９】
また、本発明の光結合装置では、前記インピーダンス可変手段は、第１の抵抗およびトランジスタの直列回路と、コンデンサとが前記電流−電圧変換アンプの出力と負入力との間に相互に並列に設けられるとともに、前記トランジスタのコレクタとベースとの間に設けられる第２の抵抗を備えて構成されることを特徴とする。
【００２０】
上記の構成によれば、入力光電流の周波数が高くなるとインピーダンス可変手段のトランジスタの電流増幅率が小さくなってゆき、該インピーダンス可変手段のインピーダンスが大きくなるので、電流−電圧変換アンプの周波数特性にはカットオフ周波数付近にゲインのピーキングが発生し、前記光電流に対する帯域の延び率が大きくなり、該光電流のばらつきによるによるパルス幅歪みをさらに小さくすることができる。
【００２１】
さらにまた、本発明の光結合装置は、前記受光素子を同相雑音信号を除去するためにフォトダイオードとダミーフォトダイオードとで構成し、それらに個別に対応する前記電流−電圧変換アンプの内、フォトダイオード側の電流−電圧変換アンプの出力に受信感度を調整するためのオフセット回路を設け、前記オフセット回路による電流−電圧変換アンプの出力の不整合をキャンセルするように、前記フォトダイオードとダミーフォトダイオードとを相互に異なる面積に形成することを特徴とする。
【００２２】
上記の構成によれば、フォトダイオードにダミーフォトダイオードを設け、それらに個別に対応する電流−電圧変換アンプの出力の差分を求めることで同相雑音信号を除去し、高ＣＭＲ特性を得るようにした構成において、受信感度の調整のために設けたオフセット回路による出力の不整合を、フォトダイオードとダミーフォトダイオードとの面積比を調整することでキャンセルする。
【００２３】
したがって、受信感度の調整を、問題なく行うことができる。
【００２４】
【発明の実施の形態】
本発明の実施の一形態について、図１に基づいて説明すれば、以下のとおりである。
【００２５】
図１は、本発明の実施の一形態の受光回路３１の電気的構成を示すブロック図である。この受光回路３１では、同一形状、同一容量で相互に特性の等しい２個のフォトダイオードＤ１，Ｄ２を用い、一方のフォトダイオードＤ１のみを発光素子からの光信号の受信用に用い、他方のフォトダイオードＤ２は遮光してダミーフォトダイオードとする。ダミーフォトダイオードＤ２は、その受光面がカーソドのメタル配線３２で覆われ、カーソド電位で遮光されている。
【００２６】
フォトダイオードＤ１，Ｄ２の出力電流は、電流−電圧変換アンプＡ１，Ａ２でそれぞれ電圧変換された後、差動アンプであるヒステリシスコンパレータ３３で相互に比較され、こうしてフォトダイオードＤ１からの出力をパルス信号に波形整形することによって、同相のノイズ成分が除去され、高いＣＭＲ特性の出力が得られている。
【００２７】
注目すべきは、本発明では、電流−電圧変換アンプＡ１，Ａ２は、インピーダンス可変回路Ｚ１，Ｚ２を介して負帰還がそれぞれ行われる非線形増幅のアンプであることである。インピーダンス可変回路Ｚ１は、電流−電圧変換アンプＡ１の出力と負入力との間に、抵抗Ｒｌおよびダイオード接続されたトランジスタＱ１の直列回路と、コンデンサＣ１とが相互に並列に設けられて構成されている。整合性を得るために、ダミーフォトダイオードＤ２側でも、インピーダンス可変回路Ｚ２は、電流−電圧変換アンプＡ２の出力と負入力との間に、抵抗Ｒ２およびダイオード接続されたトランジスタＱ２の直列回路と、コンデンサＣ２とが相互に並列に設けられて構成され、Ｒ２＝Ｒ１、Ｑ２＝Ｑ１およびＣ２＝Ｃ１に形成されている。
【００２８】
したがって、フォトダイオードＤ１を流れる電流をＩｐｄ、電流−電圧変換アンプＡ１の入力端子のバイアス電流をＩｂとすると、インピーダンス可変回路Ｚ１のインピーダンスＺ１は、以下のように表される。
【００２９】
Ｚ１＝Ｒ１＋（ｋＴ／ｑ）／（Ｉｂ＋Ｉｐｄ） …（１）
ただし、ｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは素電荷である。
【００３０】
したがって、フォトダイオードＤ１の電流Ｉｐｄが増加すると、インピーダンスＺ１は減少するので、大きな信号が入ってきた場合、電流−電圧変換アンプＡ１のゲインが低下する。こうして、電流−電圧変換アンプＡ１は対数圧縮した出力電圧をヒステリシスコンパレータ３３に与えるので、該ヒステリシスコンパレータ３３が電流−電圧変換アンプＡ２からの固定しきい値で波形整形しても、出力パルス幅の増大を防ぐことができる。また、ダミーフォトダイオードＤ２とフォトダイオードＤ１とにノイズによる同相電流が流れた場合、電流−電圧変換アンプＡ１，Ａ２のゲインが低下するので、誤動作がおきにくくなり、高ＣＭＲ特性を実現することができる。
【００３１】
また、電流−電圧変換アンプＡ１のカットオフ周波数（帯域）ｆｃは、該電流−電圧変換アンプＡ１自体の帯域が充分広いとすると、
ｆｃ＝１／（２π・Ｃ１・Ｚ１） …（２）
となる。
【００３２】
したがって、前記のようにフォトダイオードＤ１の電流Ｉｐｄが増加し、インピーダンスＺ１が減少すると、カットオフ周波数ｆｃは大きくなる。たとえば、Ｒ１＝５ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝２μＡ、Ｉｐｄ＝１μＡ、Ｔ＝３００Ｋとすると、Ｚ１＝１３．６ｋΩとなり、ｆｃ＝３９ＭＨｚとなる。Ｉｐｄ＝２μＡに増加した場合、Ｚ１＝１１．４５ｋΩ、ｆｃ＝４６．３ＭＨｚとなる。
【００３３】
このようにインピーダンスＺ１を可変するトランジスタＱ１および抵抗Ｒｌの直列回路に並列にコンデンサＣ１を入れることによって、フォトダイオードＤ１の電流Ｉｐｄに比例して前記式１からインピーダンスＺ１が低下すると、前記式２から電流−電圧変換アンプＡ１の帯域が広くなる。この作用によって、入射光量変動によるパルス幅歪みをさらに低減することが可能となる。また、フォトダイオードＤ１の電流Ｉｐｄが流れていないときの電流−電圧変換アンプＡ１の帯域を狭くすることができ、高いＣＭＲ特性を実現するのにも都合がよい。
【００３４】
本発明の実施の他の形態について、図２および図３に基づいて説明すれば、以下のとおりである。
【００３５】
図２は、本発明の実施の他の形態の受光回路４１の電気的構成を示すブロック図である。この受光回路４１は前述の受光回路３１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。前述の受光回路３１では、インピーダンス可変回路Ｚ１，Ｚ２内でインピーダンスの可変を実現するトランジスタＱ１，Ｑ２は、コレクタとベースとの間を接続したダイオード構造となっているのに対して、注目すべきは、この受光回路４１のインピーダンス可変回路Ｚ１ａ，Ｚ２ａでは、前記コレクタとベースとの間に、抵抗Ｒ１ａ，Ｒ２ａがそれぞれ介在されており、電流−電圧変換アンプＡ１，Ａ２は、その周波数特性にピーキングを有することである。そして、ダミーフォトダイオードＤ２側も整合性を得るために、前記Ｒ２＝Ｒ１とともに、Ｒ２ａ＝Ｒ１ａとなっている。
【００３６】
したがって、前記式１は、
【００３７】
ｈＦＥ（ｊｆ）＝ｈＦＥ０／（１＋ｈＦＥ０・（ｆ／ｆＴｈ）・ｊ）…（４）
ここで、ｆＴｈは、遷移周波数と呼ばれ、ｈＦＥ＝１となる周波数である。
【００３８】
一方、ゲイン抵抗のインピーダンスは、Ｚ１とＣ１とを並列接続した値になり、周波数特性を持つことになる。
【００３９】
ゲイン抵抗＝Ｚ１//Ｃ１＝Ｚ１／（１＋２π・ｆ・Ｃ１・ｊ） …（５）
この計算は非常に複雑であるけれども、たとえばＲ１＝５ｋΩ、Ｒ１ａ＝１０ｋΩ、Ｃ１＝０．３ｐＦ、Ｉｂ＝２μＡ、Ｉｐｄ＝５μＡ、Ｔ＝３００Ｋ、ｈＦＥ０＝１００、ｆＴｈ＝１ＧＨｚとして、前記式５からゲイン抵抗の周波数特性を計算すると、図３（ａ）で示すようになり、ピーキングが発生する。抵抗Ｒ１ａの値を小さくすると、前記ピーキングはなくなる。
【００４０】
したがって、前記インピーダンス可変回路Ｚ１を用いた電流−電圧変換アンプＡ１の周波数特性を図３（ｂ）において参照符α１で示すとき、このインピーダンス可変回路Ｚ１ａを用いた場合には、周波数が高くなるとｈＦＥ（Ｑ１）が小さくなってゆき、インピーダンスＺ１が大きくなるので、周波数特性には、前記式２から、参照符α２で示すように、カットオフ周波数ｆｃ付近にゲインのピーキングが発生する。これによって、前記フォトダイオードＤ１の電流Ｉｐｄに対する帯域の延び率が大きくなり、該電流Ｉｐｄのばらつきによるによるパルス幅歪みをさらに小さくすることができる。
【００４１】
本発明の実施のさらに他の形態について、図４および図５ならびに前記図９に基づいて説明すれば、以下のとおりである。
【００４２】
図４は、本発明の実施のさらに他の形態の受光回路５１の電気的構成を示すブロック図である。この受光回路５１は前述の受光回路３１，４１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この受光回路５１では、フォトダイオードＤ１ａ側の電流−電圧変換アンプＡ１の出力に、受信感度を調整するためのオフセット回路５２を設けていることである。したがって、前述のようにフォトダイオードＤ１ａ側とダミーフォトダイオードＤ２側とで、電流−電圧変換アンプＡ１，Ａ２間やインピーダンス可変回路Ｚ１，Ｚ２（Ｚ１ａ，Ｚ２ａ）間で整合が取れているために、それらの出力間に若干の不整合が生じる。
【００４３】
このため、通常は、フォトダイオードＤ１ａとダミーフォトダイオードＤ２との面積は、前述の図９のように相互に等しく形成されるのに対して、前記不整合をキャンセルするように、図５で示すように、相互に異なる面積に形成される。その面積比は、１：０．９程度である。これによって、最もＣＭＲ特性が良くなるように受光回路５１を構成することができる。
【００４４】
【発明の効果】
本発明の光結合装置は、以上のように、フォトカプラなどとして実現される光結合装置において、受光素子で光電変換された光電流を増幅するための電流−電圧変換アンプの負帰還回路に、入力光電流のレベルに対応してインピーダンスが変化するインピーダンス可変手段を設け、該電流−電圧変換アンプのゲインを、前記入力光電流が小さいときは大きくし、入力光電流が大きくなると小さくする。
【００４５】
それゆえ、電流−電圧変換アンプからの出力を同じしきい値で波形整形しても、光量によるパルス幅歪みを最小限に抑えることができ、前記パルスの伝送レートを高速化することができる。また、２次側回路を２組設け、前記受光素子をフォトダイオードとダミーフォトダイオードとして、同相雑音信号を除去するようにした構成では、ノイズによる同相電流に対しては電流−電圧変換アンプのゲインが共に低下するので、誤動作がおきにくくなり、ＣＭＲ特性を高くすることができる。
【００４６】
また、本発明の光結合装置は、以上のように、前記インピーダンス可変手段を、第１の抵抗およびトランジスタの直列回路と、コンデンサとを前記電流−電圧変換アンプの出力と負入力との間に相互に並列に設けるとともに、前記トランジスタのコレクタとベースとの間に第２の抵抗を設けて構成する。
【００４７】
それゆえ、入力光電流の周波数が高くなるとインピーダンス可変手段のトランジスタの電流増幅率が小さくなってゆき、該インピーダンス可変手段のインピーダンスが大きくなるので、電流−電圧変換アンプの周波数特性にはカットオフ周波数付近にゲインのピーキングが発生し、前記光電流に対する帯域の延び率が大きくなり、該光電流のばらつきによるによるパルス幅歪みをさらに小さくすることができる。
【００４８】
さらにまた、本発明の光結合装置は、以上のように、フォトダイオードにダミーフォトダイオードを設け、それらに個別に対応する電流−電圧変換アンプの出力の差分を求めることで同相雑音信号を除去し、高ＣＭＲ特性を得るようにした構成において、受信感度の調整のために設けたオフセット回路による出力の不整合を、フォトダイオードとダミーフォトダイオードとの面積比を調整することでキャンセルする。
【００４９】
それゆえ、受信感度の調整を、問題なく行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の受光回路の電気的構成を示すブロック図である。
【図２】本発明の実施の他の形態の受光回路の電気的構成を示すブロック図である。
【図３】前記図１および図２の受光回路における電流−電圧変換アンプの周波数特性を示すグラフである。
【図４】本発明の実施のさらに他の形態の受光回路の電気的構成を示すブロック図である。
【図５】前記図４の受光回路におけるフォトダイオードおよびダミーフォトダイオードの形状を示す正面図である。
【図６】一般的なフォトカプラの構造を示す断面図である。
【図７】典型的な従来技術のフォトカプラの電気的構成を示すブロック図である。
【図８】他の従来技術である受光回路の電気的構成を示すブロック図である。
【図９】前記図８の受光回路におけるフォトダイオードおよびダミーフォトダイオードの形状を示す正面図である。
【図１０】フォトカプラへ印加されるノイズおよびそれによるフォトダイオードの出力波形を示す図である。
【符号の説明】
１ フォトカプラ
２ １次側の端子
３ 発光集積回路
４ 受光集積回路
５ ２次側の端子
６，７ エポキシ樹脂
３１，４１，５１ 受光回路
３２ メタル配線
３３ ヒステリシスコンパレータ
５２ オフセット回路
Ａ１，Ａ２ 電流−電圧変換アンプ
Ｃ１，Ｃ２ コンデンサ
Ｄ１，Ｄ１ａ フォトダイオード（受光素子）
Ｄ２ ダミーフォトダイオード
Ｑ１，Ｑ２ トランジスタ
Ｒｌ，Ｒ２ 抵抗（第１の抵抗）
Ｒ１ａ，Ｒ２ａ 抵抗（第２の抵抗）
Ｚ１，Ｚ２；Ｚ１ａ，Ｚ２ａ インピーダンス可変回路
Claims (3)
- １次側回路では入力された電気信号を発光素子で光信号に変換し、２次側回路では前記発光素子に近接して対向配置される受光素子で受光した前記光信号を電気信号に変換して出力するようにした光結合装置において、
前記２次側回路では、前記受光素子で光電変換された光電流を増幅するための電流−電圧変換アンプの負帰還回路に、第１の抵抗およびトランジスタの直列回路とコンデンサとが前記電流−電圧変換アンプの出力と負入力との間に相互に並列に設けられた、入力光電流のレベルに対応してインピーダンスが変化するインピーダンス可変手段を備え、該インピーダンス可変手段によって、前記入力光電流のレベルが大きくなる程、電流−電圧変換アンプのゲインを低下することを特徴とする光結合装置。 - 前記インピーダンス可変手段は、前記トランジスタのコレクタとベースとの間に設けられる第２の抵抗を備えて構成されることを特徴とする請求項１記載の光結合装置。
- 前記受光素子を同相雑音信号を除去するためにフォトダイオードとダミーフォトダイオードとで構成し、それらに個別に対応する前記電流−電圧変換アンプの内、フォトダイオード側の電流−電圧変換アンプの出力に受信感度を調整するためのオフセット回路を設け、
前記オフセット回路による電流−電圧変換アンプの出力の不整合をキャンセルするように、前記フォトダイオードとダミーフォトダイオードとを相互に異なる面積に形成することを特徴とする請求項１または２記載の光結合装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153082A JP3775574B2 (ja) | 2001-05-22 | 2001-05-22 | 光結合装置 |
| EP02009578A EP1261152A3 (en) | 2001-05-22 | 2002-04-26 | Optical coupling device and light-receiving circuit of same |
| US10/134,435 US6841771B2 (en) | 2001-05-22 | 2002-04-30 | Optical coupling device and light-receiving circuit of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153082A JP3775574B2 (ja) | 2001-05-22 | 2001-05-22 | 光結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353495A JP2002353495A (ja) | 2002-12-06 |
| JP3775574B2 true JP3775574B2 (ja) | 2006-05-17 |
Family
ID=18997657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153082A Expired - Lifetime JP3775574B2 (ja) | 2001-05-22 | 2001-05-22 | 光結合装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6841771B2 (ja) |
| EP (1) | EP1261152A3 (ja) |
| JP (1) | JP3775574B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791442B2 (en) | 2011-08-05 | 2014-07-29 | Kabushiki Kaisha Toshiba | Optical coupling device having dual inverting amplifier and a comparison amplified output signal |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7620330B2 (en) * | 2003-06-05 | 2009-11-17 | Tom Faska | Optical receiver device and method |
| US7406268B2 (en) | 2003-08-27 | 2008-07-29 | Avago Technologies Limited | Optical receiver circuit |
| US7421213B2 (en) * | 2003-12-19 | 2008-09-02 | Avago Technologies Limited | Optical receiver control device with a switchable bandwidth |
| US6952005B2 (en) * | 2003-12-19 | 2005-10-04 | Infineon Technologies Ag | Optical receiver circuit |
| JP2006040976A (ja) * | 2004-07-22 | 2006-02-09 | Hamamatsu Photonics Kk | 光検出器 |
| US7263342B2 (en) * | 2004-08-30 | 2007-08-28 | Wilinx, Inc. | High frequency wireless receiver circuits and methods |
| DE502004007397D1 (de) * | 2004-10-15 | 2008-07-31 | Avago Tech Fiber Ip Sg Pte Ltd | Empfangsschaltung für eine optische Empfangseinrichtung |
| JP2006294682A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | 光電変換装置および電子機器 |
| JP4907914B2 (ja) * | 2005-07-12 | 2012-04-04 | 浜松ホトニクス株式会社 | 光検出回路 |
| US7363603B2 (en) * | 2005-09-13 | 2008-04-22 | International Business Machines Corporation | Method and system for case-splitting on nodes in a symbolic simulation framework |
| JP4568205B2 (ja) * | 2005-10-14 | 2010-10-27 | 株式会社東芝 | 受信装置 |
| JP5068443B2 (ja) * | 2005-10-20 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 光結合装置 |
| JP2007122841A (ja) * | 2005-10-31 | 2007-05-17 | Sharp Corp | 受光アンプ回路及び光ピックアップ装置 |
| US20070252125A1 (en) * | 2006-05-01 | 2007-11-01 | Jewett Cameron Lumber Corporation | Modular fencing system |
| US20080002993A1 (en) * | 2006-06-30 | 2008-01-03 | Kirkpatrick Peter E | Optical receiver with dual photodetector for common mode noise suppression |
| KR100958028B1 (ko) | 2008-02-13 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 광센서 및 그를 이용한 평판표시장치 |
| KR100972033B1 (ko) * | 2008-08-13 | 2010-07-23 | 한국전자통신연구원 | 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기 |
| CN101769791B (zh) * | 2008-12-30 | 2011-11-09 | 达尔科技股份有限公司 | 一种线性光感应装置 |
| CN101776477B (zh) * | 2009-01-14 | 2012-07-18 | 达尔科技股份有限公司 | 光感应装置 |
| JP2012231272A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 受信回路 |
| US9246450B2 (en) * | 2013-08-19 | 2016-01-26 | Texas Instruments Incorporated | Apparatus and method for testing of successful operation of transimpedance amplifiers |
| WO2018044190A1 (ru) * | 2016-08-31 | 2018-03-08 | Алексей Витальевич БЫКОВ | Оптически развязанный драйвер силового ключа с защитой от высоковольтной синфазной помехи. |
| JP2019168330A (ja) | 2018-03-23 | 2019-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP7249185B2 (ja) * | 2019-03-26 | 2023-03-30 | セイコーグループ株式会社 | 光ラッチ回路及び電子装置 |
| GB2610887B (en) * | 2022-03-25 | 2023-12-27 | Hilight Semiconductor Ltd | Opto-electonic assemblies |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3902060A (en) * | 1972-04-04 | 1975-08-26 | Westinghouse Electric Corp | Self-optimizing biasing feedback for photo-electric transmission systems |
| US3978343A (en) * | 1975-06-30 | 1976-08-31 | National Semiconductor Corporation | Optically coupled isolator circuit having increased common mode rejection |
| JP2531070B2 (ja) * | 1992-11-18 | 1996-09-04 | 日本電気株式会社 | フォトカプラ |
| JP3005403B2 (ja) | 1993-10-05 | 2000-01-31 | 群馬日本電気株式会社 | 磁気ヘッド |
| JPH098563A (ja) * | 1995-06-20 | 1997-01-10 | Nec Miyagi Ltd | 光受信前置増幅器 |
| JP2689967B2 (ja) | 1995-09-22 | 1997-12-10 | 日本電気株式会社 | 受光集積回路 |
| JP2770810B2 (ja) | 1995-12-28 | 1998-07-02 | 日本電気株式会社 | 受光素子 |
| EP0838914A3 (en) * | 1996-10-25 | 2002-03-27 | Nec Corporation | Circuit arrangement for amplifying an electrical signal converted from an optical signal |
| US5828178A (en) * | 1996-12-09 | 1998-10-27 | Tir Systems Ltd. | High intensity discharge lamp color |
| US5949085A (en) * | 1997-01-29 | 1999-09-07 | Xircom, Inc. | Ratiometric compensated optical isolation coupler |
| JPH11316245A (ja) * | 1998-05-01 | 1999-11-16 | Ando Electric Co Ltd | 電気光学サンプリングオシロスコープ |
| US6246284B1 (en) * | 2000-02-15 | 2001-06-12 | Oki Electric Industry Co., Ltd. | Negative feedback amplifier with automatic gain control function |
-
2001
- 2001-05-22 JP JP2001153082A patent/JP3775574B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-26 EP EP02009578A patent/EP1261152A3/en not_active Withdrawn
- 2002-04-30 US US10/134,435 patent/US6841771B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791442B2 (en) | 2011-08-05 | 2014-07-29 | Kabushiki Kaisha Toshiba | Optical coupling device having dual inverting amplifier and a comparison amplified output signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353495A (ja) | 2002-12-06 |
| US6841771B2 (en) | 2005-01-11 |
| EP1261152A3 (en) | 2005-07-13 |
| US20020175272A1 (en) | 2002-11-28 |
| EP1261152A2 (en) | 2002-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3775574B2 (ja) | 光結合装置 | |
| JP4005401B2 (ja) | 増幅回路及び光通信装置 | |
| US7755020B2 (en) | Light receiving circuit and light coupling device | |
| JP5459424B2 (ja) | 光受信回路用信号増幅器 | |
| US7193463B2 (en) | Driver circuit | |
| US9054655B2 (en) | Transimpedance amplifier | |
| CN102916655B (zh) | 光耦合装置 | |
| US6832054B2 (en) | High speed optical receiver implemented in one chip | |
| US7262655B2 (en) | High bandwidth resistor | |
| US7358818B2 (en) | Optical receiver for an optical communication | |
| US20210111808A1 (en) | Optical receiver circuit, optical receiver, optical terminal device, and optical communication system | |
| US6801084B2 (en) | Transimpedance amplifier and circuit including the same | |
| EP0525807B1 (en) | Opto-electronic integrated circuit | |
| JP2002353493A (ja) | 光モジュール | |
| US7239207B2 (en) | Transimpedance amplifier | |
| JPH02164111A (ja) | 半導体装置 | |
| JP2003032050A (ja) | プリアンプ回路 | |
| US8035072B2 (en) | Optical semiconductor device and infrared data communication apparatus eliminating low frequency component | |
| JP4092243B2 (ja) | 光増幅回路 | |
| US10263567B2 (en) | Amplifier circuit | |
| Polzer et al. | A 10Gb/s transimpedance amplifier for hybrid integration of a Ge PIN waveguide photodiode | |
| JP6448873B1 (ja) | 集積回路及び光受信器 | |
| KR20040063639A (ko) | 포토 다이오드 회로 | |
| KR20230077235A (ko) | 테스트 회로를 포함하는 광전 소자 | |
| JPH11355061A (ja) | 光受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |