JP7249185B2 - 光ラッチ回路及び電子装置 - Google Patents
光ラッチ回路及び電子装置 Download PDFInfo
- Publication number
- JP7249185B2 JP7249185B2 JP2019057819A JP2019057819A JP7249185B2 JP 7249185 B2 JP7249185 B2 JP 7249185B2 JP 2019057819 A JP2019057819 A JP 2019057819A JP 2019057819 A JP2019057819 A JP 2019057819A JP 7249185 B2 JP7249185 B2 JP 7249185B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- level
- latch circuit
- photovoltaic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/42—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/941—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated using an optical detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
- H03K2217/941—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated using an optical detector
- H03K2217/94102—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated using an optical detector characterised by the type of activation
- H03K2217/94106—Passive activation of light sensor, e.g. by ambient light
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Description
本発明は、光ラッチ回路及び電子装置に関する。
従来から、ユーザが電池を挿入する手間を省くため、予め電池が直接に基板に実装されていたり、電池が予め挿入されている電子装置がある。
上記電子装置の場合、電池が放電（待機電力）により蓄積された電力が消費され、ユーザが電子装置を起動させようとした際に動作しないことがある。
このため、電子装置における待機電力を極限まで抑制し、在庫期間及び非動作期間などの期間を含めて電力の消費を低減する必要がある。
上記電子装置の場合、電池が放電（待機電力）により蓄積された電力が消費され、ユーザが電子装置を起動させようとした際に動作しないことがある。
このため、電子装置における待機電力を極限まで抑制し、在庫期間及び非動作期間などの期間を含めて電力の消費を低減する必要がある。
この対策としては、一般的に、電池の電極と電子装置の電極との間を絶縁体により遮断することにより、電池と電子装置との間に電流が流れることを防止し、待機電力を抑制している。
そして、電子装置を起動させる際に、電池の電極と電子装置の電極との間の絶縁体を外して、電池と電子装置との間に電流を流す方法が用いられている。
また、接点スイッチを用いて、電子装置を起動させる際に、電池の電極と電子装置の電極との間を接続する構成もある。
そして、電子装置を起動させる際に、電池の電極と電子装置の電極との間の絶縁体を外して、電池と電子装置との間に電流を流す方法が用いられている。
また、接点スイッチを用いて、電子装置を起動させる際に、電池の電極と電子装置の電極との間を接続する構成もある。
接点スイッチを用いた場合、長期間にわたり在庫されていることで、電子装置を起動させる際に、接点が劣化して電子装置が起動しないことがある。
さらに、樹脂などで封止する必要がある電子装置の場合、電池の電極と電子装置の電極との間絶縁体を介挿することはできない。
また、スイッチングを行なうための可動部が必要であり、この可動部を封止する構造が複雑となり、可動部が稼働することにより、可動部が劣化することで封止材の封止性能が劣化する。
さらに、樹脂などで封止する必要がある電子装置の場合、電池の電極と電子装置の電極との間絶縁体を介挿することはできない。
また、スイッチングを行なうための可動部が必要であり、この可動部を封止する構造が複雑となり、可動部が稼働することにより、可動部が劣化することで封止材の封止性能が劣化する。
このため、光ラッチ回路を使用して、光が光ラッチ回路に照射された際に、光ラッチ回路が反転することにより、電池から電子装置に対して電力を供給するスイッチングを行なう構成がある（例えば、特許文献１参照）。
この場合、光ラッチ回路に対して光が到達するように、封止材に透明樹脂が用いられる。
この場合、光ラッチ回路に対して光が到達するように、封止材に透明樹脂が用いられる。
上記特許文献１は、光検知部（後述）、ラッチ回路制御部１０４及びＳＲ（set/reset）ラッチ回路１０５を備えている。
図９に示すように、光検知部は、フォトダイオード１０１及び１０２と、電圧検知器１０３とから構成されている。
ラッチ回路制御部１０４は、フォトダイオード１０１に光が照射された場合、ＳＲラッチ１０５をセットして、出力信号ＯＵＴＤを例えば「Ｈ」レベルとする。また、ラッチ回路制御部１０４は、フォトダイオード１０２に光が照射された場合、ＳＲラッチ１０５をリセットして、出力信号ＯＵＴＤを例えば「Ｌ」レベルとする。
図９に示すように、光検知部は、フォトダイオード１０１及び１０２と、電圧検知器１０３とから構成されている。
ラッチ回路制御部１０４は、フォトダイオード１０１に光が照射された場合、ＳＲラッチ１０５をセットして、出力信号ＯＵＴＤを例えば「Ｈ」レベルとする。また、ラッチ回路制御部１０４は、フォトダイオード１０２に光が照射された場合、ＳＲラッチ１０５をリセットして、出力信号ＯＵＴＤを例えば「Ｌ」レベルとする。
しかしながら、特許文献１は、図９に示すように、バッテリ（電池）に対してフォトダイオード１０１及び１０２の各々が逆バイアスとなるように接続されている。
この構成により、フォトダイオード１０１（あるいは１０２）に光が照射された場合、照射した光の光量に対応した光電流がバッテリからフォトダイオード１０１（あるいは１０２）を介して流れるため、バッテリの消耗を早めてしまう。
この構成により、フォトダイオード１０１（あるいは１０２）に光が照射された場合、照射した光の光量に対応した光電流がバッテリからフォトダイオード１０１（あるいは１０２）を介して流れるため、バッテリの消耗を早めてしまう。
すなわち、照射される光の強度が、ＳＲラッチ１０５のセット／リセットの動作が行なわれない程度としても、光量に対応した光電流によってバッテリの電力が消費される。
このため、在庫期間や非動作期間であっても、上述した光電流が流れることにより、消費電流の低減が十分に行えず、バッテリの電力の消費を抑制させ、バッテリの寿命を伸ばすことが困難である。
このため、在庫期間や非動作期間であっても、上述した光電流が流れることにより、消費電流の低減が十分に行えず、バッテリの電力の消費を抑制させ、バッテリの寿命を伸ばすことが困難である。
また、上述した光電流が流れないように、非動作期間中などにフォトダイオード１０１及び１０２に光が照射されないように、透明樹脂を遮光しておくことが考えられるが、遮光するための遮光材などの器具が必要となる。
また、非動作期間において電子装置を起動させない場合、上記器具を電子装置に取り付け、一方、電子装置を起動させる際、器具を取り外すなどの作業が発生して、取り扱いが面倒となる。
また、非動作期間において電子装置を起動させない場合、上記器具を電子装置に取り付け、一方、電子装置を起動させる際、器具を取り外すなどの作業が発生して、取り扱いが面倒となる。
本発明は、このような事情に鑑みてなされたもので、光が照射されてもバッテリから光電流を消費電流として流すことがなく、光が照射されたか否かの検出を行なうことができ、かつ在庫期間や非誤動作期間においても受光素子を遮光して保管する必要が無く、取り扱いが容易な光ラッチ回路及び電子装置を提供することを目的とする。
本発明の光ラッチ回路は、第１入力端子（例えば、入力端子ＩＮＰＵＴ１）から入力される第１発電電圧（例えば、発電電圧ＶＩ１）と予め設定された第１閾値電圧（例えば、閾値電圧ＶＴＨ１）とを比較し、前記第１発電電圧が前記第１閾値電圧を超えた場合、セット信号を判定出力端子（例えば、判定出力端子ＯＵＴＰＵＴ）から出力する電圧検知器（例えば、電圧検知器１１）と、前記第１入力端子と接地点との間に順方向に接続され、光が照射された際に光起電力により所定の前記第１発電電圧を前記第１入力端子に出力する第１光発電素子（例えば、光発電素子１２）と、前記第１入力端子と前記判定出力端子との間に介挿されたフィードバック抵抗（例えば、フィードバック抵抗１３）とを備えることを特徴とする。
本発明の電子装置は、上記記載の光ラッチ回路と、所定の処理を行なう駆動対象回路（例えば、駆動対象回路２００）とを備え、前記光ラッチ回路が判定出力端子から前記セット信号が供給された場合、前記駆動対象回路が駆動を開始することを特徴とする。
この発明によれば、光が照射されてもバッテリから光電流を消費電流として流すことがなく、光が照射されたか否かの検出を行なうことができ、かつ在庫期間や非誤動作期間においても受光素子を遮光して保管する必要が無く、取り扱いが容易な光ラッチ回路及び電子装置を提供することができる。
＜第１の実施形態＞
以下、図面を参照して、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態による電子装置における光ラッチ回路の構成例を示す概略ブロック図である。
この図１において、光ラッチ回路１は、電圧検知器１１、光発電素子１２及びフィードバック抵抗１３を備えている。駆動対象回路２００は、光ラッチ回路１の出力端子ＯＵＴから供給される駆動制御信号により、駆動あるいは停止される。駆動及び停止の各々は、例えば電源供給を行なうか否かなどにより制御される。本実施形態において、駆動対象回路２００は、例えば、駆動制御信号の信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
以下、図面を参照して、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態による電子装置における光ラッチ回路の構成例を示す概略ブロック図である。
この図１において、光ラッチ回路１は、電圧検知器１１、光発電素子１２及びフィードバック抵抗１３を備えている。駆動対象回路２００は、光ラッチ回路１の出力端子ＯＵＴから供給される駆動制御信号により、駆動あるいは停止される。駆動及び停止の各々は、例えば電源供給を行なうか否かなどにより制御される。本実施形態において、駆動対象回路２００は、例えば、駆動制御信号の信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
電圧検知器１１は、入力端子ＩＮＰＵＴ１に印加される発電電圧ＶＩ１（後述）と、予め設定されている閾値電圧ＶＴＨ１とを比較し、発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超えた場合、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに遷移する（セット信号を出力する）。
光発電素子１２は、例えば発光ダイオード（ＧａＡｓ（ひ化ガリウム、所謂ガリウムヒ素）系など）であり、アノードが入力端子ＩＮＰＵＴ１に接続され、カソードが接地点に接続されている。すなわち、光発電素子１２は、入力端子ＩＮＰＵＴ１及び接地点間において、接地点に対して順方向に接続されている。また、光発電素子１２は、光が照射された際の光起電力により、照射された光の強度に対応した電圧レベルの発電電圧ＶＩ１を、入力端子ＩＮＰＵＴ１に対して出力する。
光発電素子１２は、上述した発光ダイオードではなく、フォトダイオードまたは太陽電池でも良い。しかしながら、光起電力により出力される電圧は、発光ダイオードが最も高く、かつ値段が安価なため、発光ダイオードを利用することが望ましい。
光発電素子１２は、上述した発光ダイオードではなく、フォトダイオードまたは太陽電池でも良い。しかしながら、光起電力により出力される電圧は、発光ダイオードが最も高く、かつ値段が安価なため、発光ダイオードを利用することが望ましい。
フィードバック抵抗１３は、一端が判定出力端子ＯＵＴＰＵＴに接続され、他端が入力端子ＩＮＰＵＴ１に接続されている。
光ラッチ回路１の動作を以下に説明する。図２は、本発明の第１の実施形態による光ラッチ回路１のラッチ処理の動作例を示すフローチャートである。初期状態において、光ラッチ回路１は、判定出力端子ＯＵＴＰＵＴから「Ｌ」レベルの駆動制御信号ＳＣを出力している。
ステップＳ１０１：光ラッチ回路１は、入力端子ＩＮＰＵＴ１に印加される発電電圧ＶＩ１が閾値電圧ＶＴＨを超えているか否かの判定を行なう。
このとき、光発電素子１２に対して所定の光強度を超える光が照射されている場合、光発電素子１２が入力端子ＩＮＰＵＴ１に供給される発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超えている。
これにより、光ラッチ回路１は、発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超えているため、ステップＳ１０２に処理を進める。
これにより、光ラッチ回路１は、発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超えているため、ステップＳ１０２に処理を進める。
一方、光発電素子１２に対して所定の光強度を超える光が照射されていない場合、光発電素子１２が入力端子ＩＮＰＵＴ１に供給される発電電圧ＶＩ１が閾値電圧ＶＴＨ１以下である。
これにより、電圧検知器１１は、発電電圧ＶＩ１が閾値電圧ＶＴＨを超えていないため、ステップＳ１０１の処理を繰返す。
これにより、電圧検知器１１は、発電電圧ＶＩ１が閾値電圧ＶＴＨを超えていないため、ステップＳ１０１の処理を繰返す。
ステップＳ１０２：電圧検知器１１は、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣを「Ｌ（電源ＶＳＳの電圧）」レベルから「Ｈ（電源ＶＤＤの電圧）」レベルに変化させる。
ステップＳ１０３：電圧検知器１１が駆動制御信号ＳＣの電圧レベルを「Ｌ」レベルから「Ｈ」レベルに変化させたため、この電圧レベルの変化がフィードバック抵抗１３を介して、電圧検知器１１の入力端子ＩＮＰＵＴ１へ伝搬する。
ステップＳ１０４：駆動制御信号ＳＣの電圧が「Ｈ」レベルであるため、閾値電圧ＴＴＨ１を超えた電圧が入力端子ＩＮＰＵＴ１へ供給される。
このため、光発電素子１２に対して所定の光強度を超える光が照射されなくなっても、電圧検知器１１は、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣを、「Ｈ」レベルに保持（ラッチ）する。
これにより、光ラッチ回路１は、出力端子ＯＵＴから駆動対象回路２００に、「Ｈ」レベルに保持された駆動制御信号ＳＣを供給し、駆動対象回路２００を継続して駆動させる。
このため、光発電素子１２に対して所定の光強度を超える光が照射されなくなっても、電圧検知器１１は、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣを、「Ｈ」レベルに保持（ラッチ）する。
これにより、光ラッチ回路１は、出力端子ＯＵＴから駆動対象回路２００に、「Ｈ」レベルに保持された駆動制御信号ＳＣを供給し、駆動対象回路２００を継続して駆動させる。
本実施形態によれば、光の強度を検知して所定の光強度となったか否かを、光発電素子１２が光の強度に対応して、光起電力により生成する発電電圧ＶＩ１を用いて行なうため、電子装置が在庫期間や非動作期間（搬送中も含む）において、所定の光強度の光が照射されない限り、従来のようにバッテリから消費電流を流すことがなく、バッテリの寿命を大幅に増加させることが可能となる。
すなわち、所定の光強度の光が照射されない限り、消費されるのは光発電素子１２が生成した発電電力に限定され、電圧検知器１１が出力する駆動制御信号ＳＣの電圧レベルを変更する動作を行なわないため、バッテリの電力が消費されることはない。
すなわち、所定の光強度の光が照射されない限り、消費されるのは光発電素子１２が生成した発電電力に限定され、電圧検知器１１が出力する駆動制御信号ＳＣの電圧レベルを変更する動作を行なわないため、バッテリの電力が消費されることはない。
図３は、本発明の第１実施形態における電圧検知器１１の構成例を示す回路図である。
図３において、電圧検知器１１は、ＭＯＳ（metal oxide semiconductor）トランジスタＱ１、Ｑ２、Ｑ３及びＱ４と、リード抵抗１１１と、インバータ１１２とを備えている。
ＭＯＳトランジスタＱ１及びＧ２は、エンハンスメント型のＰチャネルＭＯＳトランジスタである。
また、ＭＯＳトランジスタＱ３は、デプレッション型のＮチャネルＭＯＳトランジスタである。ＭＯＳトランジスタＱ４は、エンハンスメント型のＮチャネルＭＯＳトランジスタである。
インバータ１１２は、例えばＭＯＳトランジスタで構成されているＮＯＴゲート回路である。
図３において、電圧検知器１１は、ＭＯＳ（metal oxide semiconductor）トランジスタＱ１、Ｑ２、Ｑ３及びＱ４と、リード抵抗１１１と、インバータ１１２とを備えている。
ＭＯＳトランジスタＱ１及びＧ２は、エンハンスメント型のＰチャネルＭＯＳトランジスタである。
また、ＭＯＳトランジスタＱ３は、デプレッション型のＮチャネルＭＯＳトランジスタである。ＭＯＳトランジスタＱ４は、エンハンスメント型のＮチャネルＭＯＳトランジスタである。
インバータ１１２は、例えばＭＯＳトランジスタで構成されているＮＯＴゲート回路である。
ＭＯＳトランジスタＱ１は、ソースが電源ＶＤＤに接続されており、ゲートがＭＯＳトランジスタＱ２のドレイン、ＭＯＳトランジスタＱ４のドレイン及びインバータ１１２の入力端子Ｔ１１２Ｉに接続されており、ドレインがＭＯＳトランジスタＱ３のドレイン及びＭＯＳトランジスタＱ２のゲートに接続されている。
ＭＯＳトランジスタＱ２は、ソースが電源ＶＤＤに接続されており、ゲートがＭＯＳトランジスタＱ１のドレイン及びＭＯＳトランジスタＱ３のドレインに接続されており、ドレインがＭＯＳトランジスタＱ１のゲート、ＭＯＳトランジスタＱ４のドレイン及びインバータ１１２の入力端子Ｔ１１２Ｉに接続されている。
ＭＯＳトランジスタＱ２は、ソースが電源ＶＤＤに接続されており、ゲートがＭＯＳトランジスタＱ１のドレイン及びＭＯＳトランジスタＱ３のドレインに接続されており、ドレインがＭＯＳトランジスタＱ１のゲート、ＭＯＳトランジスタＱ４のドレイン及びインバータ１１２の入力端子Ｔ１１２Ｉに接続されている。
ＭＯＳトランジスタＱ３は、ドレインがＭＯＳトランジスタＱ１のドレイン及びＭＯＳトランジスタＱ２のゲートに接続され、ゲートが電源ＶＳＳ（接地点）に接続され、ソースが入力端子ＩＮＰＵＴ１に接続されている。
ＭＯＳトランジスタＱ４は、ドレインがＭＯＳトランジスタＱ１のゲート、ＭＯＳトランジスタＱ２のドレイン及びインバータ１１２の入力端子Ｔ１１２Ｉに接続されている。
ＭＯＳトランジスタＱ４は、ドレインがＭＯＳトランジスタＱ１のゲート、ＭＯＳトランジスタＱ２のドレイン及びインバータ１１２の入力端子Ｔ１１２Ｉに接続されている。
リード抵抗１１１は、一端が入力端子Ｔ１１２Ｉに接続され、他端が電源ＶＳＳ（接地点）に接続されている。
インバータ１１２は、入力端子Ｔ１１２ＩがＭＯＳトランジスタＱ１のゲート、ＭＯＳトランジスタＱ２のドレイン及びＭＯＳトランジスタＱ４のドレインに接続されている。
インバータ１１２は、入力端子Ｔ１１２ＩがＭＯＳトランジスタＱ１のゲート、ＭＯＳトランジスタＱ２のドレイン及びＭＯＳトランジスタＱ４のドレインに接続されている。
以下、図３に示す電圧検知器１１が、入力端子ＩＮＰＵＴ１に印加される発電電圧ＶＩ１に対する電圧検知の動作について説明する。駆動対象回路２００に駆動を開始させたい光強度が予め設計において設定されている。このため、駆動を開始したい光強度が照射された際に光発電素子１２が出力する発電電圧ＶＩ１を予め計測する。
そして、この計測された発電電圧ＶＩ１と同一の電圧（あるいはある程度マージンを持たせた電圧）が光ラッチ回路１が駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに変化させる閾値電圧ＶＴＨ１となるように、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３及びＱ４のトランジスタサイズ及び閾値電圧が設定される。
そして、この計測された発電電圧ＶＩ１と同一の電圧（あるいはある程度マージンを持たせた電圧）が光ラッチ回路１が駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに変化させる閾値電圧ＶＴＨ１となるように、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３及びＱ４のトランジスタサイズ及び閾値電圧が設定される。
光発電素子１２に照射される光の強度が上昇することで、入力端子ＩＮＰＵＴ１に供給される発電電圧ＶＩ１も上昇する。
これにより、ＭＯＳトランジスタＱ３のソースの電圧が上昇し、ＭＯＳトランジスタＱ３に流れるドレイン電流ＩＤ３が低下する。
また、ＭＯＳトランジスタＱ４のゲートの電圧が上昇し、ＭＯＳトランジスタＱ４にドレイン電流ＩＤ４が流れ始める。
これにより、ＭＯＳトランジスタＱ３のソースの電圧が上昇し、ＭＯＳトランジスタＱ３に流れるドレイン電流ＩＤ３が低下する。
また、ＭＯＳトランジスタＱ４のゲートの電圧が上昇し、ＭＯＳトランジスタＱ４にドレイン電流ＩＤ４が流れ始める。
そして、光発電素子１２に照射される光の強度が予め設定された強度を超えた場合、発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超える。
このとき、ＭＯＳトランジスタＱ２に流れるドレイン電流ＩＤ２より、ＭＯＳトランジスタＱ４に流れるドレイン電流ＩＤ４の電流値が大きくなるため、接続点Ｎ２の電圧が「Ｌ」レベルとなる。
これにより、インバータ１１２は、入力端子Ｔ１１２Ｉに「Ｌ」レベルの電圧が印加されるため、出力端子Ｔ１１２Ｏから「Ｈ」レベルの電圧を出力する（駆動制御信号ＳＣの「Ｈ」レベルの出力）。
このとき、ＭＯＳトランジスタＱ２に流れるドレイン電流ＩＤ２より、ＭＯＳトランジスタＱ４に流れるドレイン電流ＩＤ４の電流値が大きくなるため、接続点Ｎ２の電圧が「Ｌ」レベルとなる。
これにより、インバータ１１２は、入力端子Ｔ１１２Ｉに「Ｌ」レベルの電圧が印加されるため、出力端子Ｔ１１２Ｏから「Ｈ」レベルの電圧を出力する（駆動制御信号ＳＣの「Ｈ」レベルの出力）。
また、ＭＯＳトランジスタＱ３は、ソースに印加されている発電電圧ＶＩ１が閾値電圧を超えるためにオフする。
これにより、ＭＯＳトランジスタＱ４のゲートに「Ｌ」レベルが印加されるため、ＭＯＳトランジスタＱ１がオンし、接続点Ｎ１が「Ｈ」レベルとなる。
そして、ＭＯＳトランジスタＱ２は、ゲートに「Ｈ」レベルの電圧が印加されるため、オフする。
上述した処理により、光発電素子１２に照射される光の強度が予め設定された強度を超えた場合、接続点Ｎ１の電圧が「Ｌ」レベルから「Ｈ」レベルに変化し、接続点Ｎ２の電圧が「Ｈ」レベルから「Ｌ」レベルに変化する（光ラッチ回路１のセット）。
したがって、閾値電圧ＶＴＨ１は、ＭＯＳトランジスタＱ２の閾値電圧及びドレイン電流ＩＤ２と、ＭＯＳトランジスタＱ４の閾値電圧及びドレイン電流ＩＤ４とにより、入力端子ＩＮＰＵＴ１から供給される発電電圧ＶＩ１に対応して設定される。
これにより、ＭＯＳトランジスタＱ４のゲートに「Ｌ」レベルが印加されるため、ＭＯＳトランジスタＱ１がオンし、接続点Ｎ１が「Ｈ」レベルとなる。
そして、ＭＯＳトランジスタＱ２は、ゲートに「Ｈ」レベルの電圧が印加されるため、オフする。
上述した処理により、光発電素子１２に照射される光の強度が予め設定された強度を超えた場合、接続点Ｎ１の電圧が「Ｌ」レベルから「Ｈ」レベルに変化し、接続点Ｎ２の電圧が「Ｈ」レベルから「Ｌ」レベルに変化する（光ラッチ回路１のセット）。
したがって、閾値電圧ＶＴＨ１は、ＭＯＳトランジスタＱ２の閾値電圧及びドレイン電流ＩＤ２と、ＭＯＳトランジスタＱ４の閾値電圧及びドレイン電流ＩＤ４とにより、入力端子ＩＮＰＵＴ１から供給される発電電圧ＶＩ１に対応して設定される。
上述したように、本実施形態における電圧検知器１１において、光発電素子１２に照射される光の強度が予め設定された強度となったか否かの検出を行なう構成として、デプレッション型であるＭＯＳトランジスタＱ３のソースに発電電圧ＶＩ１を印加している。
これにより、例えば、光発電素子１２に照射される光の強度が予め設定された強度を超えた際の発電電圧ＶＩ１が「０．４Ｖ」である場合、ＭＯＳトランジスタＱ３の閾値電圧が「－０．３Ｖ」とし、ＭＯＳトランジスタＱ４の閾値電圧を「０．４Ｖ」とする。この場合、発電電圧ＶＩ１が「０．４Ｖ」に上昇するまで、ＭＯＳトランジスタＱ４がオンしないため、基本的には、電源ＶＤＤ（すなわち、バッテリ）から消費電流は流れない。また、このとき、ＭＯＳトランジスタＱ１がオフしているため、ＭＯＳトランジスタＱ３にも消費電流は流れていない。
これにより、例えば、光発電素子１２に照射される光の強度が予め設定された強度を超えた際の発電電圧ＶＩ１が「０．４Ｖ」である場合、ＭＯＳトランジスタＱ３の閾値電圧が「－０．３Ｖ」とし、ＭＯＳトランジスタＱ４の閾値電圧を「０．４Ｖ」とする。この場合、発電電圧ＶＩ１が「０．４Ｖ」に上昇するまで、ＭＯＳトランジスタＱ４がオンしないため、基本的には、電源ＶＤＤ（すなわち、バッテリ）から消費電流は流れない。また、このとき、ＭＯＳトランジスタＱ１がオフしているため、ＭＯＳトランジスタＱ３にも消費電流は流れていない。
＜第２の実施形態＞
以下、図面を参照して、本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図４において、光ラッチ回路１Ａは、電圧検知器１１、光発電素子１２、１４及びフィードバック抵抗１３を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
以下、図面を参照して、本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図４において、光ラッチ回路１Ａは、電圧検知器１１、光発電素子１２、１４及びフィードバック抵抗１３を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
図４に示す光ラッチ回路１Ａが第１の実施形態の光ラッチ回路１と異なる構成は、光発電素子１４が新たに付加されている点である。
この、光発電素子１４は、第１の実施形態で説明した光発電素子１２と同様の特性を有し、照射される光の光強度に対応した光起電力により発電電圧ＶＩ２を生成する。
光強度に対応して出力される上記発電電圧ＶＩ２は、絶対値としては第１の実施形態における発電電圧ＶＩ１と同一の電圧であるが、入力端子ＩＮＰＵＴ１と接地点との間に、逆方向に取り付けられているため、電圧の極性が逆となる。
例えば、光発電素子１２に照射される光の強度が予め設定された強度を超えた際の発電電圧ＶＩ１が「０．４Ｖ」である場合、同様の光強度の光が照射された際、光発電素子１４は「－０．４Ｖ」の発電電圧ＶＩ２を出力する。
この、光発電素子１４は、第１の実施形態で説明した光発電素子１２と同様の特性を有し、照射される光の光強度に対応した光起電力により発電電圧ＶＩ２を生成する。
光強度に対応して出力される上記発電電圧ＶＩ２は、絶対値としては第１の実施形態における発電電圧ＶＩ１と同一の電圧であるが、入力端子ＩＮＰＵＴ１と接地点との間に、逆方向に取り付けられているため、電圧の極性が逆となる。
例えば、光発電素子１２に照射される光の強度が予め設定された強度を超えた際の発電電圧ＶＩ１が「０．４Ｖ」である場合、同様の光強度の光が照射された際、光発電素子１４は「－０．４Ｖ」の発電電圧ＶＩ２を出力する。
また、光ラッチ回路１１Ａは、入力端子ＩＮＰＵＴ１に供給される発電電圧ＶＩ２と、閾値電圧ＶＴＨ２とを比較する。
そして、光ラッチ回路１１Ａは、発電電圧ＶＩ２が閾値電圧ＶＴＨ２（すなわち、－０／４Ｖ）未満の場合、駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルから「Ｌ」レベルに変化させる。
上記閾値電圧ＶＴＨ２は、光発電素子１４に対して照射される光の強度が予め設定された強度を超えた際の発電電圧ＶＩ２に対応して設定されている。
そして、光ラッチ回路１１Ａは、発電電圧ＶＩ２が閾値電圧ＶＴＨ２（すなわち、－０／４Ｖ）未満の場合、駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルから「Ｌ」レベルに変化させる。
上記閾値電圧ＶＴＨ２は、光発電素子１４に対して照射される光の強度が予め設定された強度を超えた際の発電電圧ＶＩ２に対応して設定されている。
第１実施形態の光ラッチ回路１は、すでに説明したように、駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに変化させる一方向のみの動作を行う。
しかしながら、実施形態においては、光ラッチ回路１Ａが駆動制御信号ＳＣを、「Ｌ」レベルから「Ｈ」レベルに変化させ（セット）、かつ「Ｈ」レベルから「Ｌ」レベルに変化させる（リセット）双方向の変化が行える。
これにより、本実施形態によれば、駆動制御信号ＳＣを「Ｌ」レベル及び「Ｈ」レベル間で切替えることができ、図１の駆動対象回路２００を駆動させたり、停止させたりすることが可能となる。
しかしながら、実施形態においては、光ラッチ回路１Ａが駆動制御信号ＳＣを、「Ｌ」レベルから「Ｈ」レベルに変化させ（セット）、かつ「Ｈ」レベルから「Ｌ」レベルに変化させる（リセット）双方向の変化が行える。
これにより、本実施形態によれば、駆動制御信号ＳＣを「Ｌ」レベル及び「Ｈ」レベル間で切替えることができ、図１の駆動対象回路２００を駆動させたり、停止させたりすることが可能となる。
また、本実施形態によれば、第１の実施形態と同様に、光の強度を検知して所定の光強度となったか否かを、光発電素子１２または１４が光の強度に対応して、光起電力により生成する発電電圧ＶＩ１、ＶＩ２それぞれを用いて行なうため、電子装置が在庫期間や非動作期間（搬送中も含む）において、所定の光強度の光が照射されない限り、従来のようにバッテリから消費電流を流すことがなく、バッテリの寿命を大幅に増加させることが可能となる。
本実施形態の場合、光ラッチ回路１Ａは、光発電素子１２に所定の強度の光が照射された際の発電電圧ＶＩ１によりセットされ、光発電素子１４に所定の強度の光が照射された際の発電電圧ＶＩ２によりセットされる。
したがって、光発電素子１２及び１４の双方に同時に所定の光強度の光が照射された場合、誤動作する可能性がある。
このため、光発電素子１２及び１４の双方に同時に光が照射されないように、電子装置において、光発電素子１２が配置される位置と、光発電素子１４が配置される位置とは離間して設けられている。
したがって、光発電素子１２及び１４の双方に同時に所定の光強度の光が照射された場合、誤動作する可能性がある。
このため、光発電素子１２及び１４の双方に同時に光が照射されないように、電子装置において、光発電素子１２が配置される位置と、光発電素子１４が配置される位置とは離間して設けられている。
通常の室内の蛍光灯やＬＥＤ（light emitting diode）照明の光環境下では、光発電素子１２の発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超えず、また光発電素子１４の発電電圧ＶＩ２が閾値電圧ＶＴＨ２未満となることはない。
本実施形態の場合、例えば、所定の範囲にスポット的に光を照射する光照射装置を用い、離間して設けられた光発電素子１２あるいは１４のいずれか一方にのみ、照射される光の強度が予め設定された強度を超える光を照射して用いる。
また、光発電素子１２及び１４が遮光材によりマスクされており、いずれか一方の遮光材を外して、いずれか一方に光を照射するように構成しても良い。
本実施形態の場合、例えば、所定の範囲にスポット的に光を照射する光照射装置を用い、離間して設けられた光発電素子１２あるいは１４のいずれか一方にのみ、照射される光の強度が予め設定された強度を超える光を照射して用いる。
また、光発電素子１２及び１４が遮光材によりマスクされており、いずれか一方の遮光材を外して、いずれか一方に光を照射するように構成しても良い。
電圧検知器１１から駆動制御信号ＳＣが「Ｈ」レベルで出力されている状態において、光発電素子１４に対して所定の強度の光が照射された際に、駆動制御信号ＳＣが「Ｌ」レベルに変化する動作を、図３及び図４を用いて説明する。このとき、光発電素子１２には、所定の強度の光が照射されていない。
このため、電圧検知器１１の入力端子ＩＮＰＵＴ１には、発電電圧ＶＩ２が印加されている。
このため、電圧検知器１１の入力端子ＩＮＰＵＴ１には、発電電圧ＶＩ２が印加されている。
入力端子ＩＮＰＵＴ１には、フィードバック抵抗１３を介して「Ｈ」レベルの電圧が印加されている。
このため、光発電素子１４に光が照射されることにより、光発電素子１４が生成する発電電圧ＶＩ２が低下する際、光発電素子１４に流れる電流がフィードバック抵抗１３に流れる電流より大きければ、電圧検知器１１の入力端子ＩＮＰＵＴ１に印加される発電電圧ＶＩ２が閾値電圧ＶＴＨ２未満となる。
発電電圧ＶＩ２が閾値電圧ＶＴＨ２未満となることにより、ＭＯＳトランジスタＱ４がオフとなり、ＭＯＳトランジスタＱ３がオンする。
このため、光発電素子１４に光が照射されることにより、光発電素子１４が生成する発電電圧ＶＩ２が低下する際、光発電素子１４に流れる電流がフィードバック抵抗１３に流れる電流より大きければ、電圧検知器１１の入力端子ＩＮＰＵＴ１に印加される発電電圧ＶＩ２が閾値電圧ＶＴＨ２未満となる。
発電電圧ＶＩ２が閾値電圧ＶＴＨ２未満となることにより、ＭＯＳトランジスタＱ４がオフとなり、ＭＯＳトランジスタＱ３がオンする。
そして、ＭＯＳトランジスタＱ１に流れるドレイン電流ＩＤ１が、ＭＯＳトランジスタＱ３に流れるドレイン電流ＩＤ３より大きくなり、ＭＯＳトランジスタＱ２がオンし、ＭＯＳトランジスタＱ１がオフする。
この結果、接続点Ｎ１が「Ｈ」レベルから「Ｌ」レベルに変化し、接続点Ｎ２が「Ｌ」レベルから「Ｈ」レベルに変化する。
これにより、インバータ１１２は、入力端子Ｔ１１２Ｉに「Ｈ」レベルの電圧が印加されるため、出力端子Ｔ１１２Ｏから「Ｌ」レベルの電圧を出力する（駆動制御信号ＳＣの「Ｌ」レベルの出力）。
この結果、接続点Ｎ１が「Ｈ」レベルから「Ｌ」レベルに変化し、接続点Ｎ２が「Ｌ」レベルから「Ｈ」レベルに変化する。
これにより、インバータ１１２は、入力端子Ｔ１１２Ｉに「Ｈ」レベルの電圧が印加されるため、出力端子Ｔ１１２Ｏから「Ｌ」レベルの電圧を出力する（駆動制御信号ＳＣの「Ｌ」レベルの出力）。
上述した処理により、光発電素子１４に照射される光の強度が予め設定された強度を超えた場合、接続点Ｎ１の電圧が「Ｈ」レベルから「Ｌ」レベルに変化し、接続点Ｎ２の電圧が「Ｌ」レベルから「Ｈ」レベルに変化する。
したがって、閾値電圧ＶＴＨ２は、ＭＯＳトランジスタＱ１の閾値電圧及びドレイン電流ＩＤ１と、ＭＯＳトランジスタＱ３の閾値電圧及びドレイン電流ＩＤ３と、フィードバック抵抗１３の抵抗値（例えば、１０ＭΩを中心とする所定の範囲の抵抗値など）とにより、入力端子ＩＮＰＵＴ１から供給される発電電圧ＶＩ２に対応して設定される。
したがって、閾値電圧ＶＴＨ２は、ＭＯＳトランジスタＱ１の閾値電圧及びドレイン電流ＩＤ１と、ＭＯＳトランジスタＱ３の閾値電圧及びドレイン電流ＩＤ３と、フィードバック抵抗１３の抵抗値（例えば、１０ＭΩを中心とする所定の範囲の抵抗値など）とにより、入力端子ＩＮＰＵＴ１から供給される発電電圧ＶＩ２に対応して設定される。
＜第３の実施形態＞
以下、図面を参照して、本発明の第３の実施形態について説明する。図５は、本発明の第３の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図５において、光ラッチ回路１Ｂは、電圧検知器１１、光発電素子１２、１６、カレントミラー回路１７及びフィードバック抵抗１３を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
以下、図面を参照して、本発明の第３の実施形態について説明する。図５は、本発明の第３の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図５において、光ラッチ回路１Ｂは、電圧検知器１１、光発電素子１２、１６、カレントミラー回路１７及びフィードバック抵抗１３を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
図５に示す光ラッチ回路１Ｂが第１の実施形態の光ラッチ回路１と異なる構成は、光発電素子１６と、ＭＯＳトランジスタＱ５及びＱ６により構成されたカレントミラー回路１７とが新たに付加されている点である。ＭＯＳトランジスタＱ５及びＱ６は、エンハンスメント型のＮチャネルＭＯＳトランジスタである。
この、光発電素子１６は、第１の実施形態で説明した光発電素子１２と同様の特性を有し、照射される光の光強度に対応した光起電力により発電電圧ＶＩ４を生成する。
光強度に対応して出力される上記発電電圧ＶＩ４は、入力端子ＩＮＰＵＴ２と接地点との間に、順方向に取り付けられているため、発電電圧ＶＩ１と同一の極性で同一の電圧である発電電圧ＶＩ４を生成する。
この、光発電素子１６は、第１の実施形態で説明した光発電素子１２と同様の特性を有し、照射される光の光強度に対応した光起電力により発電電圧ＶＩ４を生成する。
光強度に対応して出力される上記発電電圧ＶＩ４は、入力端子ＩＮＰＵＴ２と接地点との間に、順方向に取り付けられているため、発電電圧ＶＩ１と同一の極性で同一の電圧である発電電圧ＶＩ４を生成する。
光発電素子１６は、アノードがカレントミラー回路１７の電流入力端子ＴＩ１に接続され、カソードが接地点に接続されている。
ＭＯＳトランジスタＱ５は、ドレイン及びゲートが電流入力端子ＴＩ１とＭＯＳトランジスタＱ６のゲートに接続され、ソースが接地点に接続されている。
ＭＯＳトランジスタＱ６は、ドレインが電流出力端子ＴＯ１に接続され、ゲートがＭＯＳトランジスタＱ５のドレイン及びゲートに接続され、ソースが接地点に接続されている。
カレントミラー回路１７は、電流出力端子ＴＯ１が電圧検知器１１の入力端子ＩＮＰＵＴ１に接続されている。
ＭＯＳトランジスタＱ５は、ドレイン及びゲートが電流入力端子ＴＩ１とＭＯＳトランジスタＱ６のゲートに接続され、ソースが接地点に接続されている。
ＭＯＳトランジスタＱ６は、ドレインが電流出力端子ＴＯ１に接続され、ゲートがＭＯＳトランジスタＱ５のドレイン及びゲートに接続され、ソースが接地点に接続されている。
カレントミラー回路１７は、電流出力端子ＴＯ１が電圧検知器１１の入力端子ＩＮＰＵＴ１に接続されている。
電圧検知器１１から駆動制御信号ＳＣが「Ｈ」レベルで出力されている状態において、光発電素子１６に対して所定の強度の光が照射された際に、駆動制御信号ＳＣが「Ｌ」レベルに変化する動作を、図３及び図５を用いて説明する。このとき、光発電素子１２には、所定の強度の光が照射されていない。
このため、電圧検知器１１の入力端子ＩＮＰＵＴ１には、発電電圧ＶＩ４が印加されている。
このため、電圧検知器１１の入力端子ＩＮＰＵＴ１には、発電電圧ＶＩ４が印加されている。
入力端子ＩＮＰＵＴ１には、フィードバック抵抗１３を介して「Ｈ」レベルの電圧が印加されている。
ここで、光発電素子１６に光が照射されることにより、光発電素子１４が生成する発電電圧ＶＩ４が上昇して、ＭＯＳトランジスタＱ５に発電電圧ＶＩ４に対応する電流を流す。これにより、ＭＯＳトランジスタＱ５及びＱ６のトランジスタサイズの比に対応し、ＭＯＳトランジスタＱ６には、ＭＯＳトランジスタＱ５に流れる電流に対して、トランジスタサイズの比を乗じた電流が流れる。
このため、ＭＯＳトランジスタＱ５に流れる電流が、フィードバック抵抗１３を介して流れるフィードバック電流Ｉｆより小さい場合でも、ＭＯＳトランジスタＱ６のトランジスタサイズをＭＯＳトランジスタＱ５より大きくすることで、入力端子ＩＮＰＵＴ１を「Ｌ」レベルに引き下げることができる。
ここで、光発電素子１６に光が照射されることにより、光発電素子１４が生成する発電電圧ＶＩ４が上昇して、ＭＯＳトランジスタＱ５に発電電圧ＶＩ４に対応する電流を流す。これにより、ＭＯＳトランジスタＱ５及びＱ６のトランジスタサイズの比に対応し、ＭＯＳトランジスタＱ６には、ＭＯＳトランジスタＱ５に流れる電流に対して、トランジスタサイズの比を乗じた電流が流れる。
このため、ＭＯＳトランジスタＱ５に流れる電流が、フィードバック抵抗１３を介して流れるフィードバック電流Ｉｆより小さい場合でも、ＭＯＳトランジスタＱ６のトランジスタサイズをＭＯＳトランジスタＱ５より大きくすることで、入力端子ＩＮＰＵＴ１を「Ｌ」レベルに引き下げることができる。
これにより、第２の実施形態において説明したように、入力端子ＩＮＰＵＴ１が「Ｌ」レベルとなり、ＭＯＳトランジスタＱ４がオフし、ＭＯＳトランジスタＱ３がオンする。このため、発電電圧ＶＩ２が閾値電圧ＶＴＨ２未満となることにより、ＭＯＳトランジスタＱ４がオフとなり、ＭＯＳトランジスタＱ３がオンする。
そして、ＭＯＳトランジスタＱ１に流れるドレイン電流ＩＤ１が、ＭＯＳトランジスタＱ３に流れるドレイン電ＩＤ３流より大きくなり、ＭＯＳトランジスタＱ２がオンし、ＭＯＳトランジスタＱ１がオフする。
この結果、接続点Ｎ１が「Ｈ」レベルから「Ｌ」レベルに変化し、接続点Ｎ２が「Ｌ」レベルから「Ｈ」レベルに変化する。
これにより、インバータ１１２は、入力端子Ｔ１１２Ｉに「Ｈ」レベルの電圧が印加されるため、出力端子Ｔ１１２Ｏから「Ｌ」レベルの電圧を出力する（駆動制御信号ＳＣの「Ｌ」レベルの出力）。
そして、ＭＯＳトランジスタＱ１に流れるドレイン電流ＩＤ１が、ＭＯＳトランジスタＱ３に流れるドレイン電ＩＤ３流より大きくなり、ＭＯＳトランジスタＱ２がオンし、ＭＯＳトランジスタＱ１がオフする。
この結果、接続点Ｎ１が「Ｈ」レベルから「Ｌ」レベルに変化し、接続点Ｎ２が「Ｌ」レベルから「Ｈ」レベルに変化する。
これにより、インバータ１１２は、入力端子Ｔ１１２Ｉに「Ｈ」レベルの電圧が印加されるため、出力端子Ｔ１１２Ｏから「Ｌ」レベルの電圧を出力する（駆動制御信号ＳＣの「Ｌ」レベルの出力）。
上述した処理により、光発電素子１６に照射される光の強度が予め設定された強度を超えた場合、接続点Ｎ１の電圧が「Ｈ」レベルから「Ｌ」レベルに変化し、接続点Ｎ２の電圧が「Ｌ」レベルから「Ｈ」レベルに変化する。
したがって、閾値電圧ＶＴＨ２は、ＭＯＳトランジスタＱ１の閾値電圧及びドレイン電流ＩＤ１と、ＭＯＳトランジスタＱ３の閾値電圧及びドレイン電流ＩＤ３と、フィードバック抵抗１３の抵抗値（例えば、１０ＭΩを中心とする所定の範囲の抵抗値など）とにより、入力端子ＩＮＰＵＴ１から供給される発電電圧ＶＩ２に対応して設定される。
本実施形態によれば、駆動制御信号ＳＣを「Ｌ」レベル及び「Ｈ」レベル間で切替えることができ、図１の駆動対象回路２００を駆動させたり、停止させたりすることが可能となる。
したがって、閾値電圧ＶＴＨ２は、ＭＯＳトランジスタＱ１の閾値電圧及びドレイン電流ＩＤ１と、ＭＯＳトランジスタＱ３の閾値電圧及びドレイン電流ＩＤ３と、フィードバック抵抗１３の抵抗値（例えば、１０ＭΩを中心とする所定の範囲の抵抗値など）とにより、入力端子ＩＮＰＵＴ１から供給される発電電圧ＶＩ２に対応して設定される。
本実施形態によれば、駆動制御信号ＳＣを「Ｌ」レベル及び「Ｈ」レベル間で切替えることができ、図１の駆動対象回路２００を駆動させたり、停止させたりすることが可能となる。
＜第４の実施形態＞
以下、図面を参照して、本発明の第４の実施形態について説明する。図６は、本発明の第４の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図６において、光ラッチ回路１Ｃは、電圧検知器１１、光発電素子１２、フィードバック抵抗１３及びダイオード１８を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
以下、図面を参照して、本発明の第４の実施形態について説明する。図６は、本発明の第４の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図６において、光ラッチ回路１Ｃは、電圧検知器１１、光発電素子１２、フィードバック抵抗１３及びダイオード１８を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
図６に示す光ラッチ回路１Ｃが第１の実施形態の光ラッチ回路１と異なる構成は、ダイオード１８が新たに付加された点である。
このダイオード１８は、判定出力端子ＯＵＴＰＵＴと入力端子ＩＮＰＵＴ１との間に、フィードバック抵抗１３と直列に接続されて介挿されている。ここで、ダイオード１８は、判定出力端子ＯＵＴＰＵＴから入力端子ＩＮＰＵＴ１に対して順方向に接続されている。ダイオード１８は、例えば、アノードが判定出力端子ＯＵＴＰＵＴに接続され、カソードがフィードバック抵抗１３の一端に接続されている。フィードバック抵抗１３は他端が入力端子ＩＮＰＵＴ１に接続されている。
このダイオード１８は、判定出力端子ＯＵＴＰＵＴと入力端子ＩＮＰＵＴ１との間に、フィードバック抵抗１３と直列に接続されて介挿されている。ここで、ダイオード１８は、判定出力端子ＯＵＴＰＵＴから入力端子ＩＮＰＵＴ１に対して順方向に接続されている。ダイオード１８は、例えば、アノードが判定出力端子ＯＵＴＰＵＴに接続され、カソードがフィードバック抵抗１３の一端に接続されている。フィードバック抵抗１３は他端が入力端子ＩＮＰＵＴ１に接続されている。
入力端子ＩＮＰＵＴ１が「Ｈ」レベルで、判定出力端子ＯＵＴＰＵＴが「Ｌ」レベルの場合、ダイオード１８が設けられることにより、入力端子ＩＮＰＵＴ１からフィードバック抵抗１３を介して出力端子ＯＵＴへの電流の流れが阻止される。
これにより、判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣが「Ｌ」レベルの場合において、光発電素子１２が出力する発電電圧ＶＩ１の低減を防止することができ、光発電素子１２の光起電力が少なくとも、入力端子ＩＮＰＵＴ１の電圧を上昇させることが可能となる。
入力端子ＩＮＰＵＴ１に「Ｈ」レベルの駆動制御信号ＳＣが印加された際の電圧検知器１１の動作は、第１の実施形態と同様のため、説明を省略する。
これにより、判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣが「Ｌ」レベルの場合において、光発電素子１２が出力する発電電圧ＶＩ１の低減を防止することができ、光発電素子１２の光起電力が少なくとも、入力端子ＩＮＰＵＴ１の電圧を上昇させることが可能となる。
入力端子ＩＮＰＵＴ１に「Ｈ」レベルの駆動制御信号ＳＣが印加された際の電圧検知器１１の動作は、第１の実施形態と同様のため、説明を省略する。
また、ダイオード１８の順方向電圧を高くすることにより、ラッチの状態におけるリード抵抗１１１に流れる電流を低減させる、すなわち駆動制御信号ＳＣが「Ｈ」レベルにおける消費電流を低減することができ、駆動対象回路２００の駆動状態におけるバッテリの消費電力を低減することができる。
また、判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣが「Ｈ」レベルの場合、順方向であるため、ダイオード１８及びフィードバック抵抗１３を介して、入力端子ＩＮＰＵＴ１に対して「Ｈ」レベルの信号が伝搬され、判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣが「Ｈ」レベルで保持（ラッチ）される。
すなわち、本実施形態によれば、光発電素子１６に照射される光の強度が予め設定された強度を低減し、光発電素子１２に入射する光が弱い光強度でも、駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに変化させ、かつ判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣが「Ｈ」レベルで保持（ラッチ）させることができる。
すなわち、本実施形態によれば、光発電素子１６に照射される光の強度が予め設定された強度を低減し、光発電素子１２に入射する光が弱い光強度でも、駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに変化させ、かつ判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣが「Ｈ」レベルで保持（ラッチ）させることができる。
＜第５の実施形態＞
以下、図面を参照して、本発明の第５の実施形態について説明する。図７は、本発明の第５の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図６において、光ラッチ回路１Ｄは、電圧検知器１１、光発電素子１２、フィードバック抵抗１３及び遅延（ディレイ）回路１８を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
以下、図面を参照して、本発明の第５の実施形態について説明する。図７は、本発明の第５の実施形態による光ラッチ回路の構成例を示す概略ブロック図である。
この図６において、光ラッチ回路１Ｄは、電圧検知器１１、光発電素子１２、フィードバック抵抗１３及び遅延（ディレイ）回路１８を備えている。本実施形態において、図１の電子装置と同様に、駆動対象回路２００が、例えば、駆動制御信号ＳＣの信号レベルが「Ｈ」レベルの場合に駆動し、「Ｌ」レベルの場合に停止する。
図７に示す光ラッチ回路１Ｄが第１の実施形態の光ラッチ回路１と異なる構成は、遅延回路１９が新たに付加された点である。
この遅延回路１９は、判定出力端子ＯＵＴＰＵＴと入力端子ＩＮＰＵＴ１との間に、フィードバック抵抗１３と直列に接続されて介挿されている。ここで、遅延回路１９は、例えば、一端が判定出力端子ＯＵＴＰＵＴに接続され、他端がフィードバック抵抗１３の一端に接続されている。フィードバック抵抗１３は他端が入力端子ＩＮＰＵＴ１に接続されている。
この遅延回路１９は、判定出力端子ＯＵＴＰＵＴと入力端子ＩＮＰＵＴ１との間に、フィードバック抵抗１３と直列に接続されて介挿されている。ここで、遅延回路１９は、例えば、一端が判定出力端子ＯＵＴＰＵＴに接続され、他端がフィードバック抵抗１３の一端に接続されている。フィードバック抵抗１３は他端が入力端子ＩＮＰＵＴ１に接続されている。
照射される光の強度が予め設定された強度を超える光が照射された場合、光発電素子１２は、閾値電圧ＶＴＨ１を超える発電電圧ＶＩ１を出力する。
電圧検知器１１は、発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超えている場合、判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに変化させる。
このとき、光発電素子１２に対し、予め設定された強度を超える光が遅延回路１９の遅延時間を超えて照射されない場合、遅延回路１９は、フィードバック抵抗１３を介して、駆動制御信号ＳＣが「Ｈ」レベルであっても、出力端子ＯＵＴＤから出力する遅延信号ＤＳＣを「Ｌ」レベルに維持し、駆動制御信号ＳＣの「Ｌ」レベルから「Ｈ」レベルの変化が入力端子ＩＮＰＵＴ１に伝搬させない。
電圧検知器１１は、発電電圧ＶＩ１が閾値電圧ＶＴＨ１を超えている場合、判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣを「Ｌ」レベルから「Ｈ」レベルに変化させる。
このとき、光発電素子１２に対し、予め設定された強度を超える光が遅延回路１９の遅延時間を超えて照射されない場合、遅延回路１９は、フィードバック抵抗１３を介して、駆動制御信号ＳＣが「Ｈ」レベルであっても、出力端子ＯＵＴＤから出力する遅延信号ＤＳＣを「Ｌ」レベルに維持し、駆動制御信号ＳＣの「Ｌ」レベルから「Ｈ」レベルの変化が入力端子ＩＮＰＵＴ１に伝搬させない。
一方、光発電素子１２に対し、予め設定された強度を超える光が遅延回路１９の遅延時間を超えて照射された場合、遅延回路１９は、フィードバック抵抗１３を介して、駆動制御信号ＳＣの「Ｌ」レベルから「Ｈ」レベルの変化を、「Ｈ」レベルの遅延信号ＤＳＣとして入力端子ＩＮＰＵＴ１に伝搬させる。
入力端子ＩＮＰＵＴ１に「Ｈ」レベルの駆動制御信号ＳＣが印加された際の電圧検知器１１の動作は、第１の実施形態と同様のため、説明を省略する。
入力端子ＩＮＰＵＴ１に「Ｈ」レベルの駆動制御信号ＳＣが印加された際の電圧検知器１１の動作は、第１の実施形態と同様のため、説明を省略する。
図９は、光ラッチ回路１Ｄにおける遅延回路１９による駆動制御信号ＳＣの伝搬遅延の動作を示すタイミングチャートである。以下の説明において、遅延回路１９の信号が入力されてから、この信号を出力するまでの遅延時間Ｔｄを１ｓｅｃ（秒）とする。
図９（ａ）は、縦軸が光発電素子１２が出力する発電電圧ＶＩ１の電圧値を示し、横軸が時間を示している。
図９（ｂ）は、縦軸が電圧検知器１１の判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣの電圧レベルを示し、横軸が時間を示している。
図９（ｃ）は、縦軸が遅延回路１９の出力端子ＯＵＴＤから出力される遅延信号ＤＳＣの電圧レベルを示し、横軸が時間を示している。
図９（ａ）は、縦軸が光発電素子１２が出力する発電電圧ＶＩ１の電圧値を示し、横軸が時間を示している。
図９（ｂ）は、縦軸が電圧検知器１１の判定出力端子ＯＵＴＰＵＴから出力される駆動制御信号ＳＣの電圧レベルを示し、横軸が時間を示している。
図９（ｃ）は、縦軸が遅延回路１９の出力端子ＯＵＴＤから出力される遅延信号ＤＳＣの電圧レベルを示し、横軸が時間を示している。
時刻ｔ１において、光発電素子１２には、予め設定された強度を超える光が照射される。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１を超える発電電圧ＶＩ１を生成する。
そして、電圧検知器１１は、入力端子ＩＮＰＵＴ１に上記発電電圧ＶＩ１が供給され、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｌ」レベルから「Ｈ」レベルに変化させる。
このとき、遅延回路１９は、遅延時間Ｔｄが経過していないため、出力端子ＯＵＴＤから出力する遅延信号ＤＳＣの電圧レベルを「Ｌ」レベルに維持する。
また、光ラッチ回路１Ｄは、出力端子ＯＵＴから出力される駆動制御信号ＳＣの電圧レベルを、「Ｌ」レベルから「Ｈ」レベルに変化させる。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１を超える発電電圧ＶＩ１を生成する。
そして、電圧検知器１１は、入力端子ＩＮＰＵＴ１に上記発電電圧ＶＩ１が供給され、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｌ」レベルから「Ｈ」レベルに変化させる。
このとき、遅延回路１９は、遅延時間Ｔｄが経過していないため、出力端子ＯＵＴＤから出力する遅延信号ＤＳＣの電圧レベルを「Ｌ」レベルに維持する。
また、光ラッチ回路１Ｄは、出力端子ＯＵＴから出力される駆動制御信号ＳＣの電圧レベルを、「Ｌ」レベルから「Ｈ」レベルに変化させる。
時刻ｔ２において、光発電素子１２には、予め設定された強度を超える光が照射されなくなる。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１以下の発電電圧ＶＩ１を生成する。
そして、電圧検知器１１は、入力端子ＩＮＰＵＴ１に上記発電電圧ＶＩ１が供給され、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルから「Ｌ」レベルに変化させる。
このとき、遅延回路１９は、遅延時間Ｔｄが経過せずに、駆動制御信号ＳＣの電圧レベルが「Ｈ」レベルから「Ｌ」レベルに変化したため、出力端子ＯＵＴＤから出力される遅延信号ＤＳＣの電圧レベルを「Ｌ」レベルに維持する。
また、光ラッチ回路１Ｄは、出力端子ＯＵＴから出力される駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルから「Ｌ」レベルに変化させる。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１以下の発電電圧ＶＩ１を生成する。
そして、電圧検知器１１は、入力端子ＩＮＰＵＴ１に上記発電電圧ＶＩ１が供給され、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルから「Ｌ」レベルに変化させる。
このとき、遅延回路１９は、遅延時間Ｔｄが経過せずに、駆動制御信号ＳＣの電圧レベルが「Ｈ」レベルから「Ｌ」レベルに変化したため、出力端子ＯＵＴＤから出力される遅延信号ＤＳＣの電圧レベルを「Ｌ」レベルに維持する。
また、光ラッチ回路１Ｄは、出力端子ＯＵＴから出力される駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルから「Ｌ」レベルに変化させる。
時刻ｔ３において、光発電素子１２には、時刻ｔ１の場合と同様に、強度が予め設定された強度を超える光が照射される。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１を超える発電電圧ＶＩ１を生成する。
そして、電圧検知器１１は、入力端子ＩＮＰＵＴ１に上記発電電圧ＶＩ１が供給され、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｌ」レベルから「Ｈ」レベルに変化させる。
このとき、遅延回路１９は、遅延時間Ｔｄが経過していないため、出力端子ＯＵＴＤから出力される遅延信号ＤＳＣの電圧レベルを、駆動制御信号ＳＣの「Ｌ」レベルを維持する。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１を超える発電電圧ＶＩ１を生成する。
そして、電圧検知器１１は、入力端子ＩＮＰＵＴ１に上記発電電圧ＶＩ１が供給され、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｌ」レベルから「Ｈ」レベルに変化させる。
このとき、遅延回路１９は、遅延時間Ｔｄが経過していないため、出力端子ＯＵＴＤから出力される遅延信号ＤＳＣの電圧レベルを、駆動制御信号ＳＣの「Ｌ」レベルを維持する。
時刻ｔ４において、光発電素子１２に対して予め設定された強度を超える光の照射が開始された時刻ｔ３からの経過時間が、遅延回路１９の遅延時間Ｔｄを超える。
このとき、電圧検知器１１は、入力端子ＩＮＰＵＴ１に閾値電圧ＶＴＨ１を超える発電電圧ＶＩ１が供給されているため、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルに維持している。
これにより、遅延回路１９は、遅延時間Ｔｄが経過したため、出力端子ＯＵＴＤから出力する遅延信号ＤＳＣの電圧レベルを「Ｌ」レベルから「Ｈ」レベルに変化させる。
このとき、電圧検知器１１は、入力端子ＩＮＰＵＴ１に閾値電圧ＶＴＨ１を超える発電電圧ＶＩ１が供給されているため、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを、「Ｈ」レベルに維持している。
これにより、遅延回路１９は、遅延時間Ｔｄが経過したため、出力端子ＯＵＴＤから出力する遅延信号ＤＳＣの電圧レベルを「Ｌ」レベルから「Ｈ」レベルに変化させる。
時刻ｔ５において、光発電素子１２には、予め設定された強度を超える光が照射されなくなる。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１以下の発電電圧ＶＩ１を生成する。
しかしながら、電圧検知器１１は、遅延回路１９の出力端子ＯＵＴＤからフィードバック抵抗１３を介して、入力端子ＩＮＰＵＴ１に「Ｈ」レベルの遅延信号ＤＳＣが供給されている。このため、電圧検知器１１は、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを「Ｈ」レベルで維持する。
上記処理により、光ラッチ回路１Ｄは、光発電素子１２から供給される発電電圧ＶＩ１が閾値電圧ＶＴＨ１以下においても、出力端子ＯＵＴから出力される駆動制御信号ＳＣの電圧レベルを「Ｈ」レベルでラッチし、「Ｈ」レベルの駆動制御信号ＳＣを継続して出力する。
これにより、光発電素子１２は、閾値電圧ＶＴＨ１以下の発電電圧ＶＩ１を生成する。
しかしながら、電圧検知器１１は、遅延回路１９の出力端子ＯＵＴＤからフィードバック抵抗１３を介して、入力端子ＩＮＰＵＴ１に「Ｈ」レベルの遅延信号ＤＳＣが供給されている。このため、電圧検知器１１は、判定出力端子ＯＵＴＰＵＴから出力する駆動制御信号ＳＣの電圧レベルを「Ｈ」レベルで維持する。
上記処理により、光ラッチ回路１Ｄは、光発電素子１２から供給される発電電圧ＶＩ１が閾値電圧ＶＴＨ１以下においても、出力端子ＯＵＴから出力される駆動制御信号ＳＣの電圧レベルを「Ｈ」レベルでラッチし、「Ｈ」レベルの駆動制御信号ＳＣを継続して出力する。
上述したように、本実施形態においては、光発電素子１２に対して予め設定された強度を超える光を照射する時間が、遅延回路１９に設定されている遅延時間Ｔｄ未満の場合、この光を照射している時間範囲のみ、光ラッチ回路１Ｄから「Ｈ」レベルの駆動制御信号ＳＣを出力させることが可能、すなわち光ラッチ回路１Ｄが「Ｈ」レベルを出力しても、遅延時間Ｔｄの範囲内であれば、また駆動制御信号ＳＣを「Ｌ」レベルに変化させることができる。
この構成により、本実施形態によれば、図１における電子装置において、光ラッチ回路１Ｄの動作試験、及び駆動対象回路２００の動作試験を行う際、光発電素子１２に対して予め設定された強度を超える光を照射する時間が、遅延回路１９に設定されている遅延時間Ｔｄ未満とすることで、この遅延時間Ｔｄ内で動作試験を行なうことにより、光ラッチ回路１Ｄが駆動制御信号ＳＣを「Ｈ」レベルにラッチさせないため、動作試験の後に電子装置を在庫や非動作期間とすることができる。
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
１，１Ａ，１Ｂ，１Ｂ，１Ｃ，１Ｄ…光ラッチ回路
１１…電圧検知器
１２，１４，１６…光発電素子
１３…フィードバック抵抗
１７…カレントミラー回路
１８…ダイオード
１９…遅延回路
１１１…リード抵抗
１１２…インバータ
２００…駆動対象回路
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…ＭＯＳトランジスタ
１１…電圧検知器
１２，１４，１６…光発電素子
１３…フィードバック抵抗
１７…カレントミラー回路
１８…ダイオード
１９…遅延回路
１１１…リード抵抗
１１２…インバータ
２００…駆動対象回路
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…ＭＯＳトランジスタ
Claims (9)
- 第１入力端子から入力される第１発電電圧と予め設定された第１閾値電圧とを比較し、前記第１発電電圧が前記第１閾値電圧を超えた場合、セット信号を判定出力端子から出力する電圧検知器と、
前記第１入力端子と接地点との間に順方向に接続され、光が照射された際に光起電力により所定の前記第１発電電圧を前記第１入力端子に出力する第１光発電素子と、
前記第１入力端子と前記判定出力端子との間に介挿されたフィードバック抵抗と
を備え、
前記第１光発電素子は、前記第１入力端子に直接接続されている、
ことを特徴とする光ラッチ回路。 - 前記フィードバック抵抗が、
予め設定された光強度以上の光が照射され、前記第１光発電素子から前記電圧検知器に前記第１入力端子から電流が流れ込んだ際、当該第１入力端子の電圧が前記第１閾値電圧を超える抵抗値に設定されている
ことを特徴とする請求項１に記載の光ラッチ回路。 - 前記判定出力端子から前記第１入力端子に対して順方向となるように、前記判定出力端子と前記第１入力端子との間に、前記フィードバック抵抗と直列に接続されたダイオードをさらに備える
ことを特徴とする請求項１または請求項２に記載の光ラッチ回路。 - 前記判定出力端子と前記第１入力端子との間に前記フィードバック抵抗と直列に接続されており、前記判定出力端子から出力される電圧信号の前記第１入力端子への伝搬を所定の時間遅延させる遅延回路をさらに備える
ことを特徴とする請求項１または請求項２に記載の光ラッチ回路。 - 前記第１光発電素子と並列に、前記第１入力端子と接地との間に逆方向に接続された第２光発電素子をさらに備える
ことを特徴とする請求項１から請求項４のいずれか一項に記載の光ラッチ回路。 - 前記電圧検知器の第２入力端子と接地との間に逆方向に接続された第２光発電素子をさらに備え、
前記電圧検知器が、前記第２入力端子から入力される前記第２光発電素子の第２発電電圧と予め設定された第２閾値電圧とを比較し、前記第２発電電圧が前記第２閾値電圧を超えた場合、前記判定出力端子からセット信号の出力を停止する
ことを特徴とする請求項１から請求項４のいずれか一項に記載の光ラッチ回路。 - カレントミラー回路と、
前記カレントミラー回路の入力電流端子と接地との間に順方向に接続された第２光発電素子と、
をさらに備え、
前記カレントミラー回路の出力電流端子が前記第１入力端子に接続されている
ことを特徴とする請求項１から請求項４のいずれか一項に記載の光ラッチ回路。 - 前記電圧検知器が、
電源にソースが接続された第１ＰＭＯＳトランジスタと、
前記電源にソースが接続され、前記第１ＰＭＯＳトランジスタのゲートにドレインが接続され、当該第１ＰＭＯＳトランジスタのドレインにゲートが接続された第２ＰＭＯＳトランジスタと、
ドレインが前記第１ＰＭＯＳトランジスタのドレインに接続され、ゲートが接地され、ソースが前記第１入力端子に接続されたデプレッション型の第１ＮＭＯＳトランジスタと、
ドレインが前記第２ＰＭＯＳトランジスタのドレインに接続され、ゲートが前記第１光発電素子を介して接地され、ソースが接地されたエンハンスメント型の第２ＮＭＯＳトランジスタと、
入力端子が前記第２ＰＭＯＳトランジスタのドレインに接続され、出力端子が前記判定出力端子に接続されたインバータと
を備える
ことを特徴とする請求項１から請求項７のいずれか一項に記載の光ラッチ回路。 - 請求項１からから請求項８のいずれか一項に記載の光ラッチ回路と、
所定の処理を行なう駆動対象回路と
を備え、
前記光ラッチ回路が判定出力端子から前記セット信号が供給された場合、前記駆動対象回路が駆動を開始する
ことを特徴とする電子装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019057819A JP7249185B2 (ja) | 2019-03-26 | 2019-03-26 | 光ラッチ回路及び電子装置 |
| EP20777104.9A EP3930193A4 (en) | 2019-03-26 | 2020-01-22 | OPTICAL LOCKING CIRCUIT AND ELECTRONIC DEVICE |
| PCT/JP2020/002111 WO2020195064A1 (ja) | 2019-03-26 | 2020-01-22 | 光ラッチ回路及び電子装置 |
| US17/441,643 US11855638B2 (en) | 2019-03-26 | 2020-01-22 | Optical latch circuit and electronic device |
| CN202080023023.8A CN113748601B (zh) | 2019-03-26 | 2020-01-22 | 光锁存电路和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019057819A JP7249185B2 (ja) | 2019-03-26 | 2019-03-26 | 光ラッチ回路及び電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020161920A JP2020161920A (ja) | 2020-10-01 |
| JP7249185B2 true JP7249185B2 (ja) | 2023-03-30 |
Family
ID=72611746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019057819A Active JP7249185B2 (ja) | 2019-03-26 | 2019-03-26 | 光ラッチ回路及び電子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11855638B2 (ja) |
| EP (1) | EP3930193A4 (ja) |
| JP (1) | JP7249185B2 (ja) |
| CN (1) | CN113748601B (ja) |
| WO (1) | WO2020195064A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7329124B1 (ja) * | 2022-12-21 | 2023-08-17 | セイコーグループ株式会社 | 電子回路及び電子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219642A (ja) | 2009-03-13 | 2010-09-30 | Toshiba Corp | 光通信用受信回路 |
| JP2011205433A (ja) | 2010-03-25 | 2011-10-13 | Seiko Instruments Inc | 光センサを用いた近接センサ |
| US20160308515A1 (en) | 2015-04-15 | 2016-10-20 | Balanstring Technology, Llc | Low-Cost, Capacitive-Coupled Level Shifter Scalable for High-Voltage Applications |
| JP6336612B2 (ja) | 2014-03-14 | 2018-06-06 | ヒタチ ケミカル カンパニー アメリカ， リミテッド | 電気化学的方法により導電性表面上に膜形成可能なベンゾチアジアゾール系共役分子 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219823A (ja) * | 1982-06-14 | 1983-12-21 | Nec Home Electronics Ltd | フオトラツチ回路 |
| US4731640A (en) * | 1986-05-20 | 1988-03-15 | Westinghouse Electric Corp. | High resistance photoconductor structure for multi-element infrared detector arrays |
| JPS6336612A (ja) * | 1986-07-31 | 1988-02-17 | Mitsubishi Electric Corp | 光論理入力回路 |
| US4964687A (en) * | 1989-09-29 | 1990-10-23 | The Boeing Company | Optical latch and method of latching data using same |
| US5404373A (en) * | 1991-11-08 | 1995-04-04 | University Of New Mexico | Electro-optical device |
| US5281805A (en) * | 1992-11-18 | 1994-01-25 | Nippon Sheet Glass Co., Ltd. | Optical-input latch-circuit cell array |
| JP3243899B2 (ja) * | 1993-07-20 | 2002-01-07 | ソニー株式会社 | 光信号の復調方法 |
| JP3775574B2 (ja) * | 2001-05-22 | 2006-05-17 | シャープ株式会社 | 光結合装置 |
| US7008218B2 (en) * | 2002-08-19 | 2006-03-07 | Abb Inc. | Combustion emission estimation with flame sensing system |
| JP5057894B2 (ja) * | 2007-08-31 | 2012-10-24 | セイコーインスツル株式会社 | 電圧検出回路及びそれを用いた発振器 |
| JP5797850B2 (ja) * | 2012-10-12 | 2015-10-21 | シャープ株式会社 | 光センサおよび電子機器 |
| WO2016167818A1 (en) * | 2015-04-15 | 2016-10-20 | Balanstring Technology, Llc | A low-cost, capacitive-coupled level shifter scalable for high-voltage applications |
| JP6499031B2 (ja) * | 2015-06-30 | 2019-04-10 | エイブリック株式会社 | 電子機器 |
-
2019
- 2019-03-26 JP JP2019057819A patent/JP7249185B2/ja active Active
-
2020
- 2020-01-22 EP EP20777104.9A patent/EP3930193A4/en not_active Ceased
- 2020-01-22 WO PCT/JP2020/002111 patent/WO2020195064A1/ja unknown
- 2020-01-22 CN CN202080023023.8A patent/CN113748601B/zh active Active
- 2020-01-22 US US17/441,643 patent/US11855638B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219642A (ja) | 2009-03-13 | 2010-09-30 | Toshiba Corp | 光通信用受信回路 |
| JP2011205433A (ja) | 2010-03-25 | 2011-10-13 | Seiko Instruments Inc | 光センサを用いた近接センサ |
| JP6336612B2 (ja) | 2014-03-14 | 2018-06-06 | ヒタチ ケミカル カンパニー アメリカ， リミテッド | 電気化学的方法により導電性表面上に膜形成可能なベンゾチアジアゾール系共役分子 |
| US20160308515A1 (en) | 2015-04-15 | 2016-10-20 | Balanstring Technology, Llc | Low-Cost, Capacitive-Coupled Level Shifter Scalable for High-Voltage Applications |
Also Published As
| Publication number | Publication date |
|---|---|
| US11855638B2 (en) | 2023-12-26 |
| CN113748601A (zh) | 2021-12-03 |
| US20220352877A1 (en) | 2022-11-03 |
| CN113748601B (zh) | 2022-10-25 |
| WO2020195064A1 (ja) | 2020-10-01 |
| EP3930193A1 (en) | 2021-12-29 |
| EP3930193A4 (en) | 2022-04-20 |
| JP2020161920A (ja) | 2020-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100908550B1 (ko) | 파워 온 리셋 회로 | |
| JP2010051068A (ja) | 負荷駆動装置、照明装置、表示装置 | |
| JP5148537B2 (ja) | 電源電圧検出回路 | |
| JP2011133907A (ja) | 表示装置用パワーダウンショート回路 | |
| US9031108B2 (en) | Circuitry and method for driving laser with temperature compensation | |
| CN114863879B (zh) | 有机发光二极管控制电路及显示面板 | |
| US9374090B2 (en) | Circuit arrangement and method of operating the same | |
| US9188998B2 (en) | Constant voltage circuit | |
| JP7249185B2 (ja) | 光ラッチ回路及び電子装置 | |
| US9917415B2 (en) | Driving circuit for light emitting element | |
| JP2007028897A (ja) | 出力回路装置 | |
| US8564370B2 (en) | Error amplifier and LED circuit comprising the same | |
| KR102320544B1 (ko) | 레벨 쉬프터 | |
| JP4963795B2 (ja) | 表示装置用パワーダウンショート回路 | |
| KR101934417B1 (ko) | 전원 회로 | |
| US8179171B1 (en) | Power up circuit | |
| JP5350912B2 (ja) | 光検出回路及び電子機器 | |
| US6680468B1 (en) | Electrical-supply-free MOS integrated circuit | |
| JP7329124B1 (ja) | 電子回路及び電子装置 | |
| JP2007109742A (ja) | 発光制御装置およびそれを用いた電子機器 | |
| US8368468B2 (en) | Error amplifier and LED circuit comprising the same | |
| US8665184B2 (en) | Driving circuit used for current-driven device and light emitting device | |
| JP2024089611A (ja) | 無線通信装置及び電子回路 | |
| KR20240097896A (ko) | 유기 발광 다이오드 제어 회로 및 디스플레이 패널 | |
| JP2024088904A (ja) | 電子回路及び電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210519 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7249185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |