JPS6336612A - 光論理入力回路 - Google Patents
光論理入力回路Info
- Publication number
- JPS6336612A JPS6336612A JP61180595A JP18059586A JPS6336612A JP S6336612 A JPS6336612 A JP S6336612A JP 61180595 A JP61180595 A JP 61180595A JP 18059586 A JP18059586 A JP 18059586A JP S6336612 A JPS6336612 A JP S6336612A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- light
- photodiode
- resistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、照射する光量の大小により、論理出力（ハ
イ、ロウ）を発生する光論理入力回路に関するものであ
る。
イ、ロウ）を発生する光論理入力回路に関するものであ
る。
第３図は従来の光論理入力回路を示す回路図である。図
において、１はＰチャネルトランジスタ、２はＮチャネ
ルトランジスタ、４はホトダイオード、６ａは論理出力
端子、１０はバイアス用抵抗である。
において、１はＰチャネルトランジスタ、２はＮチャネ
ルトランジスタ、４はホトダイオード、６ａは論理出力
端子、１０はバイアス用抵抗である。
次に動作について説明する。ホトダイオード４はバイア
ス用抵抗１０を介して電ＲＶ ｄａに接続され、この状
態でホトダイオード４は逆バイアス状態になっており、
ホトダイオード４とバイアス用抵抗１０には照射光量に
ほぼ比例した電流が流れ、結果としてホトダイオード４
とバイアス用抵抗１０の接続点の電位が照射光量にほぼ
比例して変化することとなる。従って、この接続点の電
位をトランジスタ１．２で構成されたインバータ回路に
入力することにより、光量の大小に応じた論理出力を発
生できることとなる。例えば、光量が小の場合には、ホ
トダイオード４とバイアス用抵抗１０には少ししか電流
が流れないため、接続点の電位はハイレベルとなり、論
理出力端子６ａにはロウレベルが現われる。逆に光量が
大の場合には、ホトダイオード４とバイアス用抵抗１０
には多くの電流が流れるため、接続点の電位はロウレベ
ルとなり論理出力端子６ａにはハイレベルが現われる。
ス用抵抗１０を介して電ＲＶ ｄａに接続され、この状
態でホトダイオード４は逆バイアス状態になっており、
ホトダイオード４とバイアス用抵抗１０には照射光量に
ほぼ比例した電流が流れ、結果としてホトダイオード４
とバイアス用抵抗１０の接続点の電位が照射光量にほぼ
比例して変化することとなる。従って、この接続点の電
位をトランジスタ１．２で構成されたインバータ回路に
入力することにより、光量の大小に応じた論理出力を発
生できることとなる。例えば、光量が小の場合には、ホ
トダイオード４とバイアス用抵抗１０には少ししか電流
が流れないため、接続点の電位はハイレベルとなり、論
理出力端子６ａにはロウレベルが現われる。逆に光量が
大の場合には、ホトダイオード４とバイアス用抵抗１０
には多くの電流が流れるため、接続点の電位はロウレベ
ルとなり論理出力端子６ａにはハイレベルが現われる。
従来の光論理入力回路は以上のように構成されているの
で、光により論理情報を与えるためには、ホトダイオー
ド４に光を当てた状態では、ホトダイオード４とバイア
ス用抵抗１０の接続点の電位がトランジスタ１，２で構
成されるインバータのしきい値電圧より下がる必要があ
り、また光を当てない状態では、接続点の電位はほぼ電
源電圧と同じであるので、接続点に（電源電圧−しいき
値電圧）以上の大きな電位変化が必要である。一方、接
続点には寄生容量が存在するので、大きな電位変化はど
時間がかかることとなり、このような従来の回路では光
により高速に論理情報を伝えることができないという問
題があった。
で、光により論理情報を与えるためには、ホトダイオー
ド４に光を当てた状態では、ホトダイオード４とバイア
ス用抵抗１０の接続点の電位がトランジスタ１，２で構
成されるインバータのしきい値電圧より下がる必要があ
り、また光を当てない状態では、接続点の電位はほぼ電
源電圧と同じであるので、接続点に（電源電圧−しいき
値電圧）以上の大きな電位変化が必要である。一方、接
続点には寄生容量が存在するので、大きな電位変化はど
時間がかかることとなり、このような従来の回路では光
により高速に論理情報を伝えることができないという問
題があった。
この発明は上記のような問題点を解消するためになされ
たもので、光により高速に論理情報を伝えることができ
る光論理入力回路を得ることを目的とする。
たもので、光により高速に論理情報を伝えることができ
る光論理入力回路を得ることを目的とする。
この発明に係る光論理入力回路は、ＣＭＯＳインバータ
回路の出力を抵抗を介して該インバータ回路の入力にフ
ィードバックし、該インバータ回路を増幅器として構成
するとともにこのフィードバンク抵抗をバイアス用抵抗
として兼用し、また、上記インバータ回路の出力にレベ
ル変換用バッファ回路を設けたものである。
回路の出力を抵抗を介して該インバータ回路の入力にフ
ィードバックし、該インバータ回路を増幅器として構成
するとともにこのフィードバンク抵抗をバイアス用抵抗
として兼用し、また、上記インバータ回路の出力にレベ
ル変換用バッファ回路を設けたものである。
この発明においては、フィードバック抵抗を用いた構成
により、ホトダイオード部分の電位がインバータのしき
い値電圧付近に保たれているので、光により論理情報を
伝えるに際し、ホトダイオードと抵抗の接続点の電位変
化は小さくて良いこととなり、光により高速に論理情報
を伝えることができる。
により、ホトダイオード部分の電位がインバータのしき
い値電圧付近に保たれているので、光により論理情報を
伝えるに際し、ホトダイオードと抵抗の接続点の電位変
化は小さくて良いこととなり、光により高速に論理情報
を伝えることができる。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による光論理入力回路を示し、
図において、１はＰチャネルトランジスタ、２はＮチャ
ネルトランジスタ、３はフィードバンク抵抗、４はホト
ダイオード、５はレベル変換用バッファ、６は論理出力
端子である。
図はこの発明の一実施例による光論理入力回路を示し、
図において、１はＰチャネルトランジスタ、２はＮチャ
ネルトランジスタ、３はフィードバンク抵抗、４はホト
ダイオード、５はレベル変換用バッファ、６は論理出力
端子である。
トランジスタ１．２はインバータ回路を構成し、更にフ
ィードバック抵抗により増幅回路を構成している。
ィードバック抵抗により増幅回路を構成している。
このような構成になる回路では、ホトダイオード４とフ
ィードバック抵抗３の接続点の電位は、フィードバック
のためにインバータのしきい値電圧付近で安定するので
、ホトダイオード４はこの電位で逆バイアスされている
こととなる。そして、ホトダイオード４に光が当たらな
い状態では、ホトダイオード４とフィードバック抵抗３
にはほとんど電流が流れないので、増幅回路の出力電位
はインバータのしきい値電圧とほぼ同じになる。一方、
ホトダイオード４に光が当たった状態では、ホトダイオ
ード４に微小な電流が流れ、トランジスタ１．２及びフ
ィードバック抵抗３により構成された増幅器により電圧
への変換と増幅が行なわれ、結果として、増幅回路の出
力電位がハイレベルとなる。すなわち、増幅回路の出力
電位は、光が当たった場合ハイレベルとなり、光が当た
らない場合はインバータのしきい値電圧付近となる。
ィードバック抵抗３の接続点の電位は、フィードバック
のためにインバータのしきい値電圧付近で安定するので
、ホトダイオード４はこの電位で逆バイアスされている
こととなる。そして、ホトダイオード４に光が当たらな
い状態では、ホトダイオード４とフィードバック抵抗３
にはほとんど電流が流れないので、増幅回路の出力電位
はインバータのしきい値電圧とほぼ同じになる。一方、
ホトダイオード４に光が当たった状態では、ホトダイオ
ード４に微小な電流が流れ、トランジスタ１．２及びフ
ィードバック抵抗３により構成された増幅器により電圧
への変換と増幅が行なわれ、結果として、増幅回路の出
力電位がハイレベルとなる。すなわち、増幅回路の出力
電位は、光が当たった場合ハイレベルとなり、光が当た
らない場合はインバータのしきい値電圧付近となる。
この増幅回路の出力電圧をレベル変換用バソファヲ用い
、ハイ又はロウレベルに変換することにより、光の有無
に応じてハイ又はロウのレベルを論理出力として得るこ
とができる。
、ハイ又はロウレベルに変換することにより、光の有無
に応じてハイ又はロウのレベルを論理出力として得るこ
とができる。
このように、本実施例回路では、フィードバソりにより
ホトダイオード部分の電位がインバータのしきい値電圧
付近に保たれているため、光により論理情報を伝えるに
際し、ホトダイオード部分の電位変化が小さくて良く、
光により高速に論理情報を伝えることができる。
ホトダイオード部分の電位がインバータのしきい値電圧
付近に保たれているため、光により論理情報を伝えるに
際し、ホトダイオード部分の電位変化が小さくて良く、
光により高速に論理情報を伝えることができる。
また、第２図はこの発明の他の発明の一実施例を示す。
本実施例は、インバータとフィードバック抵抗により構
成された増幅回路において、上記フィードバンク抵抗３
と入力との間に上記抵抗３に直列に接続してトランジス
タ８を設けるとともに、入力と電源との間にトランジス
タ７を設けたものである。
成された増幅回路において、上記フィードバンク抵抗３
と入力との間に上記抵抗３に直列に接続してトランジス
タ８を設けるとともに、入力と電源との間にトランジス
タ７を設けたものである。
このような本実施例回路では、光論理入力が必要な場合
には、光論理入力禁止端子９に光論理入力禁止信号を入
力せず、トランジスタ８をオンし、トランジスタ７をオ
フすることによって、上述の発明と同様な回路動作を行
なわしめ、光論理入力が不要な場合には、上記禁止信号
を入力して、トランジスタ８をオフし、トランジスタ７
をオンして、入力をハイに固定することによって、回路
動作を停止せしめることができ、これにより電流消費を
抑制することができる効果がある。
には、光論理入力禁止端子９に光論理入力禁止信号を入
力せず、トランジスタ８をオンし、トランジスタ７をオ
フすることによって、上述の発明と同様な回路動作を行
なわしめ、光論理入力が不要な場合には、上記禁止信号
を入力して、トランジスタ８をオフし、トランジスタ７
をオンして、入力をハイに固定することによって、回路
動作を停止せしめることができ、これにより電流消費を
抑制することができる効果がある。
以上のようにこの発明の光論理入力回路によれば、イン
バータとフィードバック抵抗により増幅回路を構成した
ので、光による論理情報入力時にホトダイオード部分の
電位変化を小さなものとすることができ、光により高速
に論理情報を伝えることができる効果がある。
バータとフィードバック抵抗により増幅回路を構成した
ので、光による論理情報入力時にホトダイオード部分の
電位変化を小さなものとすることができ、光により高速
に論理情報を伝えることができる効果がある。
第１図はこの発明の一実施例による光論理入力回路を示
す回路図、第２図はこの発明の他の実施例による光論理
入力回路を示す回路図、第３図は従来の光論理入力回路
を示す回路図である。 図において、１．７はＰチャネルトランジスタ、２．８
はＮチャネルトランジスタ、３はフィードバック抵抗、
４はホトダイオード、５はレベル変換用バッファ、６は
論理出力端子、９は光論理入力禁止端子、１０はバイア
ス用抵抗である。 なお図中同一符号は同−又は相当部分を示す。 第１図 ３７ダー／／ノ〉り’Ｊ（’ニー１’ｊ４Ａ／りｆ７−
メ ５’、＃’ｌカシノフ色々乙／シフ２ 第３図
す回路図、第２図はこの発明の他の実施例による光論理
入力回路を示す回路図、第３図は従来の光論理入力回路
を示す回路図である。 図において、１．７はＰチャネルトランジスタ、２．８
はＮチャネルトランジスタ、３はフィードバック抵抗、
４はホトダイオード、５はレベル変換用バッファ、６は
論理出力端子、９は光論理入力禁止端子、１０はバイア
ス用抵抗である。 なお図中同一符号は同−又は相当部分を示す。 第１図 ３７ダー／／ノ〉り’Ｊ（’ニー１’ｊ４Ａ／りｆ７−
メ ５’、＃’ｌカシノフ色々乙／シフ２ 第３図
Claims (2)
- （１）ＣＭＯＳインバータ回路と、 該インバータ回路の出力を入力にフィードバックするフ
ィードバック抵抗と、 上記インバータ回路の入力に接続されたホトダイオード
と、 上記インバータ回路の出力に接続されたレベル変換用バ
ッファ回路とを備えことを特徴とする光論理入力回路。 - （２）ＣＭＯＳインバータ回路と、 これと直列に接続された第１のトランジスタスイッチを
介して上記インバータ回路の出力を入力にフィードバッ
クするフィードバック抵抗と、光論理入力禁止信号によ
り上記インバータの入力をハイまたはロウに固定するた
めの第２のトランジスタスイッチと、 上記インバータ回路の入力に接続されたホトダイオード
と、 上記インバータ回路の出力に接続されたレベル変換用バ
ッファ回路とを備えたことを特徴とする光論理入力回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180595A JPS6336612A (ja) | 1986-07-31 | 1986-07-31 | 光論理入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180595A JPS6336612A (ja) | 1986-07-31 | 1986-07-31 | 光論理入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6336612A true JPS6336612A (ja) | 1988-02-17 |
Family
ID=16086008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180595A Pending JPS6336612A (ja) | 1986-07-31 | 1986-07-31 | 光論理入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6336612A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587142B1 (en) * | 1998-09-09 | 2003-07-01 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
| JP2008067365A (ja) * | 2006-08-08 | 2008-03-21 | Hitachi Ltd | 信号遅延回路およびこれを用いたパルス発生回路 |
| JP2011029738A (ja) * | 2009-07-22 | 2011-02-10 | Hitachi Ltd | 信号増幅回路、光受信回路、光モジュールおよびデータ交換システム |
| CN105187048A (zh) * | 2015-08-19 | 2015-12-23 | 安凯(广州)微电子技术有限公司 | 一种高效缓冲器 |
| CN106059566A (zh) * | 2016-06-30 | 2016-10-26 | 叶克江 | 基于线性光电耦合器进一步线性化的电路及其实现方法 |
| JP2019057844A (ja) * | 2017-09-21 | 2019-04-11 | 新日本無線株式会社 | クロック信号増幅回路 |
| US10715090B2 (en) | 2017-07-21 | 2020-07-14 | Fujitsu Limited | Bias circuit with a replica circuit for an amplifier circuit and a generation circuit supplying bias voltage to the replica and amplifier circuits and optical receiver |
| WO2020195064A1 (ja) * | 2019-03-26 | 2020-10-01 | セイコーインスツル株式会社 | 光ラッチ回路及び電子装置 |
-
1986
- 1986-07-31 JP JP61180595A patent/JPS6336612A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587142B1 (en) * | 1998-09-09 | 2003-07-01 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
| JP2008067365A (ja) * | 2006-08-08 | 2008-03-21 | Hitachi Ltd | 信号遅延回路およびこれを用いたパルス発生回路 |
| JP2011029738A (ja) * | 2009-07-22 | 2011-02-10 | Hitachi Ltd | 信号増幅回路、光受信回路、光モジュールおよびデータ交換システム |
| CN105187048A (zh) * | 2015-08-19 | 2015-12-23 | 安凯(广州)微电子技术有限公司 | 一种高效缓冲器 |
| CN106059566A (zh) * | 2016-06-30 | 2016-10-26 | 叶克江 | 基于线性光电耦合器进一步线性化的电路及其实现方法 |
| CN106059566B (zh) * | 2016-06-30 | 2019-11-29 | 叶克江 | 基于线性光电耦合器进一步线性化的电路及其实现方法 |
| US10715090B2 (en) | 2017-07-21 | 2020-07-14 | Fujitsu Limited | Bias circuit with a replica circuit for an amplifier circuit and a generation circuit supplying bias voltage to the replica and amplifier circuits and optical receiver |
| JP2019057844A (ja) * | 2017-09-21 | 2019-04-11 | 新日本無線株式会社 | クロック信号増幅回路 |
| WO2020195064A1 (ja) * | 2019-03-26 | 2020-10-01 | セイコーインスツル株式会社 | 光ラッチ回路及び電子装置 |
| JP2020161920A (ja) * | 2019-03-26 | 2020-10-01 | セイコーインスツル株式会社 | 光ラッチ回路及び電子装置 |
| US11855638B2 (en) | 2019-03-26 | 2023-12-26 | Seiko Group Corporation | Optical latch circuit and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825106A (en) | MOS no-leak circuit | |
| JP2640443B2 (ja) | Ｃｍｏｓ技術による光源の高速駆動用回路 | |
| JPH0422050B2 (ja) | ||
| US5726592A (en) | Self biased low-voltage differential signal detector | |
| US20010013810A1 (en) | Differential amplifier circuit | |
| JPS6336612A (ja) | 光論理入力回路 | |
| US4709388A (en) | Subscriber telephone line interface circuit with reduced power stand-by mode | |
| EP0590247B1 (en) | BICMOS level converter circuit | |
| JP3357689B2 (ja) | 定電圧出力回路 | |
| EP0439158B1 (en) | High speed level conversion circuit | |
| EP0590246A2 (en) | Power supply dependent input buffer | |
| JPH02268018A (ja) | Ｔｔｌ―ｃｍｏｓレベルトランスレータ | |
| US4977339A (en) | Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion | |
| JPH0578203B2 (ja) | ||
| US5774014A (en) | Integrated buffer circuit which functions independently of fluctuations on the supply voltage | |
| US6703883B2 (en) | Low current clock sensor | |
| EP0297715A3 (en) | Improved differential input stage for differential line receivers and operational amplifiers | |
| US5508508A (en) | Apparatus for converting optical bipolar signals to optical unipolar signals | |
| JP2864949B2 (ja) | レベル変換回路 | |
| JP3055505B2 (ja) | レベル変換回路 | |
| JP3488088B2 (ja) | 発光ダイオード駆動回路 | |
| JPH06152376A (ja) | 半導体集積回路装置 | |
| JP3126048B2 (ja) | 光送受信回路 | |
| KR930011437A (ko) | 전력소모를 감소시키는 기능을 갖는 바이폴라-상보형 금속 산화물 반도체(bicmos) 트랜지스터 트랜지스터 논리(ttl)회로 | |
| KR910010876A (ko) | Ecl회로를 갖는 반도체 집적회로 |