JP2019057844A - クロック信号増幅回路 - Google Patents
クロック信号増幅回路 Download PDFInfo
- Publication number
- JP2019057844A JP2019057844A JP2017181701A JP2017181701A JP2019057844A JP 2019057844 A JP2019057844 A JP 2019057844A JP 2017181701 A JP2017181701 A JP 2017181701A JP 2017181701 A JP2017181701 A JP 2017181701A JP 2019057844 A JP2019057844 A JP 2019057844A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- inverting amplifier
- feedback resistor
- input
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 title abstract description 4
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
クロック信号は、水晶発振器等を用いて生成されてディジタル信号処理回路に入力されることが多い。
容量結合で入力されたクロック信号を反転増幅器により信号増幅するクロック信号増幅回路であって、
前記反転増幅器の入出力端子間に帰還抵抗器を接続すると共に、
前記反転増幅器の入力端子と、当該入力端子の電位と異なる電位のノードとの間を開閉成可能とするスイッチを設けてなるものである。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるクロック信号増幅回路の第1の回路構成例について、図1を参照しつつ説明する。
このクロック信号増幅回路は、反転増幅器1と、帰還抵抗器2と、電流制御用主スイッチ3とを主たる構成要素として構成されてなるものである。
また、反転増幅器1の出力端子と入力端子との間には、帰還抵抗器2が接続されている。
まず、クロック信号が入力されている通常の動作状態において、電流制御用主スイッチ3はオフ状態(開成状態)とされている。
それによって、反転増幅器1は入力されたクロック信号を反転増幅動して出力する。
電流制御用主スイッチ3がオン状態とされることで、高抵抗の抵抗器が用いられている帰還抵抗器2と、電流制御用主スイッチ3の低いオン抵抗との差によって、反転増幅器1の入力端子電圧は低下する。
そのため、電流制御用主スイッチ3の電流は非常に小さくて済み、電流制御用主スイッチ3のオン抵抗は比較的大きいものであっても支障を来すことはない。かかる電流制御用主スイッチ3は、例えば、特許文献1に開示された電源供給経路に設けられたスイッチに比較して、そのサイズは大幅に縮小されたものを用いることができ、従来に比して回路全体の小型化を図ることが可能となる。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
第2の回路構成例は、図1に示された第1の回路構成例に、さらに、以下に述べるように帰還抵抗開放用スイッチ4を付加した構成を有するものである。
第1の帰還抵抗器2の一端は、反転増幅器1の入力端に、他端は、帰還抵抗開放用スイッチ4の一端に、それぞれ接続されている。
帰還抵抗開放用スイッチ4の他端は、第2の帰還抵抗器2の一端に、第2の帰還抵抗器2の他端は、反転増幅器1の出力端子に、それぞれ接続されている。
したがって、電流制御用主スイッチ3に、例えば、論理値Lowに相当する制御信号が印加される場合、帰還抵抗開放用スイッチ4には、論理値Highに相当する制御信号が印加されることとなる。
電流制御用主スイッチ3の動作については、先に第1の回路構成例で説明した通りであるので、ここでの再度の詳細な説明は省略する。
帰還抵抗開放用スイッチ4は、電流制御用主スイッチ3がオフ状態、すなわち、換言すれば、クロック信号が入力されて反転増幅器1が動作状態にある場合には、オン状態とされる。その結果、第1及び第2の帰還抵抗器6−1,6−2は、帰還抵抗開放用スイッチ4を介して反転増幅器1の入出力間に直列接続された状態となる。
そのため、第1及び第2の帰還抵抗器6−1,6−2における電流経路が遮断され、第1の回路構成例に比して、より効果的に消費電流の削減が可能となっている。
2…帰還抵抗器
3…電流制御用主スイッチ
4…帰還抵抗開放用スイッチ
7…インバータ
Claims (2)
- 容量結合で入力されたクロック信号を反転増幅器により信号増幅するクロック信号増幅回路であって、
前記反転増幅器の入出力端子間に帰還抵抗器を接続すると共に、
前記反転増幅器の入力端子と、当該入力端子の電位と異なる電位のノードとの間を開閉成可能とするスイッチを設けたことを特徴とするクロック信号増幅回路。 - 前記帰還抵抗器と前記反転増幅器の入出力端子間との接続状態を開閉成可能とする帰還抵抗開放用スイッチを設けたことを特徴とする請求項1記載のクロック信号増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017181701A JP2019057844A (ja) | 2017-09-21 | 2017-09-21 | クロック信号増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017181701A JP2019057844A (ja) | 2017-09-21 | 2017-09-21 | クロック信号増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019057844A true JP2019057844A (ja) | 2019-04-11 |
Family
ID=66106566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017181701A Pending JP2019057844A (ja) | 2017-09-21 | 2017-09-21 | クロック信号増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019057844A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55104110A (en) * | 1979-02-02 | 1980-08-09 | Nec Corp | Alternating current amplifier |
JPS6336612A (ja) * | 1986-07-31 | 1988-02-17 | Mitsubishi Electric Corp | 光論理入力回路 |
JP2002014741A (ja) * | 2000-06-28 | 2002-01-18 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2003188707A (ja) * | 2001-12-21 | 2003-07-04 | Fujitsu Ltd | 半導体集積回路 |
JP2008227948A (ja) * | 2007-03-13 | 2008-09-25 | Sumitomo Electric Ind Ltd | 光受信器 |
US20080246525A1 (en) * | 2007-04-03 | 2008-10-09 | Mel Bazes | Level-restored for supply-regulated pll |
JPWO2009147770A1 (ja) * | 2008-06-02 | 2011-10-20 | パナソニック株式会社 | クロック信号増幅回路 |
JP2015146545A (ja) * | 2014-02-04 | 2015-08-13 | パナソニック株式会社 | 入力信号増幅器 |
-
2017
- 2017-09-21 JP JP2017181701A patent/JP2019057844A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55104110A (en) * | 1979-02-02 | 1980-08-09 | Nec Corp | Alternating current amplifier |
JPS6336612A (ja) * | 1986-07-31 | 1988-02-17 | Mitsubishi Electric Corp | 光論理入力回路 |
JP2002014741A (ja) * | 2000-06-28 | 2002-01-18 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2003188707A (ja) * | 2001-12-21 | 2003-07-04 | Fujitsu Ltd | 半導体集積回路 |
JP2008227948A (ja) * | 2007-03-13 | 2008-09-25 | Sumitomo Electric Ind Ltd | 光受信器 |
US20080246525A1 (en) * | 2007-04-03 | 2008-10-09 | Mel Bazes | Level-restored for supply-regulated pll |
JPWO2009147770A1 (ja) * | 2008-06-02 | 2011-10-20 | パナソニック株式会社 | クロック信号増幅回路 |
JP2015146545A (ja) * | 2014-02-04 | 2015-08-13 | パナソニック株式会社 | 入力信号増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070241794A1 (en) | Novel comparator circuit with schmitt trigger hysteresis character | |
US11474546B2 (en) | Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator | |
TWI575872B (zh) | Switch circuit | |
TW201340520A (zh) | 電源保護電路 | |
KR20140079008A (ko) | 파워 온 리셋 회로 | |
US9000826B2 (en) | Level shifting circuit with adaptive feedback | |
US8558581B2 (en) | Analog rail-to-rail comparator with hysteresis | |
EP2992607B1 (en) | Load switch | |
US20110012664A1 (en) | Clock signal amplifier circuit | |
US8988146B1 (en) | Voltage amplifier for capacitive sensing devices using very high impedance | |
JP2017022599A (ja) | レベルシフト回路 | |
JP2019057844A (ja) | クロック信号増幅回路 | |
WO2016130000A1 (en) | Level shifter | |
JP2016162216A (ja) | 基準電圧回路 | |
KR20150123716A (ko) | 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로 | |
TWI516020B (zh) | 可自動調整輸出電阻之運算放大裝置 | |
JP2008017566A (ja) | 電源発生回路 | |
US9712152B2 (en) | Circuit for controlling power supply | |
JP5815433B2 (ja) | 増幅器及び半導体装置 | |
TW201836264A (zh) | 差動放大電路 | |
JP2016015769A (ja) | 増幅器及び半導体装置 | |
TWI657249B (zh) | 電流感測電路 | |
CN108304025B (zh) | 工作电压切换装置 | |
TWM517481U (zh) | 電壓位準轉換器 | |
DE602007004518D1 (de) | Vor batterieverpolung geschützte logikausgangsstufe einer integrierten schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220308 |