JP2019057844A - クロック信号増幅回路 - Google Patents

クロック信号増幅回路 Download PDF

Info

Publication number
JP2019057844A
JP2019057844A JP2017181701A JP2017181701A JP2019057844A JP 2019057844 A JP2019057844 A JP 2019057844A JP 2017181701 A JP2017181701 A JP 2017181701A JP 2017181701 A JP2017181701 A JP 2017181701A JP 2019057844 A JP2019057844 A JP 2019057844A
Authority
JP
Japan
Prior art keywords
clock signal
inverting amplifier
feedback resistor
input
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017181701A
Other languages
English (en)
Inventor
大輔 坂田
Daisuke Sakata
大輔 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2017181701A priority Critical patent/JP2019057844A/ja
Publication of JP2019057844A publication Critical patent/JP2019057844A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

【課題】部品にサイズが大きなデバイスを要することなく、簡易な構成で確実に省電力化を可能とするクロック信号増幅回路を提供する。【解決手段】反転増幅器1の入出力端子間に、帰還抵抗器2を接続し、反転増幅器1の入力端子と、この入力端子の電位とは異なる電位のノードであるグランドとの間に、開閉成動作を可能とする電流制御用主スイッチ3を設ける。クロック信号の入力が無い場合に、電流制御用主スイッチ3がオンすると、入力端子電圧は低下し、反転増幅器1には電流が流れない状態となり、クロック信号増幅が行われない場合の不要な電流消費を回避する。【選択図】図1

Description

本発明は、ディジタル回路において用いられるクロック信号の増幅を行うクロック信号増幅回路に係り、特に、回路の小型化、省電力化等を図ったものに関する。
ディジタル信号を扱う回路においては、通常、クロック信号が必要とされる。
クロック信号は、水晶発振器等を用いて生成されてディジタル信号処理回路に入力されることが多い。
水晶発振器等を用いて生成されたクロック信号がディジタル信号処理回路へ入力される際、そのクロック信号がディジタル信号処理回路に必要な矩形波であれば良いが、一般に、矩形波には多くの高調波が含まれるため、ディジタル信号処理回路の中で、クロック信号を供給する信号ラインの配設位置や形状等によっては、他の回路等へ電磁妨害を与える虞がある。
このような電磁妨害の可能性を低減するため、クロック信号の振幅を小さくしたり、正弦波に波形変換したり、さらには、矩形波を鈍らせることで含まれる高調波の範囲を縮小する等の方策が採られることがある。
その一方、クロック信号を供給する信号ラインが長くなる場合には、伝搬過程で信号減衰が生じることがあり、ディジタル信号処理回路に適する矩形波振幅まで増幅するためのクロック信号増幅回路が必要となることもある。
このような場合に用いられるクロック信号増幅回路は、一般的には、入力信号を容量結合により入力し、出力端から入力端へ抵抗帰還された構成の反転増幅器を用いることが多い。
ところが、上述のような構成にあっては、クロック信号が入力されない場合にも、反転増幅器は動作状態のままで、不要な電流が流れるため、無駄な電力を消費するという欠点がある。
このような消費電力の問題を解決する方策としては、例えば、特許文献1に開示されたように、増幅器本体の電源供給経路にスイッチを設けて、クロック信号の入力が無い場合、スイッチにより電源供給経路を遮断することで増幅器本体への電源供給を絶ち、不要な電力消費を回避可能とする構成を採る方法等がある。
国際公開第2009/147770号公報
しかしながら、上述のように、増幅器本体の電源供給経路に設けたスイッチによって、クロック信号の有無に応じて電源供給を断続する構成は、確実に不要な電力消費を回避できるものの、動作電流が大きな増幅器の場合、電源供給経路に設けるスイッチも、許容電流の大きなものが必要となるため、スイッチのデバイスサイズが大きなものとなり、回路規模が大きくなるばかりでなく、高価格化を招くという問題がある。
本発明は、上記実状に鑑みてなされたもので、デバイスサイズが大きな部品を要することなく、簡易な構成で確実に省電力化を可能とするクロック信号増幅回路を提供するものである。
上記本発明の目的を達成するため、本発明に係るクロック信号増幅回路は、
容量結合で入力されたクロック信号を反転増幅器により信号増幅するクロック信号増幅回路であって、
前記反転増幅器の入出力端子間に帰還抵抗器を接続すると共に、
前記反転増幅器の入力端子と、当該入力端子の電位と異なる電位のノードとの間を開閉成可能とするスイッチを設けてなるものである。
本発明によれば、従来と異なり、電流容量が小さくて済む箇所にスイッチをもうけて増幅器への電流供給を断続できる構成としたので、デバイスサイズの大きな部品を用いることなく、簡易な構成で確実に省電力を実現することができるという効果を奏するものである。
本発明の実施の形態におけるクロック信号増幅回路の第1の回路構成例を示す回路図である。 本発明の実施の形態におけるクロック信号増幅回路の第2の回路構成例を示す回路図である。 インバータ増幅器の一構成例を示す回路図である。路構成例を示す回路図である。
以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるクロック信号増幅回路の第1の回路構成例について、図1を参照しつつ説明する。
このクロック信号増幅回路は、反転増幅器1と、帰還抵抗器2と、電流制御用主スイッチ3とを主たる構成要素として構成されてなるものである。
反転増幅器1は、その入力端子に入力コンデンサ5が接続されて、この入力コンデンサ5を介して容量結合によりクロック信号が入力可能となっている。
また、反転増幅器1の出力端子と入力端子との間には、帰還抵抗器2が接続されている。
さらに、反転増幅器1の入力端子の電位と異なる電位のノードであるグランドと、反転増幅器1の入力端子との間には、電流制御用主スイッチ3が設けられている。この電流制御用主スイッチ3は、例えば、半導体素子等からなるもので、外部から別途入力される制御信号に応じて、そのオン・オフ(開閉成)が制御されるようになっているものである。
次に、かかる構成における動作について説明する。
まず、クロック信号が入力されている通常の動作状態において、電流制御用主スイッチ3はオフ状態(開成状態)とされている。
それによって、反転増幅器1は入力されたクロック信号を反転増幅動して出力する。
一方、クロック信号の入力が停止されると、所定の制御信号が電流制御用主スイッチ3に印加され、電流制御用主スイッチ3はオン状態(閉成状態)とされる。
電流制御用主スイッチ3がオン状態とされることで、高抵抗の抵抗器が用いられている帰還抵抗器2と、電流制御用主スイッチ3の低いオン抵抗との差によって、反転増幅器1の入力端子電圧は低下する。
これに対して、反転増幅器1の出力端子の電圧は、上昇して電源電圧にほぼ等しい状態となるが、反転増幅器1は電流が流れない状態となるため、増幅機能が停止することとなる。
この第1の回路構成例において、帰還抵抗器2は、入力端子のDCバイアス印加を目的としているため、その抵抗値は大きい値に設定される。
そのため、電流制御用主スイッチ3の電流は非常に小さくて済み、電流制御用主スイッチ3のオン抵抗は比較的大きいものであっても支障を来すことはない。かかる電流制御用主スイッチ3は、例えば、特許文献1に開示された電源供給経路に設けられたスイッチに比較して、そのサイズは大幅に縮小されたものを用いることができ、従来に比して回路全体の小型化を図ることが可能となる。
次に、第2の回路構成例について、図2を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
第2の回路構成例は、図1に示された第1の回路構成例に、さらに、以下に述べるように帰還抵抗開放用スイッチ4を付加した構成を有するものである。
帰還抵抗開放用スイッチ4は、図1に示された1個の帰還抵抗器2に代わる第1及び第2の帰還抵抗器6−1,6−2と共に、反転増幅器1の入出力間に次述するように直列接続されて設けられている。
すなわち、第1及び第2の帰還抵抗器6−1,6−2は、その抵抗値の和が、先の図1に示された帰還抵抗器2の抵抗値に相当する値となるように、各々の抵抗値が適宜に設定されたものである。
第1の帰還抵抗器2の一端は、反転増幅器1の入力端に、他端は、帰還抵抗開放用スイッチ4の一端に、それぞれ接続されている。
帰還抵抗開放用スイッチ4の他端は、第2の帰還抵抗器2の一端に、第2の帰還抵抗器2の他端は、反転増幅器1の出力端子に、それぞれ接続されている。
帰還抵抗開放用スイッチ4は、電流制御用主スイッチ3と基本的に同一の構成を有してなるものである。したがって、帰還抵抗開放用スイッチ4は、外部から印加される制御信号によって、そのオン・オフ(開閉成)が制御されるが、この帰還抵抗開放用スイッチ4に印加される制御信号の論理と、電流制御用主スイッチ3に印加される制御信号の論理は、丁度逆の関係となっている。
すなわち、外部からの制御信号は、インターバータ7を介して帰還抵抗開放用スイッチ4のオン・オフ制御に供されるようになっている。
したがって、電流制御用主スイッチ3に、例えば、論理値Lowに相当する制御信号が印加される場合、帰還抵抗開放用スイッチ4には、論理値Highに相当する制御信号が印加されることとなる。
次に、かかる構成における動作について説明する。
電流制御用主スイッチ3の動作については、先に第1の回路構成例で説明した通りであるので、ここでの再度の詳細な説明は省略する。
帰還抵抗開放用スイッチ4は、電流制御用主スイッチ3がオフ状態、すなわち、換言すれば、クロック信号が入力されて反転増幅器1が動作状態にある場合には、オン状態とされる。その結果、第1及び第2の帰還抵抗器6−1,6−2は、帰還抵抗開放用スイッチ4を介して反転増幅器1の入出力間に直列接続された状態となる。
一方、帰還抵抗開放用スイッチ4は、電流制御用主スイッチ3がオン状態、すなわち、換言すれば、クロック信号の入力が停止された場合、オフ状態とされ、第1の帰還抵抗器6−1と第2の帰還抵抗器6−2の接続が断たれ、反転増幅器1との接続は開放状態とされる。
そのため、第1及び第2の帰還抵抗器6−1,6−2における電流経路が遮断され、第1の回路構成例に比して、より効果的に消費電流の削減が可能となっている。
なお、本発明の実施の形態における反転増幅器1の具体的な回路構成例としては、例えば、図3に示されたような従来から良く知られているPチャンネルMOSトランジスタ8とNチャンネルMOSトランジスタ9を直列接続した構成のもの等が好適である。
簡易な構成で、回路規模の小型化、確実な省電力化が所望されるクロック信号増幅回路に適用できる。
1…反転増幅器
2…帰還抵抗器
3…電流制御用主スイッチ
4…帰還抵抗開放用スイッチ
7…インバータ

Claims (2)

  1. 容量結合で入力されたクロック信号を反転増幅器により信号増幅するクロック信号増幅回路であって、
    前記反転増幅器の入出力端子間に帰還抵抗器を接続すると共に、
    前記反転増幅器の入力端子と、当該入力端子の電位と異なる電位のノードとの間を開閉成可能とするスイッチを設けたことを特徴とするクロック信号増幅回路。
  2. 前記帰還抵抗器と前記反転増幅器の入出力端子間との接続状態を開閉成可能とする帰還抵抗開放用スイッチを設けたことを特徴とする請求項1記載のクロック信号増幅回路。
JP2017181701A 2017-09-21 2017-09-21 クロック信号増幅回路 Pending JP2019057844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017181701A JP2019057844A (ja) 2017-09-21 2017-09-21 クロック信号増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017181701A JP2019057844A (ja) 2017-09-21 2017-09-21 クロック信号増幅回路

Publications (1)

Publication Number Publication Date
JP2019057844A true JP2019057844A (ja) 2019-04-11

Family

ID=66106566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017181701A Pending JP2019057844A (ja) 2017-09-21 2017-09-21 クロック信号増幅回路

Country Status (1)

Country Link
JP (1) JP2019057844A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55104110A (en) * 1979-02-02 1980-08-09 Nec Corp Alternating current amplifier
JPS6336612A (ja) * 1986-07-31 1988-02-17 Mitsubishi Electric Corp 光論理入力回路
JP2002014741A (ja) * 2000-06-28 2002-01-18 Mitsubishi Electric Corp 半導体集積回路
JP2003188707A (ja) * 2001-12-21 2003-07-04 Fujitsu Ltd 半導体集積回路
JP2008227948A (ja) * 2007-03-13 2008-09-25 Sumitomo Electric Ind Ltd 光受信器
US20080246525A1 (en) * 2007-04-03 2008-10-09 Mel Bazes Level-restored for supply-regulated pll
JPWO2009147770A1 (ja) * 2008-06-02 2011-10-20 パナソニック株式会社 クロック信号増幅回路
JP2015146545A (ja) * 2014-02-04 2015-08-13 パナソニック株式会社 入力信号増幅器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55104110A (en) * 1979-02-02 1980-08-09 Nec Corp Alternating current amplifier
JPS6336612A (ja) * 1986-07-31 1988-02-17 Mitsubishi Electric Corp 光論理入力回路
JP2002014741A (ja) * 2000-06-28 2002-01-18 Mitsubishi Electric Corp 半導体集積回路
JP2003188707A (ja) * 2001-12-21 2003-07-04 Fujitsu Ltd 半導体集積回路
JP2008227948A (ja) * 2007-03-13 2008-09-25 Sumitomo Electric Ind Ltd 光受信器
US20080246525A1 (en) * 2007-04-03 2008-10-09 Mel Bazes Level-restored for supply-regulated pll
JPWO2009147770A1 (ja) * 2008-06-02 2011-10-20 パナソニック株式会社 クロック信号増幅回路
JP2015146545A (ja) * 2014-02-04 2015-08-13 パナソニック株式会社 入力信号増幅器

Similar Documents

Publication Publication Date Title
US20070241794A1 (en) Novel comparator circuit with schmitt trigger hysteresis character
US11474546B2 (en) Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator
TWI575872B (zh) Switch circuit
TW201340520A (zh) 電源保護電路
KR20140079008A (ko) 파워 온 리셋 회로
US9000826B2 (en) Level shifting circuit with adaptive feedback
US8558581B2 (en) Analog rail-to-rail comparator with hysteresis
EP2992607B1 (en) Load switch
US20110012664A1 (en) Clock signal amplifier circuit
US8988146B1 (en) Voltage amplifier for capacitive sensing devices using very high impedance
JP2017022599A (ja) レベルシフト回路
JP2019057844A (ja) クロック信号増幅回路
WO2016130000A1 (en) Level shifter
JP2016162216A (ja) 基準電圧回路
KR20150123716A (ko) 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로
TWI516020B (zh) 可自動調整輸出電阻之運算放大裝置
JP2008017566A (ja) 電源発生回路
US9712152B2 (en) Circuit for controlling power supply
JP5815433B2 (ja) 増幅器及び半導体装置
TW201836264A (zh) 差動放大電路
JP2016015769A (ja) 増幅器及び半導体装置
TWI657249B (zh) 電流感測電路
CN108304025B (zh) 工作电压切换装置
TWM517481U (zh) 電壓位準轉換器
DE602007004518D1 (de) Vor batterieverpolung geschützte logikausgangsstufe einer integrierten schaltung

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220308