TW201836264A

TW201836264A - 差動放大電路

Info

Publication number: TW201836264A
Application number: TW107108190A
Authority: TW
Inventors: 津崎敏之; 杉浦正一
Original assignee: 日商艾普凌科有限公司
Priority date: 2017-03-24
Filing date: 2018-03-12
Publication date: 2018-10-01
Also published as: KR20180108496A; JP2018164182A; US20180278221A1; CN108631737A

Abstract

為了能夠進行輸入軌至軌運行，設為如下的差動放大電路：具有第1差動輸入對以及臨限值與第1差動輸入對不同的第2差動輸入對，且兩個差動輸入對不產生同時運行。設為如下的構成：在第1差動輸入對與電流源之間連接有電晶體，第1差動輸入對與第2差動輸入對不會同時運行。

Description

差動放大電路

本發明是有關於一種差動放大電路，更詳細而言是有關於一種輸入軌至軌（rail to rail）運行的電路。

差動放大電路正在以多種用途用於電子設備中。根據用途，所輸入的信號電壓處於接地（ground，GND）電壓附近，或處於電源電壓附近而有各種各樣。因此，在差動放大電路中，輸入軌至軌運行變得重要。

圖5中，表示專利文獻1中所揭示的現有的差動放大電路的電路圖。現有的差動放大電路包括反相輸入端子511，非反相輸入端子512，輸出端子513，電源電壓509，GND電壓510，N通道金屬氧化物半導體（N-channel metal oxide semiconductor，NMOS）耗盡型電晶體（depletion transistor）501、NMOS耗盡型電晶體502，NMOS增強型電晶體（enhancement transistor）503、NMOS增強型電晶體504，NMOS增強型電晶體507、NMOS增強型電晶體508及P通道金屬氧化物半導體（P-channel metal oxide semiconductor，PMOS）增強型電晶體505、PMOS增強型電晶體506。

NMOS耗盡型電晶體501、NMOS耗盡型電晶體502構成第1差動輸入對521。NMOS電晶體503、NMOS電晶體504構成第2差動輸入對522。NMOS電晶體507成為供給流入至第1差動輸入對521的電流的電流源。NMOS電晶體508成為供給流入至第2差動輸入對522的電流的電流源。PMOS電晶體505、PMOS電晶體506構成所述第1差動輸入對521及第2差動輸入對522的負載。

圖6中，表示現有的差動放大電路中的運行。通常，差動放大電路是在負反饋中使用，因此非反相輸入端子512及反相輸入端子511為虛短路（virtual short），成為大致相同的電壓。將所述電壓定義為同相輸入電壓VCOM。此處，圖6的圖表的縱軸表示同相輸入電壓VCOM，橫軸表示第1差動輸入對521及第2差動輸入對522。

第2差動輸入對522由NMOS增強型電晶體503、NMOS增強型電晶體504構成，故而在同相輸入電壓VCOM處於GND電位附近時，成為第2差動輸入對522的電流源的NMOS電晶體508變為非飽和狀態而不使電流流動，因此差動放大電路無法放大輸入信號。

為了實現輸入軌至軌，除了由NMOS增強型電晶體構成的第2差動輸入對522以外，亦並聯有由NMOS耗盡型電晶體構成的第1差動輸入對521。第1差動輸入對521由NMOS耗盡型電晶體501、NMOS耗盡型電晶體502構成，故而即使在同相輸入電壓VCOM處於GND電壓附近時，成為第1差動輸入對521的電流源的NMOS電晶體507亦不會變為非飽和狀態，而使電流流動。實現了輸入軌至軌。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開平8-256026號公報

[發明所欲解決的問題] 然而，在專利文獻1的差動放大電路中，根據同相輸入電壓VCOM的值，對由NMOS耗盡型電晶體構成的第1差動輸入對521、及由NMOS增強型電晶體構成的第2差動輸入對522兩者供給來自電流源的電流，兩個差動輸入對會同時運行。 [解決問題的技術手段]

為了解決先前的問題，本發明的差動放大電路設為如下所述的構成。設為包括反相輸入端子、非反相輸入端子及輸出端子的差動放大電路，所述差動放大電路包括：第1差動輸入對，將所述反相輸入端子及所述非反相輸入端子設為輸入；第2差動輸入對，將電晶體的臨限值與第1差動輸入對不同的所述反相輸入端子及所述非反相輸入端子設為輸入；電流源，供給流入至差動輸入對的電流；以及開關，在所述第1差動輸入對與所述電流源之間藉由所述反相輸入端子及所述非反相輸入端子的電壓而接通或斷開。 [發明的效果]

在本發明的差動放大電路中，不論同相輸入電壓VCOM的值如何，僅對由NMOS耗盡型電晶體構成的第1差動輸入對、及由NMOS增強型電晶體構成的第2差動輸入對中的任一者自電流源供給電流。兩個差動輸入對不會同時運行。

以下，參照圖式，對本實施形態進行說明。 [第一實施形態] 圖1是第一實施形態的差動放大電路的電路圖。第一實施形態的差動放大電路包括反相輸入端子111，非反相輸入端子112，輸出端子113，電源電壓109，GND電壓110，NMOS耗盡型電晶體101、NMOS耗盡型電晶體102，NMOS增強型電晶體103、NMOS增強型電晶體104、NMOS增強型電晶體107、NMOS增強型電晶體108及PMOS增強型電晶體105、PMOS增強型電晶體106。

NMOS耗盡型電晶體101的閘極（gate）與非反相輸入端子112連接。NMOS耗盡型電晶體102的閘極與反相輸入端子111連接。NMOS耗盡型電晶體101及NMOS耗盡型電晶體102的源極（source）連接在一起。利用NMOS耗盡型電晶體101及NMOS耗盡型電晶體102構成第1差動輸入對121。NMOS電晶體103的閘極與非反相輸入端子112連接。NMOS電晶體104的閘極與反相輸入端子111連接。NMOS電晶體103及NMOS電晶體104的源極連接在一起。利用NMOS電晶體103及NMOS電晶體104構成第2差動輸入對122。

NMOS電晶體107的汲極（drain）與NMOS耗盡型電晶體101及NMOS耗盡型電晶體102的源極連接。NMOS電晶體107的閘極與切換電壓輸入114連接。NMOS電晶體107的源極與NMOS電晶體108的汲極連接。NMOS電晶體107成為對第1差動輸入對121與第2差動輸入對122進行切換時的開關。NMOS電晶體108的汲極與NMOS電晶體103及NMOS電晶體104的源極連接。NMOS電晶體108的閘極與偏置電壓輸入115連接。NMOS電晶體108的源極與GND電壓110連接。NMOS電晶體108成為供給流入至第1差動輸入對121及第2差動輸入對122的電流的電流源。

PMOS電晶體105、PMOS電晶體106構成所述第1差動輸入對121及第2差動輸入對122的負載。PMOS電晶體105、PMOS電晶體106的閘極連接在一起。PMOS電晶體105、PMOS電晶體106的源極與電源電壓109連接。PMOS電晶體105、PMOS電晶體106的閘極連接在一起，且連接於PMOS電晶體105的汲極、NMOS耗盡型電晶體101的汲極及NMOS電晶體103的汲極。PMOS電晶體106的汲極連接於NMOS耗盡型電晶體102的汲極及NMOS電晶體104的汲極。PMOS電晶體106的汲極成為輸出端子113。

圖2中，表示第一實施形態的差動放大電路中的運行。通常，差動放大電路是在負反饋中使用，故而非反相輸入端子112與反相輸入端子111為虛短路，成為大致相同的電壓。將所述電壓定義為同相輸入電壓VCOM。在圖2所示的圖表中，縱軸為同相輸入電壓VCOM，利用劃有斜影線的長方形來分別表示沿橫軸配置的第1差動輸入對121及第2差動輸入對122的對於同相輸入電壓VCOM的運行範圍。

NMOS電晶體108在作為切換開關的NMOS電晶體107接通時，成為供給至第1差動輸入對121的電流源，在NMOS電晶體107斷開時，成為供給至第2差動輸入對122的電流源。

將切換第1差動輸入對121及第2差動輸入對122的運行的電壓設為切換電壓V114。切換電壓V114是設定在第1差動輸入對121及第2差動輸入對122兩者會運行的同相輸入電壓VCOM範圍內。將切換電壓V114自切換電壓輸入114施加至NMOS電晶體107的閘極端子。用於NMOS電晶體107接通的同相輸入電壓VCOM成為以下的式子。 VCOM＜V114－VTNE（107）－Vov（107）＋VTNE（103）＋Vov（103）此處，VTNE是NMOS增強型電晶體的臨限值電壓。後面出來的VTND是NMOS耗盡型電晶體的臨限值電壓。Vov是使電流流動所必需的過驅動電壓（overdrive voltage）。當在第2差動輸入對122的NMOS電晶體103及切換開關的NMOS電晶體107中使用相同類別的元件時，特性相等。若設為VTNE（107）＝VTNE（103），Vov（107）＝Vov（103），則所述式子變為以下的式子。 VCOM＜V114

如上所述，若同相輸入電壓VCOM未達切換電壓V114，則作為切換開關的NMOS電晶體107變為接通。此時，對第1差動輸入對121的NMOS耗盡型電晶體101及第2差動輸入對122的NMOS增強型電晶體103施加相同的閘極-源極間電壓。同樣地，對第1差動輸入對121的NMOS耗盡型電晶體102及第2差動輸入對122的NMOS增強型電晶體104施加相同的閘極-源極間電壓。但是，由於NMOS耗盡型電晶體的臨限值電壓VTND是小於NMOS增強型電晶體的臨限值電壓VTNE的電壓，故而對由NMOS耗盡型電晶體構成的第1差動輸入對121會施加更大的過驅動電壓，從而將成為電流源的NMOS電晶體108的汲極電流供給至第1差動輸入對121。

若同相輸入電壓VCOM超過切換電壓V114，則作為切換開關的NMOS電晶體107變為斷開。將成為電流源的NMOS電晶體108的汲極電流供給至第2差動輸入對122。

如以上說明，在本發明的第一實施形態的差動放大電路中，利用由非反相輸入端子112及反相輸入端子111的電壓確定的同相輸入電壓VCOM的值，使作為切換開關的NMOS電晶體107接通或斷開。藉由切換開關，而對由NMOS耗盡型電晶體構成的第1差動輸入對121、由NMOS增強型電晶體構成的第2差動輸入對122中的任一者自電流源供給電流。第1差動輸入對及第2差動輸入對兩者不會同時運行，從而放大率的穩定得以實現，振盪穩定性變差的可能性受到抑制。因此，可消除放大率更大幅度地變化，振盪穩定性變差的可能性升高等的問題，從而可提供振盪穩定性優異的輸入軌至軌差動放大電路。

[第二實施形態] 圖3是第二實施形態的差動放大電路的電路圖。第二實施形態的差動放大電路包括反相輸入端子311，非反相輸入端子312，輸出端子313，電源電壓309，GND電壓310，PMOS耗盡型電晶體301、PMOS耗盡型電晶體302，PMOS增強型電晶體303、PMOS增強型電晶體304、PMOS增強型電晶體307、PMOS增強型電晶體308及NMOS增強型電晶體305、NMOS增強型電晶體306。利用PMOS耗盡型電晶體301、PMOS耗盡型電晶體302構成第1差動輸入對321。利用PMOS電晶體303、PMOS電晶體304構成第2差動輸入對322。

第二實施形態的差動放大電路是自第一實施形態的差動放大電路，將第1差動輸入對自NMOS耗盡型電晶體101、NMOS耗盡型電晶體102變更為PMOS耗盡型電晶體301、PMOS耗盡型電晶體302，將第2差動輸入對自NMOS增強型電晶體103、NMOS增強型電晶體104變更為PMOS增強型電晶體303、PMOS增強型電晶體304，將構成差動輸入對的負載的PMOS增強型電晶體105、PMOS增強型電晶體106變更為NMOS增強型電晶體305、NMOS增強型電晶體306，將切換開關的NMOS增強型電晶體107變更為PMOS增強型電晶體307，將電流源的NMOS增強型電晶體108變更為PMOS增強型電晶體308的電路。所述差動放大電路是將構成差動放大電路的NMOS電晶體與PMOS電晶體加以置換的電路，各要素元件之間的連接雖然極性與第一實施形態相反但是相等，故而省略說明。

圖4中，表示第二實施形態的差動放大電路中的運行。此處，縱軸表示同相輸入電壓VCOM，橫軸表示第1差動輸入對321及第2差動輸入對322。PMOS電晶體308在作為切換開關的PMOS電晶體307接通時，成為第1差動輸入對321的電流源，在PMOS電晶體307斷開時，成為第2差動輸入對322的電流源。

將切換第1差動輸入對321與第2差動輸入對322的運行的電壓設為切換電壓V314。切換電壓V314是自切換電壓輸入314施加至PMOS電晶體307的閘極端子。用於PMOS電晶體307接通的同相輸入電壓VCOM成為以下的式子。 VCOM＞V314－|VTPE（307）|－|Vov（307）|＋|VTPE（303）|＋|Vov（303）| 此處，VTPE是PMOS增強型電晶體的臨限值電壓。後面出來的VTPD是PMOS耗盡型電晶體的臨限值電壓。當在第2差動輸入對322的PMOS電晶體303及切換開關的PMOS電晶體307中使用相同類別的元件時，特性相等。若VTPE（307）＝VTPE（303），Vov（307）＝Vov（303），則所述式子變為以下的式子。 VCOM＞V314

如上所述，若同相輸入電壓VCOM超過切換電壓V314，則PMOS電晶體307變為接通。此時，對第1差動輸入對321的PMOS耗盡型電晶體301及第2差動輸入對322的PMOS增強型電晶體303，施加相同的閘極-源極間電壓。同樣地，對第1差動輸入對321的PMOS耗盡型電晶體302及第2差動輸入對322的PMOS增強型電晶體304，施加相同的閘極-源極間電壓。但是，由於PMOS耗盡型電晶體的臨限值電壓VTPD是小於PMOS增強型電晶體的臨限值電壓VTPE的電壓，故而對由PMOS耗盡型電晶體構成的第1差動輸入對321會施加更大的過驅動電壓，從而將成為電流源的PMOS電晶體308的汲極電流供給至第1差動輸入對321。

若同相輸入電壓VCOM未達切換電壓V314，則作為切換開關的PMOS電晶體307變為斷開。將成為電流源的PMOS電晶體308的汲極電流供給至第2差動輸入對322。

如以上說明，在本發明的第二實施形態的差動放大電路中，利用由非反相輸入端子312及反相輸入端子311的電壓確定的同相輸入電壓VCOM的值，使作為切換開關的PMOS電晶體307接通或斷開。藉由切換開關，而僅對由PMOS耗盡型電晶體構成的第1差動輸入對321、及由PMOS增強型電晶體構成的第2差動輸入對322中的任一者供給來自電流源的電流。第1差動輸入對及第2差動輸入對兩者不會同時運行。

101、102、501、502‧‧‧NMOS耗盡型電晶體

103、104、107、108、305、306、503、504、507、508‧‧‧NMOS增強型電晶體

105、106、303、304、307、308、505、506‧‧‧PMOS增強型電晶體

109、309、509‧‧‧電源電壓

110、310、510‧‧‧GND電壓

111、311、511‧‧‧反相輸入端子

112、312、512‧‧‧非反相輸入端子

113、313、513‧‧‧輸出端子

114、314‧‧‧切換電壓輸入

115‧‧‧偏置電壓輸入

121、321、521‧‧‧第一差動輸入對

122、322、522‧‧‧第二差動輸入對

301、302‧‧‧PMOS耗盡型電晶體

V114、V314‧‧‧切換電壓

VCOM‧‧‧同相輸入電壓

VTNE‧‧‧NMOS增強型電晶體的臨限值電壓

VTPE‧‧‧PMOS增強型電晶體的臨限值電壓

Vov‧‧‧過驅動電壓

圖1是表示第一實施形態的差動放大電路的一例的電路圖。圖2是表示第一實施形態的電路運行的圖。圖3是表示第二實施形態的差動放大電路的一例的電路圖。圖4是表示第二實施形態的電路運行的圖。圖5是表示先前的差動放大電路的一例的電路圖。圖6是表示先前的電路運行的圖。

Claims

一種差動放大電路，包括：反相輸入端子、非反相輸入端子及輸出端子，所述差動放大電路包括：第1差動輸入對，將所述反相輸入端子及所述非反相輸入端子設為輸入；第2差動輸入對，將電晶體的臨限值與所述第1差動輸入對不同的所述反相輸入端子及所述非反相輸入端子設為輸入；電流源，對所述第2差動輸入對供給電流；以及開關，在所述第1差動輸入對與所述電流源之間藉由所述反相輸入端子及所述非反相輸入端子的電壓而接通或斷開。
如申請專利範圍第1項所述的差動放大電路，其中所述第1差動輸入對由NMOS耗盡型電晶體構成，所述第2差動輸入對由NMOS增強型電晶體構成，所述開關由NMOS增強型電晶體構成，藉由所述反相輸入端子及所述非反相輸入端子的電壓，所述開關進行接通或斷開，對所述第1差動輸入對或所述第2差動輸入對中的任一者供給電流。
如申請專利範圍第1項所述的差動放大電路，其中所述第1差動輸入對由PMOS耗盡型電晶體構成，所述第2差動輸入對由PMOS增強型電晶體構成，所述開關由PMOS增強型電晶體構成，藉由所述反相輸入端子及所述非反相輸入端子的電壓，所述開關進行接通或斷開，對所述第1差動輸入對或所述第2差動輸入對中的任一者供給電流。