JP2013544060A - カレントミラーおよび高コンプライアンス単段増幅器 - Google Patents

Abstract

集積回路（ＩＣ）内で使用するためのシステムは、正の入力ノード（２４５）および負の入力ノード（２４０）を含む入力差動対（２０５）と、入力差動対に結合された電流源（２６５）と、カレントミラー（１０５）とを含む。カレントミラーは、少なくとも１つの第１の能動デバイス（１７５）と第２の能動デバイス（１７０）とを含む。システムは、第１および第２の能動デバイスの各々のゲート端子に結合されたソース端子を有するバイアシングトランジスタデバイス（１１０）と、第２の能動デバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子とを含む。バイアシングトランジスタデバイスは、カレントミラーと相互補完的である。

Description

発明の分野
本明細書において開示される１つまたはより多くの実施形態は、集積回路（ＩＣ）に関する。より特定的には、１つまたはより多くの実施形態は、ＩＣ内での使用のためにカレントミラーおよび増幅器に関する。

背景
現代の集積回路（ＩＣ）製造技術によって、回路は、サイズが縮小し続けるデバイスを用いて生成することができる。しかしながら、より小さいデバイスの回路特性は、増幅器の品質設計の発展を阻害する。増幅器における出力インピーダンスや高ゲインのような所望の動作特性を達成することは、トランジスタデバイスのサイズが減少するにつれて、困難に成り得る。

これらの困難性は、単段増幅器を設計する場合にはより深刻になる。所望の動作特性を達成するために、多段に頼るよりも単段増幅器を設計する場合には、インピーダンスやゲインのような動作特性は、デバイスサイズに関連する設計の問題に取り組みながら、単一の増幅段において達成されなければならない。しかしながら、単段増幅器は、利点を有している。たとえば、単段増幅器は、多段増幅器によって導入される補償要件を回避する。さらに、単段増幅器は、典型的に、多段増幅器よりも少ないダイ面積しか消費しない。

要約
本明細書に開示される１つまたはより多くの実施形態は、集積回路（ＩＣ）に関し、より特定的には、ＩＣ内での使用のためのカレントミラーおよび増幅器に関する。

実施形態は、ＩＣ内での使用のためのシステムを含み得る。システムは、正の入力ノードと負の入力ノードを含む入力差動対と、入力差動対に結合された電流源とを含み得る。電流源は、所定のバイアス電流を提供し得る。システムは、第１の能動デバイスおよび第２の能動デバイスを含むカレントミラーも含み得る。第１の能動デバイスのドレイン端子は、出力ノードを含み得る。システムは、第１および第２の能動デバイスの各々のゲート端子に結合されたソース端子と、第２の能動デバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子とを含むバイアシングトランジスタデバイスをさらに含み得る。バイアシングトランジスタデバイスは、カレントミラーと相互補完的であり得る。

入力差動対は、第１のカスコード入力トランジスタデバイスに直列に結合された第１の入力トランジスタデバイスと、第２のカスコード入力トランジスタデバイスに直列に結合された第２の入力トランジスタとを含むカスコード入力差動対として実現され得る。カスコード入力差動対は、第１および第２の入力トランジスタデバイスの各々のソース端子に結合されるソース端子と、第１および第２のカスコード入力トランジスタデバイスの各々のゲート端子に結合されるドレイン端子とを含むダイオード接続トランジスタをさらに含み得る。ダイオード接続トランジスタは、第１および第２のカスコード入力トランジスタのゲート−ソース電圧に応じた大きさとされる。

第１の能動デバイスは、第１のトランジスタデバイスおよび第１のカスコードトランジスタデバイスを含み得る。第１のトランジスタデバイスのゲート端子は、第２の能動デバイスのゲート端子およびバイアシングトランジスタデバイスのソース端子に結合され得る。第１のカスコードトランジスタデバイスのゲート端子はバイアス電圧に結合され得る。第１のカスコードトランジスタのドレイン端子は、出力ノードを含み得る。

第２の能動デバイスは、第２のトランジスタデバイスおよび第２のカスコードトランジスタデバイスを含み得る。第２のトランジスタデバイスのゲート端子は、第２のカスコードトランジスタデバイスのゲート端子、第１のトランジスタデバイスのゲート端子、およびバイアシングトランジスタのソース端子に結合され得る。第２のカスコードトランジスタデバイスのドレイン端子は、バイアシングトランジスタデバイスのゲート端子に結合され得る。

システムは、増幅器をさらに含み得る。増幅器は、第２のトランジスタデバイスのドレイン端子に結合された非反転入力ノードと、第１のトランジスタデバイスのドレイン端子に結合された反転入力ノードと、第１のカスコードトランジスタデバイスのゲート端子に結合された出力とを含み得る。増幅器は、第１のカスコードトランジスタデバイスのゲート端子にバイアス電圧を提供し得る。

他の局面においては、システムの負の入力ノードは、出力ノードに結合されて、ユニティゲインアンプを形成し得る。

他の実施形態は、ＩＣ内で使用するためのカレントミラーシステムを含み得る。システムは、各々がゲート端子、ソース端子およびドレイン端子を含む第１の能動デバイスおよび第２の能動デバイスを含み得る。第１の能動デバイスおよび第２の能動デバイスのソース端子は、互いに結合され得る。第２の能動デバイスのドレイン端子は、電流基準ユニットに結合され得る。第１の能動デバイスのドレイン端子は、出力ノードを含み得る。システムは、第１および第２の能動デバイスの各々のゲート端子に結合されたソース端子と、第２の能動デバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子を含む、バイアシングトランジスタデバイスもさらに含み得る。バイアシングトランジスタデバイスは、第１および第２の能動デバイスと相互補完的である。

第１の能動デバイスは、第１のトランジスタデバイスと、第１のカスコードトランジスタデバイスとを含み得る。第１のトランジスタデバイスのゲート端子は、第２の能動デバイスのゲート端子と、バイアシングトランジスタデバイスのソース端子とに結合され得る。第１のカスコードデバイスのゲート端子は、バイアス電圧に結合される。第１のカスコードデバイスのドレイン端子は、出力ノードを含み得る。

第２の能動デバイスは、第２のトランジスタデバイスと、第２のカスコードトランジスタデバイスとを含み得る。第２のトランジスタデバイスのゲート端子は、第２のカスコードトランジスタデバイスのゲート端子と、第１のトランジスタデバイスのゲート端子と、バイアシングトランジスタデバイスのソース端子とに結合され得る。第２のカスコードトランジスタデバイスのドレイン端子は、バイアシングトランジスタデバイスのゲート端子に結合され得る。

システムは、増幅器をさらに含み得る。増幅器は、第２のトランジスタデバイスのドレイン端子に結合された非反転入力ノードと、第１のトランジスタデバイスのドレイン端子に結合された反転入力ノードと、第１のカスコードトランジスタデバイスのゲート端子に結合された出力とを含み得る。増幅器は、第１のカスコードトランジスタデバイスのゲート端子にバイアス電圧を提供し得る。

他の実施形態は、正の入力ノードおよび負の入力ノードを含む入力差動対を含む回路を含み、入力差動対はＮ型金属酸化物半導体（ＮＭＯＳ）デバイスを含み得る。回路は、入力差動対に結合される電流源を含み、電流源は回路に対して、所定のバイアス電流を提供する。回路は、Ｐ型金属酸化物半導体（ＰＭＯＳ）をを含むカスコードカレントミラーを含み得る。カスコードカレントミラーは、第１のＰＭＯＳデバイスと、第２のＰＭＯＳデバイスと、第１のカスコードＰＭＯＳデバイスと、出力ノードを含む第２のカスコードＰＭＯＳデバイスとを含み得る。回路は、第１のＰＭＯＳデバイス、第２のＰＭＯＳデバイス、および第２のカスコードＰＭＯＳデバイスの各々のゲート端子に結合されたソース端子と、第２のカスコードＰＭＯＳデバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子とを含む、バイアシングＮＭＯＳデバイスをさらに含み得る。

１つの局面においては、入力差動対は、第１のカスコード入力ＮＭＯＳデバイスと直列に結合された第１の入力ＮＭＯＳデバイスと、第２のカスコード入力ＮＭＯＳデバイスと直列に結合された第２の入力ＮＭＯＳデバイスとを含む、カスコード入力差動対として実現され得る。

第２のカスコードＰＭＯＳデバイスのゲート端子は、バイアス電圧に結合され得る。
回路はさらに増幅器を含み得る。増幅器は、第２のＰＭＯＳデバイスのドレイン端子に結合された非反転入力ノードと、第１のＰＭＯＳデバイスのドレイン端子に結合された反転入力ノードと、第１のＰＭＯＳカスコードデバイスのゲート端子に結合された出力とを含み得る。増幅器の出力は、第１のカスコードＰＭＯＳデバイスのゲート端子にバイアス電圧を提供し得る。

カスコード入力差動対は、第１および第２の入力ＮＭＯＳデバイスの各々のソース端子に結合されるソース端子と、第１および第２のカスコード入力ＮＭＯＳデバイスの各々のゲート端子に結合されたドレイン端子とを有するダイオード接続ＮＭＯＳデバイスを含み得る。ダイオード接続トランジスタは、入力対トランジスタデバイスのゲート−ソース電圧に応じたサイズとされ得る。

他の局面においては、システムの負の入力は、出力ノードに結合されて、ユニティゲインアンプを形成し得る。

本明細書に開示された実施形態に従う、カスコードカレントミラーシステムを説明する第１の回路図である。 本明細書に開示された他の実施形態に従う、カレントミラーシステムを説明する第２の回路図である。 本明細書に開示された他の実施形態に従う、カスコード単段増幅器システムを説明する第３の回路図である。 本明細書に開示された他の実施形態に従う、単段増幅器システムを説明する第４の回路図である。 本明細書に開示された他の実施形態に従う、単段増幅器システムを説明する第５の回路図である。

本明細書は、新規であるとみなされる１つまたはより多くの実施形態の特徴を規定する請求項によって結論付けられるが、１つまたはより多くの実施形態は、図面とともに説明を考慮することによってより理解されると信じられる。必要に応じて、１つまたはより多くの詳細な実施形態がこの明細書内に開示される。しかしながら、この１つまたはより多くの実施形態は、単に例示に過ぎないことが理解されるべきである。したがって、明細書に開示された具体的な構造および機能の詳細は、限定として解釈されるべきではなく、実質的に任意の適宜詳細な構造において、その１つまたはより多くの実施形態をさまざまなに採用するための、単に請求項のための根拠としておよび当業者に教示を与えるための代表的な根拠として理解されるべきである。さらに、本明細書で用いられる用語および語句は、限定することを意図したものではなく、むしろ本明細書に開示された１つまたはより多くの実施形態の理解可能な説明を提供することを意図したものである。

本明細書に開示される１つまたはより多くの実施形態は、集積回路（ＩＣ）に関し、より特定的には、ＩＣ内での使用のためのカレントミラーおよび増幅器に関する。１つまたはより多くの実施形態においては、バイアシング機構を組み込んだカレントミラー回路構造が提供される。バイアシング機構は、カレントミラー回路構造の応答時間を改善する。バイアシング機構によって、さらに、カレントミラー回路構造が高コンプライアンス電圧要件を有する回路と相互運用できるようになる。

一実施形態においては、カレントミラー回路構造は、増幅器システム内に組み込まれ得る。増幅器システムは、高オープンループゲインおよび高出力インピーダンスによって特徴付けられる、オペレーショナルトランスコンダクティブ型の増幅器であり得る。さらに、増幅器システムは、シングルエンド出力（single-ended output）を提供するための、カレントミラー回路構造と結合される差動入力によって特徴付けられ得る。差動入力およびカレントミラー回路構造は、カスコードデバイスを含み得る。カレントミラー回路構造内にバイアシング機構を含むことによって、増幅器システムが、ＩＣ内においてユニティゲインアンプおよび／またはバッファ増幅器としての動作によく適合した高レベルの電圧コンプライアンスを達成することを可能とする。

カレントミラー回路構造内にバイアシング機構を含むことは、カスコード接続が採用される場合に、入力側の増幅器システムにおいて生じる制限を克服する助けにもなる。しばしば、入力側におけるカスコード接続は、低減された入力電圧範囲をもたらし得る。低減された入力電圧範囲は、増幅器システム、特にバッファ増幅器構造において出力容量を悪化させ得る。

図１は、本明細書に開示される実施形態に従う、カスコードカレントミラーシステム（システム）１００を説明する第１の回路図である。システム１００は、高コンプライアンスカスコードカレントミラーシステムとして実現される。図示されるように、システム１００は、カスコードカレントミラー（カレントミラー）１０５と、バイアシングデバイス１１０とを含み得る。さらに、システム１００は、電流シンク（シンク）１３５，１４５を含む。

図示されるように、デバイス１１０，１１５，１２０，１２５，１３０の各々は、相補的金属酸化物半導体（ＣＭＯＳ）デバイスの形態において実現され得る。デバイス１１５~１３０は、Ｐ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の形態で実現されてもよい。デバイス１１０は、Ｎ型ＭＯＳＦＥＴの形態で実現されてもよい。

カレントミラー１０５は、デバイス１１５，１２０のような、たとえばトランジスタデバイスである複数のデバイスと、カスコードデバイス１２５，１３０のような、たとえばカスコードトランジスタデバイスである複数のカスコードデバイスとを含み得る。デバイス１１５，１２０の各々のソース端子は、電位ＶＣＣに結合される。カスコードデバイス１２５のソース端子は、デバイス１１５のドレイン端子に結合される。さらに、カスコードデバイス１２５のゲート端子は、デバイス１１５，１２０の各々のゲート端子に結合される。カスコードデバイス１３０のソース端子は、デバイス１２０のドレイン端子に結合される。

一般的に、用語「カスコード接続（cascoding）」は、回路の単一の経路内に直列の同じデバイスタイプの２つのトランジスタを積み重ねることを称する。トランジスタ対の出力ノードとして機能するトランジスタは、「カスコードトランジスタ」または「カスコードデバイス」とも称される。図１を参照して、たとえば、カスコードデバイス１２５は、デバイス１１５に対するカスコードデバイスである。同様に、カスコードデバイス１３０は、デバイス１２０に対するカスコードデバイスである。

カスコード接続が回路内で実現される場合、典型的に、入力電圧信号はカスコード構造における第１のトランジスタデバイス、たとえば「非カスコードデバイス」に印加される。第１のデバイスは、その電圧信号を第２のデバイスに流れる出力電流に変換する。図１の例においては、第２のデバイスが出力を提供し、したがってカスコードデバイスと称され得る。カスコードデバイスが第１のトランジスタデバイスからの信号電流を受け取ることができる動作点までカスコードデバイスにバイアスを与えるために、バイアス電圧がカスコードデバイスに印加される。

カスコード接続は、単一トランジスタを用いることの代替として、電子回路内で用いられ得る。たとえば、増幅器のために、デバイス１２０のゲート端子が入力信号を受け、カスコードデバイス１３０のドレイン端子が出力ノードとして機能する場合を考える。例示の目的のために、カスコードデバイス１３０のドレイン端子に、ノード１６０の符号が付されている。カスコードデバイス１３０が存在しない場合、デバイス１２０のドレイン端子が、増幅器のための出力ノードとして機能する。この場合において、「Ｒ_out」と記される出力ノードのようなノードの出力抵抗は、単独で「ｒ₀」として記されるデバイス１２０の出力抵抗である。

一般的に、ドレイン端子を見た観点からのトランジスタデバイスの抵抗は、トランジスタデバイスのソース端子に直列の抵抗の存在によって増加される。トランジスタデバイスのソース端子の抵抗は、「Ｒ_s」として記され得る。したがって、たとえばデバイス１２０のような特定のデバイスのＲ_outは、ドレイン端子を見た場合、以下の表現によって与えられる。Ｒ_out＝（デバイス１２０のｒ₀）＊（デバイス１２０の１／Ｒ_s）。デバイス１２０のソース端子は、電源ＶＣＣに結合されるので、デバイス１２０についてのＲ_sは最小となる。

カスコード構成においては、デバイス１２０は、カスコードデバイス１３０とＶＣＣとの間に結合される。このように、カスコードデバイス１３０のソース端子と直列の抵抗は、デバイス１２０のｒ₀である。したがって、カスコードデバイス１３０のドレイン端子を見た場合、Ｒ_outは表現（カスコードデバイス１３０のｒ₀）＊（カスコードデバイス１３０のｇｍ）＊（デバイス１２０のｒ₀）とほぼ等しくなる。ここで、「ｇｍ」はデバイスの相互コンダクタンスを表わす。カスコード接続は、単一トランジスタの場合に対して、ｇｍ＊（カスコードデバイス１３０のｒ₀）のファクタだけ、Ｒ_outの相対的な改善を与える。さらに、増幅器段の電圧ゲインは、典型的に、増幅器段の出力抵抗の関数であるので、カスコード接続によって与えられるＲ_outの増加は、カスコード接続が利用される増幅器段の電圧ゲインを増加することができる。

単一トランジスタに対するカスコード接続の他の利点は、増幅器帯域幅の改善である。増幅器において、「ミラー効果」として知られる現象は、電圧増幅器の入力において現れるキャパシタンスの増加の主な原因である。トランジスタのゲート端子からトランジスタのドレイン端子への経路に沿って所定のゲインを提供するトランジスタを考える。トランジスタは、ゲート−ドレイン経路に関連した寄生キャパシタンスも有する。ミラー効果は、一般的に、デバイスが、デバイスの寄生キャパシタンスにゲインを掛け合わせることによって定められる等価キャパシタンスを有することを意味する。ゲートを見る単一経路を見ると、ゲート−ドレイン経路の寄生キャパシタンスは、経路のゲインだけ増幅、たとえば掛けあわせられる。トランジスタは、たとえば、１０のゲインを有し得る。寄生キャパシタンスをゲインと掛けあわせると、寄生キャパシタンスの１０倍の等価キャパシタンスが結果としてもたらされる。

たとえば、入力電圧信号がデバイス１２０のゲート端子に印加された場合を考える。そのような増幅器の入力帯域幅は、デバイス１２０の入力ゲート端子において存在するキャパシタンスによって制限される。デバイス１２０に内在する寄生ゲート−ドレインキャパシタンスは、Ｃ_gdとして記される。Ｃ_gdは、一般的に、ミラー効果の結果として、他の寄生ゲートキャパシタンスよりも優勢になる。ミラー効果は、デバイス１２０のゲート端子において見られるように、Ｃ_gdにわたる電圧ゲインのファクタだけＣ_gdの等価キャパシタンスを効果的に増加する。そのような回路構成のゲート端子からドレイン端子への電圧ゲインは、デバイス１２０のドレイン端子に見られるＲ_outが掛け合わされたデバイス１２０の「ｇｍ」であり、すなわち、デバイス１２０のｒ₀である。この理由のために、デバイス１２０についての出力ドレイン抵抗の所望の増加は、Ｃ_gdの等価キャパシタンスの相関性のある増加をもたらし、それによって、デバイス１２０の帯域幅の減少をもたらす。

デバイス１２０に直列のカスコードデバイス１３０を含むことは、上述の帯域幅を改善し得る。含まれるカスコードデバイス１３０によって、デバイスのドレイン端子においてみられるＲ_outは、カスコードデバイス１３０のソース端子において見られる入力抵抗に並列のデバイス１２０のｒ₀となる。このように実現されることによって、カスコードデバイス１３０は、カスコードデバイス１３０のおよそ１／ｇｍである入力抵抗を有する電圧フォロアとして解析され得る。典型的に、カスコードデバイス１３０の１／ｇｍは、デバイス１２０のｒ₀より大幅に低い。したがって、Ｒ_outはカスコードデバイス１３０の１／ｇｍにほぼ等しくなる。

デバイス１２０のドレイン端子におけるＲ_outの減少は、カスコードデバイス１３０の存在の結果として、デバイス１２０のゲートからドレインへの電圧ゲインを低減する。ゲートからドレインへの電圧ゲインの減少は、デバイス１２０のＣ_gdにわたって現れる電圧ゲインを低減し、それによって、ミラー効果によって引き起こされるＣ_gdの等価キャパシタンスを低減する。結果として、デバイス１２０の入力、すなわちゲート端子において現れるキャパシタンスが低減される。デバイス１２０のゲート端子におけるキャパシタンスの低減は、一般的に入力信号帯域幅を増加する。

電圧ゲインは、ノード１６０におけるカスコード構造において達成される。デバイス１２０内に生成される信号電流は、カスコードデバイス１３０の低インピーダンス入力ソース端子内へと流れるとともに、カスコードデバイス１３０の高インピーダンスドレイン端子から流れ出る。デバイス１２０のゲート端子からカスコードデバイス１３０のドレイン端子までの電圧ゲインは、表現（カスコードデバイス１３０のｇｍ）＊（カスコードデバイス１３０のｒ₀）＊（デバイス１２０のｒ₀）によっておよそ定義される。この表現から、カスコード接続は、入力信号帯域幅を同時に改善しながら、システム１００の出力インピーダンスと電圧ゲインの双方を改善し得ると理解することができる。

しかしながら、カスコード接続の１つの欠点は、直列の２つのトランジスタを配置することから必要とされる、追加的なドレイン−ソース電圧ヘッドルームである。ＣＭＯＳトランジスタのドレイン端子における高出力抵抗を維持するために、トランジスタは、アクティブ動作領域、または「飽和」動作領域内になければならない。Ｖ_dsで記されたトランジスタデバイスにわたるドレイン−ソース電圧がＶ_gs−Ｖ_thより下方に降下した場合、トランジスタは、システム１００の全体のＲ_outの大幅な減少をもたらす線形動作領域内にある。ここで、Ｖ_thはトランジスタデバイスをターンオンするのに必要とされるしきい値電圧を表わし、Ｖ_gsはゲートソース電圧を表わす。このように、カスコード接続は、２つのトランジスタを線形領域外に確実にとどめておくために、単一トランジスタと比較して２倍の電圧ヘッドルームを必要とする。

カスコード接続がカレントミラー内で実現されると、典型的に、必要とされる電圧ヘッドルームはより大きくなる。なぜなら、カレントミラーの一方側の少なくとも１つのデバイスが、基準バイアス電流を受けるダイオード接続デバイスであるからである。たとえば、従来のカスコードカレントミラーにおいては、トランジスタデバイス１１５，１２０およびカスコードデバイス１２５の各々のゲート端子は、ノード１６５においてカスコードデバイス１２５のドレイン端子に結合される。このように実現される場合、デバイス１２５は、ともにゲートが結ばれた、デバイス１１５に直列のダイオード接続トランジスタである。このように、ノード１６５は、電流シンク１３５に電流を供給する低インピーダンスノードを形成する。このように実現されたデバイス１１５，１２５によって、ノード１６５における電圧は、強制的にＶＣＣ−（デバイス１１５のＶ_gs）にされる。結果として、電流シンク１３５を実現するために用いられる回路のためのコンプライアンス電圧は、ＶＣＣ−（デバイス１１５のＶ_gs）よりも大きくすることができない。

一般的に、コンプライアンス電圧は、デバイスまたは、たとえば予期されたもしくは規定された態様で機能するようにシステム内に配置された一群のデバイスのために必要とされる最少量の電圧を称する。たとえば、カレントミラーのコンプライアンス電圧は、たとえば受け入れ可能な範囲内において、カレントミラーがカレントミラーとして機能するために必要とされる電圧である。コンプライアンス電圧は、一般的に、カレントミラーの出力コンプライアンス電圧を称するために用いられる。図１に提示される例においては、コンプライアンス電圧は、カレントミラーの入力コンプライアンス電圧、すなわちノード１６５における電圧も指す。

カレントミラーへのデバイス１１０の追加は、ノード１６５における電圧を、上述のような従来のカレントミラーとして実現された場合にノード１６５に存在するであろう電圧から、デバイス１１０のほぼＶ_gsだけ上方にシフトさせる。デバイス１１０の包含から生じるノード１６５における電圧シフトは、飽和電圧（Ｖ_dsat）よりも低くなるまでデバイス１２５にかかるＶ_dsを低減し、ここでＶ_dsat＝Ｖ_gs−Ｖ_tである。しかしながら、デバイス１１５は線形領域内のままである。実際には、デバイス１１５，１２５は、この構成においては単一のデバイスとして作用する。ノード１６５における電圧を低減するために、デバイス１１０は、デバイス１１５，１２５に対して、相補的トランジスタタイプでなくてはならない。したがって、図１に示される例においては、デバイス１１０は、Ｎトランジスタ型として示される。

デバイス１１０は、電流シンク１４５に結合される。電流シンク１４５は、デバイス１１０を強制的に所定の動作点にするバイアス電流を提供する。デバイス１１０を流れるバイアス電流量を用い、かつデバイス１１０を適当な大きさにすることによって、デバイス１１０についてのＶ_gsの値および結果として得られるノード１６５における電圧を、要望とおりに調整することができる。さらに、デバイス１１０の包含は、デバイス１２５のドレイン端子を、デバイス１１５〜１２５の各々のゲート端子から絶縁する。結果として、デバイス１１５〜１２５の各々のゲート端子を駆動するために、デバイス１１５，１２５内に流れるバイアス電流は必要とされない。

デバイス１１０の追加によってもたらされるノード１６５における増加したインピーダンスは、デバイス１１０を通って、従来のダイオード接続デバイスで見られる単ゲインフィードバックループからデバイス１２５に戻る、デバイス１２５のゲート端子周りの負のフィードバックループ内のゲインを大幅に増加する。このゲインの増加は、デバイス１１５−１２５の各々のゲート端子への増加した駆動をもたらす。さらに、デバイス１１０が適当な大きさにされると、デバイス１１０を駆動するためにデバイス１２５によって充電されなければならないゲートキャパシタンスは、従来のカスコードカレントミラーにおけるデバイス１１５〜１２５の各々のゲート端子で駆動されなければならないゲートキャパシタンスから大幅に低減され得る。

デバイス１１５〜１２５の各々のゲート端子を駆動するためにデバイス１１０によって用いられる電流は、デバイス１１０から電流シンク１４５に至る経路内を流れ、デバイス１２５からカレントミラー内の電流シンク１３５によってシンクされる基準電流をバイアスするために用いられる電流シンク１３５に至る、デバイス１１５によって形成される経路には流れない。結果として、デバイス１１５，１２０のゲート端子を充電するのとは対照的に、電流シンク１３５に流れる基準電流のより大多数がデバイス１１５，１２５を流れるので、デバイス１１０はデバイス１１５，１２５を流れる基準電流の精度を改善することができる。さらに、デバイス１１０は、デバイス１１５〜１２５を駆動、たとえばスイッチングすることができる速度を増加する。デバイス１１０は、デバイス１１０のゲート、たとえばノード１６５における電圧の小さな変動に応答して大きな電流を駆動することによって、デバイス１１５，１２５のゲートによって表わされる容量性負荷を駆動、たとえば充放電することができる。たとえば、デバイス１１０は、デバイス１１５〜１２５よりも小さい大きさにすることができ、それによって、デバイス１１０のゲート電圧を駆動するためにより小さい電流を必要とする小さいキャパシタンスをデバイス１１０のゲート電圧を与え、結果として負のフィードバックループについてのより高速な応答時間をもたらす。

デバイス１１５、１２０の各々のソース端子が結合され、デバイス１１５、１２０の各々のゲート端子が結合されると、デバイス１１５のＶ_gsはデバイス１２０のＶ_gsと等しいことに注意すべきである。このように、デバイス１２０内を流れる電流は、デバイス１１５を流れる電流の関数である。したがって、電流１４０として示されるデバイス１３０のドレイン端子からノード１６０を通って流れ出る電流は、電流シンク１３５によって生成される基準電流の関数である。

たとえば、デバイス１１５，１２０が一致しており、かつ同じ大きさである場合、電流１４０は、電流シンク１３５によって生成される基準電流とほぼ等しくなる。電流１４０と電流シンク１３５によって生成される電流との間の一致の精度は、電流１４０と電流シンク１３５によって生成される電流との間の等価性または実質的な等価性が要求される場合に、同サイズの一致したデバイスとしてデバイス１２５，１３０の各々を実現することによって強化され得る。さらに、デバイス１２０，１３０の大きさをデバイス１１５，１２５の大きさの比率にそれぞれすることによって、電流１４０は、電流シンク１３５によって生成される基準電流の比率にすることができる。

カスコードデバイス１３０に関して、Ｖ_bias１５０は、カスコードデバイス１３０を確実にターンオンさせるために、カスコードデバイス１３０のゲート端子に十分なバイアス電圧を供給する。より特定的には、Ｖ_bias１５０は、カスコードデバイス１３０に十分なバイアス電圧を供給し、カスコードデバイス１３０のＶ_gsがカスコードデバイスを確実にサブしきい値領域の外に移動させる。

図１を参照して説明される回路は、相補的デバイスを用いて実現することができると理解されるべきであり、たとえば、デバイス１１５〜１３０がＮ型デバイスとして実現され、デバイス１１０はＰ型デバイスとして実現される。このような実施形態においては、一般的に、電流シンクは電流源となることができ、電流源は電流シンクとなることができる。本明細書において、時々、電流源および／または電流シンクは、「電流基準」または「電流基準部」とも称される。さらに、トランジスタはＣＭＯＳデバイスとして示されているが、他のデバイスタイプも使用可能である。たとえば、バイポーラトランジスタデバイスを用いてもよい。このように、本明細書に開示される１つまたはより多くの実施形態は、図１に示される特定の例によって限定されることを意図したものではない。

図２は、本明細書に開示される他の実施形態に従うカレントミラーシステム（システム）２００を説明する第２の回路図である。システム２００は、図１を参照して実質的に説明されたような、高コンプライアンスなカレントミラーシステムとして実現される。したがって、可能な限り、本明細書を通して同じ番号は同じ事項を称するために用いられる。

図２は、図１のデバイス１１５およびカスコードデバイス１２５が、単一の能動デバイス１７０、たとえばトランジスタに置き換えられ、デバイス１２０およびカスコードデバイス１３０が他の単一の能動デバイス、たとえば他のトランジスタに置き換えられた代替的な実施形態を示す。したがって、システム２００のいずれの脚においても、カスコード接続が適用される必要はない。示されるように、能動デバイス１７０のゲート端子は、能動デバイス１７５のゲート端子およびデバイス１１０のソース端子に結合され得る。能動デバイス１７０のソース端子はＶＣＣに結合され、ドレイン端子はノード１６５に結合され得る。能動端子１７５のソース端子は、ＶＣＣ、および、たとえば出力を供給するノード１６０に至るドレイン端子に結合され得る。

システム２００の入力コンプライアンスは、ＶＣＣに近づき得る。たとえば、カスコード接続を用いないシステム２００の出力コンプライアンスは、ＶＣＣ−（デバイス１７５のＶ_dsat）である。比較によって、図１にシステム１００として示されるカスコード構成は、カスコードデバイス１３０のＶ_dsatだけ出力コンプライアンスを低減する。たとえば、出力コンプライアンスは、ＶＣＣ−２＊Ｖ_dsatになる。入力コンプライアンスはＶＣＣに近づく。

図３は、本明細書において開示される他の実施形態に従うカスコード単段増幅器システム（システム）３００を説明する第３のブロック図である。システム３００は、図１，図２を参照して説明された局面を含むとともに、高コンプライアンス増幅器システムとして実現され得る。示されるように、同様の数字は、本明細書を通して同じ事項を称するために用いられる。一般的に、システム３００は、カレントミラー１０５と、デバイス１１０と、カスコード差動入力ブロック（入力ブロック）２０５と、電流シンク２５０とを含み得る。

入力ブロック２０５は、デバイス２１０，２１５，２２０，２２５，２３０を含み得る。デバイス２１０およびカスコードデバイス２２０は、直列に結合されて、システム３００の第１のカスコード入力を形成する。デバイス２１０のゲート端子、たとえばノード２４５は、正の入力として機能し得る。デバイス２１５およびカスコードデバイス２２５は、直列に接続されて、システム３００の第２のカスコード入力を形成する。デバイス２１５のゲート端子、たとえばノード２４０は、負の入力として機能し得る。図１を参照して最初に説明されたカスコードカレントミラー１０５を参照して説明されたように、システム３００への入力としてのカスコードデバイスの使用は、システム３００の入力に対する同様のまたは類似の利点を提供する。

たとえば、システム３００のための出力端子であるノード２６０における出力抵抗は、カスコードデバイス２２５のドレイン端子を見たときの出力抵抗に並列の、カスコードデバイス１３０のドレインを見たときの出力抵抗に等しい。カスコード接続がカスコードデバイス１３０の出力抵抗を増加すると、カスコード接続はカスコードデバイス２２５の出力抵抗を増加する。さらに、入力デバイス２１０およびカスコードデバイス２２０のｇｍ、ならびにノード出力２６０におけるＲ_outの関数であるシステムのゲインによって、ブロック２０５の差動入力をカスコード接続することによるＲ_outの増加は、システム３００のゲインを増加する。

入力２４０と入力２４５とをカスコード接続することは、デバイス２１０および２１５のゲート端子からドレイン端子までの電圧ゲインも減少する。デバイス２１０，２１５にわたるゲイン低下は、デバイス２１０，２１５の各々についてのＣ_gdの等価キャパシタンスについてのミラー効果を低減する。結果として得られるＣ_gdについての等価キャパシタンスの低下は、デバイス２１０，２１５の入力帯域幅を増加し、結果としてシステム３００の入力帯域幅を増加する。

デバイス２３０のソース端子は、デバイス２１０，２１５の各々のソース端子に結合される。デバイス２３０のゲート端子およびドレイン端子は、カスコードデバイス２２０，２２５の各々のゲート端子に結合される。したがって、デバイス２３０は、ダイオード接続型のデバイスである。バイアス電流は、デバイス２３０を所定の動作点にバイアスする電流源２６５によって供給され得る。デバイス２３０へ供給されるバイアス電流量を用いるとともに、デバイス２３０を適当な大きさにすることによって、デバイス２３０のＶ_gsは、確実にデバイス２１０，２１５が回路３００の動作を通して飽和領域のままであるように設定することができる。

たとえば、ノード２７０における電圧は、（ノード２７５における電圧）＋（デバイス２３０のＶ_gs）に実質的に等しい。ノード２８０における電圧は、（ノード２７０における電圧）−（カスコードデバイス２２５のＶ_gs）に実質的に等しい。動作中にデバイス２１５を確実に飽和領域のままとするために、デバイス２１５にかかるＶ_dsは、（Ｖ_gs−デバイス２１５のＶ_th）よりも大きいままでなくてはならない。したがって、ノード２８０における電圧からノード２７５における電圧を差引いたものは、（Ｖ_gs−デバイス２１５のＶ_th）よりも大きくなくてはならない。

デバイス２３０が、デバイス２３０の最小Ｖ_gsが（カスコードデバイス２２５のＶ_gs）＋（デバイス２１５のＶ_dsat）よりも確実に大きくなるようにバイアスされるとともにそのような大きさにされると、デバイス２１５は、システム３００の動作中に、確実に飽和領域のままとされる。デバイス２１０がデバイス２１５と同じ大きさであり、かつカスコードデバイス２２０がデバイス２２５と同じ大きさである場合は、デバイス２１０も、システム３００の動作中に確実に飽和領域のままとされる。システム３００を線形増幅器として機能させるために、デバイス２１０，２１５は、飽和動作領域内のままとしなければならない。

電流シンク２５０のドレインは、デバイス２１０，２１５の各々のソース端子に結合される。電流シンク２５０は、電流シンク２５０の動作点および電流シンク２５０内に流れる電流を確立するバイアス電圧Ｖ_bias２５５を受ける。電流シンク２５０によってシンクされる電流は、システム３００内を流れるバイアス電流を与える。バイアス電流は、ノード２４０，２４５がバランスし同じＤＣ電圧に維持される場合に、デバイス２１０，２１５に均等に流れる。ノード２４０，２４５に印加される差動電圧が変化するにつれて、デバイス２１０，２１５の各々の間の電流分布も変化する。たとえば、ノード２４０に印加される電圧がノード２４５に印加される電圧よりも大きくなるにつれて、デバイス２１５よりもデバイス２１０により多くの電流が流れ始める。

図３を参照して、入力ブロック２０５内のカスコードデバイス２２０のドレイン端子は、カレントミラー１０５内のカスコードデバイス１２５のドレイン端子に結合される。このように、カスコードデバイス２２０によってシンクされる電流は、カレントミラー１０５のための基準電流源として作用する。この電流は、カスコードデバイス１２５およびデバイス１１５を流れるとともに、ソース端子およびゲート端子においてデバイス１１５に結合され、デバイス１１５と同じＶ_gsを有するデバイス１２０にわたってミラーリングされる。デバイス１１５，１２０が一致し、かつカスコードデバイス１２５，１３０が一致する場合には、デバイス１１５のドレイン端子を流れる電流は、デバイス１２０のドレイン端子から流れ出る電流とほぼ等しくなる。

実際のトランジスタにおいては、同じＶ_gsが２つの一致したデバイスに印加されるが、デバイスにかかるＶ_dsが異なる場合には、デバイスの有限のドレイン−ソース抵抗が異なる電流を生成する。たとえば、デバイス１１５，１２０のゲート端子同士およびソース端子同士を結合することは、各デバイスのＶ_gsが同一であることを保証するが、各デバイスのドレイン端子における電位を異ならせることは、デバイス１１５とデバイス１２０との間の電流ミスマッチをもたらし得る。

デバイス１１５とデバイス１２０との間の電流マッチングを改善するために、増幅器２３５がカレントミラー１０５内に含まれる。図３を参照して、増幅器２３５の反転入力は、デバイス１２０のドレイン端子およびカスコードデバイス１３０のソース端子に結合される。増幅器２３５の非反転入力は、デバイス１１５のドレイン端子およびカスコードデバイス１２５のソース端子に結合される。増幅器２３５の出力は、カスコードデバイス１３０のゲート端子に結合され、カスコードデバイス１３０のバイアス電圧を提供する。

このように実現されることによって、増幅器２３５の負の入力から増幅器２３５のソース端子を通ってカスコードデバイス１３０のゲート端子に至り、カスコードデバイス１３０のソース端子を通って増幅器２３５の反転入力に戻る負のフィードバックループが形成される。フィードバック経路は、増幅器２３５の反転入力および非反転入力における電圧を強制的に等しくすることによって、カスコードデバイス１３０の動作点を設定しようとするための、増幅器２３５の反転入力における誤差信号を生成する。結果として、デバイス１２０のドレイン端子における電圧が、デバイス１１５のドレイン端子における電圧と等しくなるように駆動される。デバイス１１５，１２０の各々のドレイン端子を同じ電位に設定することは、カレントミラー１０５の２つの脚における電流マッチングをさらに強化する。

さらに、デバイス１１５，１２０の各々のドレイン端子における電圧をバランスさせることによって、デバイス１１５，１２０は、デバイス１１５とデバイス１２０との間の電流マッチングに影響を与えることなく線形領域範囲内で動作することができる。その結果、デバイス１２０を飽和領域に保持するような要件を必要とせず、カスコードデバイス１３０を飽和領域内のままとすることのみが必要となる。したがって、ノード２６０は、回路の動作に影響を与えることなく、ＶＣＣ−（カスコードデバイス１３０のＶ_dsat）と同じ高さになる。適切な回路応答のために、増幅器２３５は、好ましくは、システム３００によって受信される入力信号の周波数に応答して、カスコードデバイス１３０のゲート端子のキャパシタンスを充放電するために必要とされる電流駆動能力を有するように設計されることに注意すべきである。

引き続き図３を参照して、デバイス２２０によってシンクされる電流がマッチングされるとともに、カスコードデバイス１３０によって供給されるように重ね合わされる。このように、システム３００の両側の差動電流は、ノード２６０における反対の単一の終端電流に重ね合わされる。図示されるように、ノード２６０はノード２４０に結合される。このように結合することによって、システム３００は、ユニティゲインアンプを形成する。ノード２４０，２６０を結合することは、ＩＣ内の信号のためのバッファおよびドライバを実現するために現代のＩＣにおいて用いられ得る実行例を形成する。これらの信号の多くは、システム３００に供給する電源レールの電圧に実質的に近い電圧を有する信号をバッファリングすることを増幅器に要求する。

その場合においては、システム３００の入力および出力は、システム３００における、たとえばデバイス２１０，２２０のような選択されたデバイスを線形動作領域内において駆動することなく、電源電圧に近い電圧を受容することが可能でなくてはならない。たとえば、カスコード入力および負荷としての従来のカスコードカレントミラーを用いる増幅器を考える。その場合においては、デバイス１１５，１２０およびカスコードデバイス１２５のゲートは、カスコードデバイス１２５のドレイン端子に結合される。ダイオードとして構成されるカスコードデバイス１２５およびカスコードデバイス１２５のゲートに接続されるデバイス１１５のゲートによって、ノード１６５における電圧は、ＶＣＣ−（デバイス１１５のＶ_gs）に等しくなる。

ノード２４５がハイに駆動されると、ノード２７５における電圧は、Ｖ_in−（デバイス２１０のＶ_gs）または｜Ｖ_in｜−（（デバイス２１０のＶ_dsat）＋（デバイス２１０のＶ_th））となる。Ｖ_inは、入力電圧信号、たとえばノード２４５を表わし得る。システム３００の適当な動作のために、デバイス２１０，２１５の双方は、飽和動作領域のままでなくてはならない。別の言い方をすればデバイス２１０，２１５の各々にかかるＶ_dsは、各デバイスのＶ_dsatよりも大きくなくてはならない。入力２４５における電圧がＶＣＣに近づくにつれて、デバイス２１０，２２０にかかる電圧、すなわち、（ノード１６５の電圧）−（ノード２７５の電圧）は、デバイス２１０のＶ_dsatとカスコードデバイス２２０のＶ_dsatを足し合わせたものよりも大きくなくてはなるはずである。ノード２４５をＶＣＣに等しく設定することによって、ノード１６５の電圧からノード２７５の電圧を差し引いたものは、（Ｖ_cc−デバイス１１５のＶ_gs）−（Ｖ_cc−デバイス２１０のＶ_gs）＝（デバイス１１５のＶ_gs）−（デバイス１２０のＶ_gs）に等しくなる。したがって、デバイス１１５〜１２５のゲートがノード１６５に結合される従来の構成においては、Ｖ_inがＶＣＣ−２Ｖ_dsatに近づくと、デバイス２２０，２１０が線形領域ではないという保証はない。ほとんどのＣＭＯＳデバイスプロセスにおいて、特に温度およびプロセス変動を考慮に入れた場合にＰ型デバイスのＶ_thがＮ型デバイスのＶ_thよりも若干大きくなるという事実にもかかわらず、この保障の欠如は維持される。

線形領域内で駆動される場合、カスコードデバイス２２０の出力インピーダンスは崩壊し、カスコードデバイス２２０は単純な抵抗のように振る舞う。デバイス１１５およびダイオード接続されたカスコードデバイス１２５によって、ＶＣＣに現れるノイズが、ノード１６５に直接注入される。飽和領域において動作することによって、カスコードデバイス２２０の高出力インピーダンスは、ノード１６５におけるノイズからデバイス２１０のドレイン端子を絶縁する。しかしながら、線形領域において動作する場合、カスコードデバイス２２０によって与えられる絶縁が崩壊し、ノード１６５に注入されたノイズのほとんどが、デバイス２１０のドレイン端子に現れる。

ノード１６５に注入されたノイズ電圧は、デバイス２１０のソース−ドレイン電圧を変調し、デバイス２１０内のノイズ電流として現れる。ノイズ電流が従来のカスコードカレントミラーの一方側だけに印加されると、ノイズ電圧は、それ自体、システム３００の入力における差動モード信号として存在する。したがって、電源ノイズが差動出力信号の一部として現れ得る。そのため、デバイス２２０が線形動作領域に移動した場合、負荷として従来のカスコードカレントミラーを用いる回路の電源除去が悪化する。

デバイス２１０の使用は、ノード１６５における電圧を、デバイス２１０のＶ_gsだけ高く移動させ、それによって、ノード２４５がよりＶＣＣに近づくように、カスコードデバイス２２０が確実に飽和動作領域のままとなるようにする。結果として、ユニティゲインレイルトゥレイルバッファとして用いられる場合に、それ自体が単段増幅器設計を実現するシステム３００の電源除去が、能動負荷として従来のカスコードカレントミラーを用いる単段増幅器の電源除去よりも大幅に増加する。

同様に、カスコードデバイス２２０が線形領域で動作する場合、入力段２０５に印加されるコモンモード信号は、飽和状態から出ていくカスコードデバイス２２０によって生成される入力段２０５における不平衡によって、作動信号に変換され得る。言い換えれば、差動回路、たとえば入力段２０５の適切な動作は、回路の両側の間の対称性のマッチングに依存し、差動入力の各々に印加される信号が全く同じに処理されることを確実にする。入力段２０５の場合においては、差動の完全性は、デバイス２１０のゲートを見たときの入力インピーダンスがデバイス２１５のゲートを見たときの入力インピーダンスと一致することを必要とする。同様に、カスコードデバイス２２０のドレインを見たときの出力インピーダンスは、カスコードデバイス２２５のドレインを見たときの出力インピーダンスと一致するべきである。さらに、デバイス２１０，２１５の各々の相互コンダクタンスもマッチングされる。

カスコードデバイス２２０が線形動作領域にあり、一方カスコードデバイス２２５が飽和領域にある場合、入力段２０５の両側の出力インピーダンスは不平衡となる。結果として、ノード１６５におけるノイズは、入力段２０５の一方側のみにおけるカスコードデバイス２２０に流れる信号電流を変調し、それによってノイズを作動信号に変換する。同様に、異なる出力インピーダンスによって生じる入力段２０５における非対称性は、システム３００への作動信号として現れるその２つの間の差によって、不均等に増幅されるノード２４０，２４５の各々において現れるコモンモード信号をもたらす。その結果、コモンモード除去率の深刻な減少が生じ得る。

また、デバイス１１０の使用は、ノード２４５がＶＣＣに近づくときに、カスコードデバイス２２０が飽和領域のままであることを保障する。このようにして、デバイス１１０は、能動負荷として従来のカスコードカレントミラーを利用する単段増幅器で達成可能であるよりも、改善された電源除去レベルおよびコモンモード除去レベルを与える。

図４は、本明細書において開示される他の実施形態に従う、単段増幅器システム（システム）４００を説明する第４の回路図である。システム４００は、図１〜図３を参照して説明された増幅器およびカレントミラー構造の局面を包含する。そのため、システム４００は、高コンプライアンス増幅器システムを実現する。上述のように、同じ番号は、本明細書を通して同じ事項を称するために用いられる。一般的に、システム４００は、カレントミラー１０５と、デバイス１１０と，カスコード差動入力ブロック（入力ブロック）２０５と、電流シンク２５０とを含み得る。しかしながら、図４は、図３とは異なり、図２を参照して説明されたような非カスコードバージョンのカレントミラー１０５が利用される実施形態を示す。

図５は、本明細書において開示される他の実施形態に従う、単段増幅器システム（システム）５００を説明する第５の回路図である。システム５００は、図１〜図４を参照して説明された増幅器およびカレントミラー構造の局面を包含する。そのため、システム５００は、高コンプライアンス増幅器システムを実現する。上述のように、同じ番号は、本明細書を通して同じ事項を称するために用いられる。一般的に、システム５００は、カレントミラー１０５と、デバイス１１０と，カスコード差動入力ブロック（入力ブロック）２０５と、電流シンク２５０とを含み得る。

図５に図示されるように、デバイス１１５，１２５が、単一の能動デバイス１７０に置き換えられている。カレントミラー１０５の対向する脚は、カスコード接続される。図示されるように、デバイス１３０のゲート端子は、バイアス電圧、たとえばＶ_bias１５０に結合される。カスコードデバイス１３０のソース端子は、デバイス１２０のドレイン端子に結合される。カスコードデバイス１３０のドレイン端子は、ノード２６０を提供、またはノード２６０に結合され得る。

本明細書で用いられる用語「a」および「an」は、１つもしくは１つより大きいものとして規定される。本明細書で用いられる用語「複数」は、２つもしくは２つより大きいものとして規定される。本明細書で用いられる用語「他の（another）」は、少なくとも第２のもしくはそれ以上のものとして規定される。本明細書で用いられる「含む」および／または「有する」は、備える、すなわちオープンな言語として規定される。本明細書で用いられる「結合された」は、他の指定がなければ、いかなる中間要素を伴わず直接的に、あるいは１つ以上の中間要素によって非直接的に接続されるものとして規定される。２つの要素は、機械的に、電気的に、あるいは、通信チャネル、通信経路、通信ネットワークもしくは通信システムを通してリンクされて通信的にも結合され得る。

本明細書において開示された１つまたはより多くの実施形態は、その精神または本質的な特性から逸脱することなく、他の形式において具現化することができる。したがって、１つまたはより多くの実施形態の範囲を示すものとして、上述の明細書よりも以下の特許請求の範囲への参照がなされるべきである。

Claims (11)

1. 集積回路内での使用のためのシステムであって、
   正の入力ノードおよび負の入力ノードを含む入力差動対と、
   前記入力差動対に結合される電流源とを備え、
   前記電流源は、予め定められたバイアス電流を提供し、
   前記システムは、
   第１の能動デバイスおよび第２の能動デバイスを含むカレントミラーをさらに備え、
   前記第１の能動デバイスのドレイン端子は出力ノードを含み、
   前記システムは、
   前記第１および第２の能動デバイスの各々のゲート端子に結合されたソース端子と、前記第２の能動デバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子とを含むバイアシングトランジスタデバイスをさらに備え、
   前記バイアシングトランジスタデバイスは、前記カレントミラーと相互補完的である、システム。
2. 前記入力差動対は、第１のカスコード入力トランジスタデバイスと直列に結合された第１の入力トランジスタデバイスと、第２のカスコード入力トランジスタデバイスに直列に結合された第２の入力トランジスタデバイスとを含むカスコード入力差動対として実現される、請求項１に記載のシステム。
3. 前記カスコード入力差動対は、前記第１および第２の入力トランジスタデバイスの各々のソース端子に結合されるソース端子と、前記第１および第２のカスコード入力トランジスタデバイスの各々のゲート端子に結合されるドレイン端子とを含むダイオード接続トランジスタをさらに含む、請求項２に記載のシステム。
4. 前記ダイオード接続トランジスタは、前記第１および第２のカスコード入力トランジスタデバイスのゲート−ソース電圧に応じた大きさとされる、請求項３に記載のシステム。
5. 前記第１の能動デバイスは、第１のトランジスタデバイスおよび第１のカスコードトランジスタデバイスを含み、
   前記第１のトランジスタデバイスのゲート端子は、前記第２の能動デバイスのゲート端子および前記バイアシングトランジスタデバイスのソース端子に結合され、
   前記第１のカスコードトランジスタデバイスのゲート端子はバイアス電圧に結合され、
   前記第１のカスコードトランジスタデバイスのドレイン端子は、出力ノードを含む、請求項１〜４のいずれか１項に記載のシステム。
6. 前記第２の能動デバイスは、第２のトランジスタデバイスおよび第２のカスコードトランジスタデバイスを含み、
   前記第２のトランジスタデバイスのゲート端子は、前記第２のカスコードトランジスタデバイスのゲート端子、前記第１のトランジスタデバイスのゲート端子、および前記バイアシングトランジスタデバイスのソース端子に結合され、
   前記第２のカスコードトランジスタデバイスのドレイン端子は、前記バイアシングトランジスタデバイスのゲート端子に結合される、請求項５に記載のシステム。
7. 増幅器をさらに備え、
   前記増幅器は、前記第２のトランジスタデバイスのドレイン端子に結合された非反転入力ノードと、前記第１のトランジスタデバイスのドレイン端子に結合された反転入力ノードと、前記第１のカスコードトランジスタデバイスのゲート端子に結合された出力とを含み、
   前記増幅器は、前記第１のカスコードトランジスタデバイスのゲート端子に前記バイアス電圧を提供する、請求項６に記載のシステム。
8. 前記負の入力ノードは、前記出力ノードに結合されてユニティゲインアンプを形成する、請求項１〜４のいずれか１項に記載のシステム。
9. 前記入力差動対は、Ｎ型金属酸化物半導体（ＮＭＯＳ）デバイスを含み、
   前記第１の能動デバイスは、カスコードＰ型金属酸化物半導体（ＰＭＯＳ）デバイスを含み、
   前記第２の能動デバイスは、第２のカスコードＰＭＯＳデバイスを含み、
   前記カレントミラーは、第１のＰＭＯＳデバイスおよび第２のＰＭＯＳデバイスをさらに含み、
   前記バイアシングトランジスタデバイスは、前記第１のＰＭＯＳデバイス、前記第２のＰＭＯＳデバイス、および前記第２のカスコードＰＭＯＳデバイスの各々のゲート端子に結合されるソース端子と、前記第２のカスコードＰＭＯＳデバイスのドレイン端子に結合されるゲート端子と、電圧源に結合されるドレイン端子とを含む、請求項１〜４のいずれか１項に記載のシステム。
10. 増幅器をさらに備え、
    前記増幅器は、前記第２のＰＭＯＳデバイスのドレイン端子に結合された非反転入力ノードと、前記第１のＰＭＯＳデバイスのドレイン端子に結合された反転入力と、前記第１のカスコードＰＭＯＳデバイスのゲート端子に結合された出力とを含み、
    前記増幅器の出力は、前記第１のカスコードＰＭＯＳデバイスのゲート端子にバイアス電圧を提供する、請求項９に記載の回路。
11. 前記負の入力ノードは、前記出力ノードに結合されてユニティゲインアンプを形成する、請求項９に記載の回路。