JPH09148855A

JPH09148855A - 差動演算増幅器

Info

Publication number: JPH09148855A
Application number: JP30130395A
Authority: JP
Inventors: Kenji Nemoto; 謙治根本; Mitsuru Kikuchi; 満菊池
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 1995-11-20
Filing date: 1995-11-20
Publication date: 1997-06-06

Abstract

(57)【要約】【課題】同相帰還回路を備えた差動演算増幅器におい
て、高速動作且つ大振幅動作を可能にする。【解決手段】差動増幅部１と同相帰還回路２との間に切
り換えスイッチＳＷ₁を設け、また、差動増幅部１の差
動入力端子と差動出力端子との間をそれぞれ切り換えス
イッチＳＷ₂及びＳＷ₃を介して接続し、さらに、切り
換えスイッチＳＷ ₁の差動増幅部１側と非反転入力端子
及び反転入力端子との間にそれぞれ容量Ｃ ₁及びＣ₂を
介挿する。そして、差動増幅部１に入力される差動入力
に信号成分が含まれない状態で、各切り換えスイッチＳ
Ｗ₁〜ＳＷ₃を導通状態とし、同相帰還回路２で形成し
た同相帰還信号を容量Ｃ₁及びＣ₂に蓄えておく。差動
演算増幅器が通常作動時には、各切り換えスイッチＳＷ
₁〜ＳＷ₃を遮断状態とし、容量Ｃ₁及びＣ₂に蓄えた
同相帰還信号と差動出力との差に基づく信号電圧を同相
帰還信号として差動増幅部１に帰還する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳ集積回路上
に構成される全差動演算増幅器に関し、特に、高速動作
及び大振幅動作を実現するのに有効な、同相帰還回路を
備える差動演算増幅器に関する。

【０００２】

【従来の技術】従来、全差動演算増幅器は、差動出力の
ＤＣ動作点を安定化するために、同相帰還回路を必要と
している。この同相帰還回路を備えた全差動演算増幅器
としては、例えば、図６に示すように、差動入力段及び
差動出力段からなる一般的な２ステージ演算増幅器が知
られている。

【０００３】前記差動入力段は、例えば一対の差動入力
用のＮチャネル形トランジスタＴｒ ₃₁及びＴｒ₃₂と、当
該トランジスタＴｒ₃₁及びＴｒ₃₂と電源ラインＶ_DDとの
間にそれぞれ接続されるバイアス用のＰチャネル形トラ
ンジスタＴｒ₃₃及びＴｒ₃₄と、前記トランジスタＴｒ₃₁
及びＴｒ₃₂と接地側電源ラインＶ_SSとの間に接続される
バイアス用のＮチャネル形トランジスタＴｒ₃₅とから構
成されている。そして、トランジスタＴｒ₃₁及びＴｒ₃₂
のゲートにそれぞれ反転入力，非反転入力信号が入力さ
れるようになっている。また、トランジスタＴｒ₃₃及び
Ｔｒ₃₄のゲートにはバイアス電圧Ｖ_b1が印加され、トラ
ンジスタＴｒ₃₅のゲートにはバイアス電圧Ｖ_b2が印加さ
れるようになっている。

【０００４】前記差動出力段は、電源ラインＶ_DD及び接
地側電源ラインＶ_SS間に、Ｐチャネル形の差動出力段ト
ランジスタＴｒ₃₆及びＴｒ₃₇と、当該トランジスタＴｒ
₃₆及びＴｒ₃₇とそれぞれ直列に接続されるＮチャネル形
の出力段電流源トランジスタＴｒ₃₈及びＴｒ₃₉とが接続
されて構成されている。そして、トランジスタＴｒ₃₆の
ゲートにはトランジスタＴｒ₃₃のドレイン電圧が印加さ
れると共に、トランジスタＴｒ₃₆のゲートとドレインと
の間に位相補償用の容量ＣＣ₁が介挿されている。同様
に、トランジスタＴｒ₃₇のゲートにはトランジスタＴｒ
₃₄のドレイン電圧が印加されると共に、トランジスタＴ
ｒ₃₇のゲートとドレインとの間に位相補償用の容量ＣＣ
₂が介挿されている。

【０００５】そして、トランジスタＴｒ₃₆及びＴｒ₃₇の
ドレイン電圧が差動出力として取り出されるようになっ
ている。また、トランジスタＴｒ₃₈及びＴｒ₃₉のドレイ
ンが抵抗Ｒ₁及びＲ₂を介して接続され、これら抵抗Ｒ
₁及びＲ₂間の電圧が出力段電流源トランジスタＴｒ₃₈
及びＴｒ₃₉のゲート電圧として印加されるようになって
いる。そして、抵抗Ｒ₁及びＲ₂によって、差動出力端
子Ｏ_P，Ｏ_N間の中点電圧を検出し、この中点電圧を出
力段電流源トランジスタＴｒ₃₈及びＴｒ₃₉のゲートに帰
還することによって、同相帰還を行っている。

【０００６】しかしながら、図６に示すような構成の全
差動演算増幅器は、簡単な回路構成で同相帰還を行うこ
とができるという利点がある反面、差動出力に対して直
接抵抗負荷が入るために、図６に示すように、２ステー
ジ構成にする必要がある。また、差動出力段トランジス
タＴｒ₃₆及びＴｒ₃₇のゲート容量を差動入力段が駆動す
る構成になっているため、シングルステージ構成の差動
演算増幅器と比較して、高速動作を実現することが困難
であるという問題がある。

【０００７】これを回避するために、例えば、図７に示
すような、フォールデッドカスコード（Ｆｏｌｄｅｄ
Ｃａｓｃｏｄｅ）型シングルステージ差動増幅器が用い
られている。この差動演算増幅器は、図７に示すよう
に、フォールデッドカスコード型の差動増幅器からなる
差動増幅部１と、一対のＭＯＳトランジスタから構成さ
れる二組の差動対２１，２２を備えて構成される同相帰
還回路２とから構成され、差動増幅部１の反転出力が差
動対２１の一方のトランジスタのゲートに印加され、非
反転出力が差動対２２の一方のトランジスタのゲートに
印加され、差動対２１，２２の他方のトランジスタのゲ
ートに、差動出力のＤＣ動作点を決定するための基準電
圧ＶＣＭを印加することによって、差動対２１，２２で
反転出力及び非反転出力と基準電圧ＶＣＭとの差分を増
幅しこれを差動増幅部１の電流源トランジスタに帰還す
ることによって、差動出力のＤＣ動作点と基準電圧ＶＣ
Ｍとが一致するように制御している。

【０００８】図７に示すようなフォールデッドカスコー
ド型の差動増幅器を用いた場合、この差動増幅器の出力
インピーダンスが高く、差動出力に直接抵抗負荷を接続
することは困難であるため、上述のように差動出力をそ
れぞれ２組の差動対で増幅し、これを差動増幅器の電流
源トランジスタに帰還するような同相帰還回路を構成し
ている。

【０００９】

【発明が解決しようとする課題】図７に示すようなフォ
ールデッドカスコード型の差動増幅器の場合には、同相
帰還回路を構成する差動対のトランジスタのゲート容量
を小さくすることが可能であり、高速動作を実現できる
という利点がある反面、大振幅動作においては、同相帰
還回路を構成する差動対にカットオフする領域が存在す
るために、同相帰還が有効に行われず、大振幅動作には
向かないという未解決の課題がある。

【００１０】これは、差動出力が大振幅信号である場合
等には、この差動出力が入力されるトランジスタの動作
領域が飽和領域からはずれてしまうことがあるため、差
動出力のＤＣ動作点の制御性能が劣化してしまい、その
結果、基準電圧ＶＣＭと差動出力のＤＣ動作点との差が
大きくなって、同相信号除去特性が劣化してしまうため
である。

【００１１】そこで、この発明は上記従来の未解決の課
題に着目してなされたものであり、シングルステージ構
成に形成した場合でも高速動作を実現することができ且
つ大振幅動作が可能な、同相帰還回路を有する差動演算
増幅器を提供することを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る差動演算増幅器は、差動増幅器と、当
該差動増幅器の差動出力のＤＣ動作点を安定化させるた
めの同相帰還信号を形成する同相帰還回路と、を備えた
差動演算増幅器において、前記差動増幅器への差動入力
に信号成分が含まれないときの前記同相帰還回路からの
同相帰還信号を基準帰還信号として保持する保持手段
と、当該保持手段で保持する基準帰還信号と前記差動増
幅器の差動出力との差をもとに帰還信号を形成する帰還
信号形成手段と、前記同相帰還回路で形成した同相帰還
信号に代えて前記帰還信号形成手段で形成した帰還信号
を前記差動増幅器に帰還する切り換え手段と、を備える
ことを特徴としている。

【００１３】よって、例えば、システムリセット時等、
差動入力に信号成分が含まれないときに、差動増幅器の
差動出力に基づいて同相帰還回路で同相帰還信号を形成
し、これを基準帰還信号として保持手段が保持する。そ
して、システムリセット解除時には、切り換え手段が、
同相帰還回路で形成した同相帰還信号に代えて、帰還信
号形成手段で形成した帰還信号を差動増幅器に帰還する
ように切り換えを行う。これによって、差動増幅器に
は、保持手段で保持する基準帰還信号と差動出力との差
からなる帰還信号が同相帰還信号として帰還される。

【００１４】

【発明の実施の形態】以下に、本発明の実施の形態を説
明する。図１は、本発明における差動演算増幅器の実施
の形態を示したものである。この差動演算増幅器１００
は、図７に示す従来のフォールデッドカスコード型シン
グルステージ演算増幅器を用いた差動演算増幅器におい
て、容量Ｃ₁及びＣ ₂、切り換えスイッチＳＷ₁〜ＳＷ
₃を設けたこと以外は同様である。

【００１５】図１に示すように、この差動演算増幅器１
００は、フォールデッドカスコード型シングルステージ
演算増幅器からなる差動増幅部１と、２組の差動対を有
する同相帰還回路２と、同相帰還回路２で形成した同相
帰還信号を保持し、この同相帰還信号と差動出力とをも
とに同相帰還回路２で形成する同相帰還信号と同等の帰
還信号を形成する帰還信号形成部（保持手段，帰還信号
形成手段）３とから構成されている。

【００１６】前記差動増幅部１は、Ｐチャネル形ＭＯＳ
トランジスタからなる電流源トランジスタＴｒ₁及びＴ
ｒ₂と、これら電流源トランジスタＴｒ₁及びＴｒ₂の
それぞれと直列に接続されるＰチャネル形ＭＯＳトラン
ジスタからなるバイアス用のトランジスタＴｒ₃及びＴ
ｒ₄と、当該トランジスタＴｒ₃及びＴｒ₄のそれぞれ
と直列に接続されるＮチャネル形ＭＯＳトランジスタか
らなるバイアス用のトランジスタＴｒ₅及びＴｒ₆と、
当該トランジスタＴｒ₅及びＴｒ₆と直列にそれぞれ接
続されるＮチャネル形ＭＯＳトランジスタからなるバイ
アス用のトランジスタＴｒ₇及びＴｒ₈とが電源ライン
Ｖ_DD及び接地電源ラインＶ_SS間に並列に接続されてい
る。

【００１７】さらに、前記電流源トランジスタＴｒ₁と
トランジスタＴｒ₃との間にＮチャネル形ＭＯＳトラン
ジスタからなる非反転入力用の入力トランジスタＴｒ₉
が接続され、同様に、電流源トランジスタＴｒ₂とトラ
ンジスタＴｒ₄との間にＮチャネル形ＭＯＳトランジス
タからなる反転入力用の入力トランジスタＴｒ₁₀が接続
されている。これら入力トランジスタＴｒ₉及びＴｒ₁₀
のソースと接地側電源ラインＶ_SSとの間にＮチャネル形
ＭＯＳトランジスタからなるバイアス用のトランジスタ
Ｔｒ₁₁が接続されている。

【００１８】そして、前記トランジスタＴｒ₁及びＴｒ
₂のゲートには同相帰還回路２からの同相帰還信号が後
述の切り換えスイッチＳＷ₁（切り換え手段）を介して
印加されると共に、帰還信号形成部３からの帰還信号が
印加されるようになっている。また、前記トランジスタ
Ｔｒ₃及びＴｒ₄のゲートには、所定のバイアス電圧Ｖ
_B1が印加され、前記トランジスタＴｒ₅及びＴｒ₆のゲ
ートには所定のバイアス電圧Ｖ_B2が印加され、前記トラ
ンジスタＴｒ₇，Ｔｒ₈及びＴｒ₁₁のゲートには所定の
バイアス電圧Ｖ_B3が印加されるようになっている。

【００１９】そして、トランジスタＴｒ₃及びＴｒ₅と
の間の電位を反転出力として取り出し、トランジスタＴ
ｒ₄とＴｒ₆との間の電位を非反転出力として取り出す
ようになっている。また、非反転出力端子Ｏ_Pと反転入
力端子ＩＮ_Nとの間は切り換えスイッチＳＷ₂を介して
接続され、切り換えスイッチＳＷ₂の作動状態に応じて
反転入力端子ＩＮ_Nと非反転出力端子Ｏ_Pとの間を導通
又は遮断状態に制御できるようになっている。同様に、
反転出力端子Ｏ_Nと非反転入力端子ＩＮ_Pとの間は切り
換えスイッチＳＷ₃を介して接続され、切り換えスイッ
チＳＷ₃の作動状態に応じて非反転入力端子ＩＮ_Pと反
転出力端子Ｏ_Nとの間を導通又は遮断状態に制御できる
ようになっている。

【００２０】一方、前記同相帰還回路２は、差動対２１
を形成するＮチャネル形ＭＯＳトランジスタからなるト
ランジスタＴｒ₁₃及びＴｒ₁₄と、これらトランジスタＴ
ｒ₁₃及びＴｒ₁₄のソースに接続され且つ互いに直列に接
続されたＮチャネル形ＭＯＳトランジスタからなるバイ
アス用のトランジスタＴｒ₁₅及びＴｒ₁₆とが、電源ライ
ンＶ_DD及び接地側電源ラインＶ_SS間に接続されている。
同様に、差動対２２を形成するＮチャネル形ＭＯＳトラ
ンジスタからなるトランジスタＴｒ₁₇及びＴｒ ₁₈と、こ
れらトランジスタＴｒ₁₇及びＴｒ₁₈のソースに接続され
且つ互いに直列に接続されたＮチャネル形ＭＯＳトラン
ジスタからなるバイアス用のトランジスタＴｒ₁₉及びＴ
ｒ₂₀とが、電源ラインＶ_DD及び接地側電源ラインＶ_SS間
に接続されている。

【００２１】そして、前記各差動対２１，２２を形成す
る一方のトランジスタＴｒ₁₄及びＴｒ₁₇のドレインと電
源ラインＶ_DDとの間にＰチャネル形ＭＯＳトランジスタ
からなるトランジスタＴｒ₂₁が介挿され、他方のトラン
ジスタＴｒ₁₃及びＴｒ₁₈のドレインと電源ラインＶ_DDと
の間にＰチャネル形ＭＯＳトランジスタからなるトラン
ジスタＴｒ₂₂が介挿されている。そして、トランジスタ
Ｔｒ₂₁のゲートには、トランジスタＴｒ₂₁のドレイン電
位が印加され、同様に、トランジスタＴｒ₂₂のゲートに
は、トランジスタＴｒ₂₂のドレイン電位が印加されるよ
うになっている。

【００２２】また、前記差動対２１，２２を形成する一
方のトランジスタＴｒ₁₄及びＴｒ₁₇のゲートには、予め
設定した差動出力のＤＣ動作点を決める基準電圧ＶＣＭ
が印加されるようになっている。そして、他方のトラン
ジスタＴｒ₁₃のゲートには差動増幅部１の反転出力が印
加され、トランジスタＴｒ₁₈のゲートには差動増幅部１
の非反転出力が印加されるようになっている。

【００２３】さらに、前記バイアス用のトランジスタＴ
ｒ₁₅及びＴｒ₁₉のゲートには前記バイアス電圧Ｖ_B2が印
加され、トランジスタＴｒ₁₆及びＴｒ₂₀のゲートには前
記バイアス電圧Ｖ_B3が印加されるようになっている。そ
して、前記電流源トランジスタＴｒ₁及びＴｒ₂のゲー
トとトランジスタＴｒ₂₁のゲートとが、切り換えスイッ
チＳＷ₁を介して接続され、切り換えスイッチＳＷ₁の
作動状態に応じてトランジスタＴｒ₁及びＴｒ₂のゲー
トとＴｒ₂₁のゲートとの間を遮断又は導通状態に制御で
きるようになっている。また、前記トランジスタＴ
ｒ₁，Ｔｒ₂及びＴｒ₂₁とで、カレントミラー回路を構
成している。

【００２４】さらに、前記切り換えスイッチＳＷ₁及び
各トランジスタＴｒ₁，Ｔｒ₂のゲート間と、前記差動
増幅部１の反転出力端子Ｏ_Nとの間には容量Ｃ₁が接続
されている。同様に、前記切り換えスイッチＳＷ₁及び
各トランジスタＴｒ₁，Ｔｒ ₂のゲート間と、前記差動
増幅部１の反転出力端子Ｏ_Pとの間には容量Ｃ₂が接続
されている。

【００２５】ここで、容量Ｃ₁及びＣ₂が保持手段に対
応している。前記切り換えスイッチＳＷ₁〜ＳＷ₃は、
例えば、ＭＯＳトランジスタ等で構成され、制御部１０
からの制御信号に応じて作動し、入力される制御信号が
論理値“１”であるとき導通状態となり、制御信号が論
理値“０”であるとき遮断状態となるようになってい
る。

【００２６】前記制御部１０は、例えば、システムリセ
ット信号、或いは、Ａ／Ｄ変換器等のサンプリング回路
に使用する場合には信号サンプル時等に同期して各制御
信号を設定し、例えば、システムリセット時には、前記
各切り換えスイッチＳＷ₁〜ＳＷ₃への制御信号ＣＮＴ
₁，ＣＮＴ₂を論理値“１”、システムリセット解除時
には各制御信号を論理値“０”として出力する。

【００２７】また、制御部１０では、各制御信号を出力
する場合には、図２に示すように、各切り換えスイッチ
ＳＷ₁〜ＳＷ₃を導通状態に制御する場合には、切り換
えスイッチＳＷ₂及びＳＷ₃への制御信号ＣＮＴ₂を論
理値“１”として出力し、ｔｄ₁秒後に切り換えスイッ
チＳＷ₁への制御信号ＣＮＴ₁を論理値“１”として出
力する。遮断状態に制御する場合には、制御信号ＣＮＴ
₁を論理値“０”として出力し、ｔｄ₂秒後に制御信号
ＣＮＴ₂を論理値“０”として出力する。このとき、ｔ
ｄ₁には特に制約はないが、ｔｄ₂は、ｔｄ₂≧０秒を
満足する値とする。

【００２８】これによって、容量Ｃ₁及びＣ₂に対し
て、切り換えスイッチＳＷ₂及びＳＷ ₃が短絡している
時点の同相帰還回路２で形成する同相帰還信号の帰還信
号電圧が確実に蓄えられるようになっている。次に、上
記実施の形態の動作を説明する。通常状態では、各切り
換えスイッチＳＷ₁〜ＳＷ₃は遮断状態となっている。
そして、制御部１０では、例えば、システムリセット時
に、制御信号ＣＮＴ₂を論理値“１”として出力し、ｔ
ｄ₁秒経過後に制御信号ＣＮＴ₁を論理値“１”として
出力する。

【００２９】なお、ここでのシステムリセット時とは、
差動増幅部１に入力される差動入力に信号成分が含まれ
ない状態となっている時を意味する。帰還信号形成部３
では、制御信号ＣＮＴ₁及びＣＮＴ₂が入力されること
によって、まず切り換えスイッチＳＷ₂及びＳＷ₃が導
通状態となり、その後、切り換えスイッチＳＷ₁が導通
状態となる。

【００３０】そして、同相帰還回路２では、差動出力の
ＤＣ動作点が基準電圧ＶＣＭと同一電圧となるように作
動し、例えば、反転出力のＤＣ動作点が基準電圧ＶＣＭ
よりも小さく、非反転出力のＤＣ動作点が基準電圧ＶＣ
Ｍよりも小さい場合には、トランジスタＴｒ₁₃のドレイ
ン電流が減少傾向となって、逆にトランジスタＴｒ₁₄の
ドレイン電流が増加傾向となり、同様に、トランジスタ
Ｔｒ₁₈のドレイン電流が減少傾向となって、逆にトラン
ジスタＴｒ₁₇のドレイン電流が増加傾向となり、トラン
ジスタＴｒ₂₁のドレイン電流が増加傾向となる。よっ
て、差動増幅部１の電流源トランジスタＴｒ₁及びＴｒ
₂のドレイン電流が増加し、反転出力及び非反転出力の
ＤＣ動作点が上昇し、差動出力のＤＣ動作点が上昇す
る。そして、この操作を繰り返すことによって差動出力
のＤＣ動作点が基準電圧ＶＣＭと一致する。

【００３１】同様に、例えば、非反転出力のＤＣ動作点
が基準電圧ＶＣＭよりも大きく、反転出力のＤＣ動作点
が基準電圧ＶＣＭよりも大きい場合には、トランジスタ
Ｔｒ ₁₃のドレイン電流が増加傾向、トランジスタＴｒ₁₄
の減少傾向となって、同様に、トランジスタＴｒ₁₈のド
レイン電流が増加傾向、トランジスタＴｒ₁₇のドレイン
電流が減少傾向となって、トランジスタＴｒ₂₁のドレイ
ン電流が減少傾向となる。よって、差動増幅部１の電流
源トランジスタＴＲ₁及びＴｒ₂のドレイン電流が減少
し、反転出力及び非反転出力のＤＣ動作点が低下し、差
動出力のＤＣ動作点が低下する。そして、この操作を繰
り返すことによって、差動出力のＤＣ動作点が基準電圧
ＶＣＭと一致する。トランジスタＴｒ₁₃及びＴｒ₁₄も同
様に作動する。

【００３２】そして、このとき、各切り換えスイッチＳ
Ｗ₁〜ＳＷ₃は導通状態となっているから、差動増幅部
１はボルテージフォロワ構成となる。そして、同相帰還
信号として差動増幅部１の電流源トランジスタＴｒ₁及
びＴｒ₂に印加されるトランジスタＴｒ₂₁のゲート電圧
と反転出力との差が容量Ｃ₁に蓄えられ、同様に、トラ
ンジスタＴｒ₂₁のゲート電圧と非反転出力との差が容量
Ｃ₂に蓄えられる。

【００３３】この状態で、システムリセットが解除され
ると、制御部１０は、図２に示すように、制御信号ＣＮ
Ｔ₁を論理値“０”として出力し、ｔｄ₂経過後に制御
信号ＣＮＴ₂を論理値“０”として出力する。これによ
って、切り換えスイッチＳＷ ₁が遮断状態となった後、
切り換えスイッチＳＷ₂及びＳＷ₃が遮断状態となり、
容量Ｃ₁及びＣ₂に対して切り換えスイッチＳＷ₂及び
ＳＷ₃が導通状態となっている時点での帰還信号電圧で
ある基準帰還信号が確実に蓄えられることになる。

【００３４】そして、各切り換えスイッチＳＷ₁〜ＳＷ
₃が遮断状態となることによって、同相帰還回路２から
の同相帰還信号が差動増幅部１に帰還されなくなり、代
わりに、容量Ｃ₁及びＣ₂に蓄えられた電圧と差動出力
のＤＣ動作点との差分からなる信号電圧（帰還信号）が
電流源トランジスタＴｒ₁及びＴｒ₂のゲートに帰還さ
れる。

【００３５】この状態で差動演算増幅器１００に差動信
号が入力されると、電流源トランジスタＴｒ₁及びＴｒ
₂のゲートには、基準帰還信号と差動出力の実際のＤＣ
動作点との差からなる信号電圧が印加されることにな
り、この信号電圧は差動出力のＤＣ動作点の増減に応じ
て変化し、結果的に差動出力の実際のＤＣ動作点を基準
電圧ＶＣＭと一致するように動作する。

【００３６】したがって、各切り換えスイッチＳＷ₁〜
ＳＷ₃が遮断状態である場合には、同相帰還回路２の動
作状態に係わらず、容量Ｃ₁及びＣ₂に蓄えられた基準
帰還信号を差動出力の実際のＤＣ動作点に応じて変化さ
せてなる信号電圧が差動増幅部１に帰還されることにな
る。よって、例えば、差動出力が大振幅信号となるよう
な大振幅動作時に、同相帰還回路２を構成するトランジ
スタＴｒ₁₃，Ｔｒ₁₄，Ｔｒ₁₇，Ｔｒ₁₈が飽和領域外とな
って、差動出力に応じた動作を行うことができず、適切
な同相帰還信号を形成することができない場合でも、予
め容量Ｃ₁及びＣ₂に蓄えられた同相帰還信号を基準と
する差動出力に応じた信号電圧であり、且つ同相帰還信
号と同等に作用する信号電圧が差動増幅部１に帰還され
ることになるので、大振幅動作時でも同相信号除去特性
が劣化することを防止することができる。よって、従来
に比較して、差動演算増幅器の差動出力電圧範囲を拡大
することができる。

【００３７】また、差動増幅部１にシングルステージ形
の差動増幅器を用いているから、高速動作、且つ、大振
幅動作が可能な差動演算増幅器を実現することができ
る。また、上記実施の形態では、差動増幅部１をボルテ
ージフォロワ構成にした状態で、同相帰還信号を蓄える
ようにしたから、容量Ｃ₁及びＣ₂には、差動増幅部１
のオフセット電圧も蓄えられることになり、このオフセ
ット電圧を含んだ信号電圧が差動増幅部１に帰還される
ことになるから、差動増幅部１のオフセット電圧を除去
することができる。

【００３８】なお、上記実施の形態では、差動増幅部１
にフォールデッドカスコード型のシングルステージ差動
増幅器を用いた場合について説明したが、これに限ら
ず、その他の差動増幅器を用いることも可能であり、大
振幅動作の可能な差動演算増幅器を実現することができ
る。特に、本実施の形態のようにシングルステージ型の
差動増幅器を用いることによって、高速且つ大振幅動作
の可能な差動演算増幅器を実現することができる。

【００３９】また、上記実施の形態では、システムリセ
ット時に各切り換えスイッチＳＷ₁〜ＳＷ₃を導通状態
とし、同相帰還回路２で形成した同相帰還信号を基準帰
還信号として容量Ｃ₁，Ｃ₂に蓄える場合について説明
したが、例えば、Ａ／Ｄ変換器等のサンプリング回路に
使用する場合には、信号サンプル時等に同期して各制御
信号ＣＮＴ₁，ＣＮＴ₂を設定し、同相帰還信号を容量
Ｃ₁，Ｃ₂に蓄えることによって、上記と同等の効果を
得ることができる。つまり、サンプリング回路で信号を
取り込んでいる期間などの差動演算増幅器１００への信
号成分の入力が行われていない時点で、各制御信号ＣＮ
Ｔ₁，ＣＮＴ₂を設定し、同相帰還信号を容量Ｃ₁，Ｃ
₂に蓄えるようにすればよい。

【００４０】

【実施例】以下に、上記発明の実施例を説明する。図１
に示す差動演算増幅器１００を用いて、図３に示すよう
な全差動反転増幅器１０１を構成した。この全差動反転
増幅器１０１は、差動演算増幅器１００の非反転入力端
子に抵抗Ｒ₃を介して非反転入力信号Ｉ_Pが入力され、
反転入力端子に抵抗Ｒ₄を介して反転入力信号Ｉ_Nが入
力されるようになっている。そして、差動演算増幅器１
００の反転出力信号ＯＵＴ_Nが抵抗Ｒ₅を介して非反転
入力端子に帰還され、非反転出力信号ＯＵＴ_Pが抵抗Ｒ
₆を介して反転入力端子に帰還されるようになってい
る。

【００４１】図４は、図３に示す全差動反転増幅器１０
１を用いてシュミレーションを行ったときの出力特性を
示したものである。なお、図１に示すようなフォールデ
ッドカスコード型シングルステージの差動演算増幅器は
出力インピーダンスが非常に高いため、図３に示すよう
な抵抗帰還型の回路に使用することは適さない。よっ
て、図３に示す回路の特性を確認するにあたり、出力イ
ンピーダンスの影響がでないように抵抗値は全て１００
ＭΩとしてシュミレーションを行った。

【００４２】図５は、図３に示す全差動反転増幅器１０
１において、差動演算増幅器１００に代えて図７に示す
従来の差動演算増幅器を適用した場合の、シュミレーシ
ョン結果を示したものである。なお、図４及び図５にお
いては、入力信号として、差動正弦波信号を入力してい
る。

【００４３】図４及び図５において、破線は差動出力を
表し、実線は同相雑音を表している。この同相雑音は、
理論的には問題とはならないが、実際の集積回路内で
は、信号配線の寄生容量や寄生抵抗等の影響によって同
相雑音が逆相雑音となって、ＳＮ比の劣化を導くことに
なる。また、次段に全差動回路がある場合等には、次段
の全差動回路に高い同相雑音除去特性を求められる等、
同相雑音は極力小さい方がよい。

【００４４】図４及び図５からわかるように、本実施の
形態における差動演算増幅器を用いた方が、同相雑音が
小さいことが明らかである。

【００４５】

【発明の効果】以上説明したように、本発明に係る差動
演算増幅器によれば、差動入力の信号成分が入力されな
い状態での同相帰還信号を基準帰還信号として予め保持
しておき、通常作動時には、保持した基準帰還信号と差
動出力との差に基づく帰還信号を同相帰還信号として差
動増幅器に帰還するようにしたから、同相帰還回路の動
作状態に係わらず常に適切な同相帰還信号を差動増幅器
に帰還することができ、大振幅動作時の差動増幅器の同
相雑音除去特性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の差動演算増幅器の実施の形態を示す回
路図である。

【図２】切り換えスイッチＳＷ₁〜ＳＷ₃の動作説明に
供する説明図である。

【図３】本発明の差動演算増幅器を用いた全差動反転増
幅器の一例である。

【図４】本発明の差動演算増幅器を用いて全差動反転増
幅器を構成した場合の出力特性を示す特性図である。

【図５】従来の差動演算増幅器を用いて全差動反転増幅
器を構成した場合の出力特性を示す特性図である。

【図６】従来の差動演算増幅器の一例を示す回路図であ
る。

【図７】従来の差動演算増幅器の一例を示す回路図であ
る。

【符号の説明】

１差動増幅部２同相帰還回路３帰還信号形成部（保持手段，帰還信号形成手段）１００差動演算増幅器

Claims

【特許請求の範囲】

【請求項１】差動増幅器と、当該差動増幅器の差動出
力のＤＣ動作点を安定化させるための同相帰還信号を形
成する同相帰還回路と、を備えた差動演算増幅器におい
て、前記差動増幅器への差動入力に信号成分が含まれな
いときの前記同相帰還回路からの同相帰還信号を基準帰
還信号として保持する保持手段と、当該保持手段で保持
する基準帰還信号と前記差動増幅器の差動出力との差を
もとに帰還信号を形成する帰還信号形成手段と、前記同
相帰還回路で形成した同相帰還信号に代えて前記帰還信
号形成手段で形成した帰還信号を前記差動増幅器に帰還
する切り換え手段と、を備えることを特徴とする差動演
算増幅器。