JP2018174477A

JP2018174477A - トランスコンダクタンス増幅器

Info

Publication number: JP2018174477A
Application number: JP2017072216A
Authority: JP
Inventors: 杉浦　正一; Shoichi Sugiura; 正一杉浦
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2017-03-31
Filing date: 2017-03-31
Publication date: 2018-11-08
Also published as: TW201838327A; CN108696260A; KR20180111577A; US20180287576A1; US10574200B2

Abstract

【課題】トランスコンダクタンス増幅器の動作に影響を与えない同相帰還回路を備えるトランスコンダクタンス増幅器の提供。【解決手段】トランスコンダクタンス増幅器は、入力電圧に基づく出力電流を生成するトランスコンダクタンス増幅回路と該トランスコンダクタンス増幅回路の出力の直流動作点を決める同相帰還回路を備え、該同相帰還回路の、入力される電圧レベルをシフトし出力する複数のレベルシフト回路を、複数のトランジスタの制御端子に接続する。【選択図】図１

Description

本発明は、出力の直流動作点を決める同相帰還回路を備えるトランスコンダクタンス増幅器（以下、ＧＭ増幅器と記す）に関する。

一般に高い差動ゲインを有する差動増幅型ＧＭ増幅器は同相ゲインも高いことが多く、ＧＭ増幅器を希望の動作範囲に保つために、出力の直流動作点を決める同相帰還回路が使われている。出力の直流動作点とは、出力コモン電圧（例えば特許文献１）、直流バイアス電位（例えば特許文献２）、コモン電位（例えば特許文献３）のように表現される場合がある。

図４に従来のＧＭ増幅器２００の一例を示す。ＧＭ増幅器２００は、本体のＧＭ増幅器２０２に、ＧＭ増幅器２０２の出力の直流動作点を決める同相帰還回路２０１を備えている。同相帰還回路２０１は抵抗２１１，２１２と、増幅器２２１を備えている。ＧＭ増幅器２０２はトランジスタ２４１，２４２，２５１，２５２と、電流源２３１と、入力端子２８１，２８２と、出力端子２９１，２９２とを備えている。入力端子２８１は正入力ＩＮＰであり、入力端子２８２は負入力ＩＮＮである。同様に、出力端子２９１は正出力ＯＵＴＰであり、出力端子２９２は負出力ＯＵＴＮである。

ＧＭ増幅器２０２の入力端子２８１，２８２は、それぞれトランジスタ２４１，２４２のゲート端子に接続する。トランジスタ２４１，２４２のソース端子は一緒に電流源２３１の一方の端子に接続する。電流源２３１の他方の端子は電源ＶＤＤに接続する。トランジスタ２４１，２４２のドレイン端子は、それぞれ出力端子２９２、２９１と、トランジスタ２５１，２５２のドレイン端子と、抵抗２１１、２１２の一方の端子に接続する。トランジスタ２５１，２５２のゲート端子は一緒に同相帰還回路２０１の増幅器２２１の出力端子に接続する。トランジスタ２５１，２５２のソース端子は一緒にＶＳＳに接続する。同相帰還回路２０１の増幅器２２１の正入力端子は抵抗２１１と抵抗２１２の接続点に接続する。増幅器２２１の負入力端子は基準電圧Ｖｒｅｆ１に接続する。

ＧＭ増幅器２０２の動作について説明する。入力端子２８１の電圧をＶ（２８１）とし、入力端子２８２の電圧をＶ（２８２）とする。入力電圧差Ｖ（２８１）−Ｖ（２８２）が正であれば、その入力電圧差の大きさが大きいほど、トランジスタ２４１はオフ制御、トランジスタ２４２はオン制御される。電流源２３１の電流は、トランジスタ２４１よりトランジスタ１４２に大きな割合で配分される。入力電圧差Ｖ（１８１）−Ｖ（１８２）が負であれば、その入力電圧差の絶対値の大きさが大きいほど、トランジスタ１４１はオン制御、トランジスタ１４２はオフ制御される。電流源１７１の電流は、トランジスタ１４２よりトランジスタ１４１に大きな割合で配分される。

ここでＧＭ増幅器２０２の出力端子２９１，２９２の同相電圧が上昇すると、両端子間に接続されている同相帰還回路２０１の抵抗２１１、２１２の中点電圧も上昇する。抵抗２１１、２１２の中点電圧がＶｒｅｆ１よりも大きければ、増幅器２２１がトランジスタ２５１、２５２をオン制御して、出力端子２９１、２９２の同相電圧が小さくなるよう制御する。抵抗２１１、２１２の中点電圧がＶｒｅｆ１よりも小さければ、増幅器２２１がトランジスタ２５１、２５２をオフ制御し、出力端子２９１、２９２の同相電圧が大きくなるよう制御する。このようにして、同相帰還回路２０１はＧＭ増幅器２００の出力の直流動作点を決定している。

特開平５−２２６９５０号公報特開２００５−２８６８２２号公報特開２０１０−２７３００９号公報

ＧＭ増幅器内の差動増幅回路に接続されている電流源は一般にハイインピーダンスであるため、差動増幅回路の出力に抵抗を接続するとＧＭ増幅器の利得が低下してしまうという課題があった。更に設計上本来得られるべき利得の低下は、ＧＭ増幅器の入力オフセット電圧の増加等の影響を引き起こすという課題もあった。

本発明は、以上のような課題を解消するために成されたものであり、ＧＭ増幅器の動作に影響を与えない同相帰還回路を用いたＧＭ増幅器を提供するものである。

入力電圧に基づく出力電流を生成するＧＭ増幅器に接続され、ＧＭ増幅器の出力の直流動作点を決める同相帰還回路を備えるＧＭ増幅器で、前記同相帰還回路は、入力される電圧レベルをシフトし出力する複数のレベルシフト回路を備え、前記複数のレベルシフト回路が、ＧＭ増幅器の複数のトランジスタの制御端子に接続されること、を特徴とするＧＭ増幅器とした。

本発明の同相帰還回路によれば、ＧＭ増幅器の出力負荷として影響する抵抗が無いため、ＧＭ増幅器の動作に影響を与えない同相帰還回路を用いたＧＭ増幅器を提供することが可能となる。このことにより、ＧＭ増幅器の利得低下が起こらない利点があり、更にＧＭ増幅器の入力オフセット電圧の増加を抑えられるという利点もある。

本発明の実施形態のＧＭ増幅器の一例を示す説明図である。本発明の実施形態のＧＭ増幅器の一例を示す説明図である。本発明の実施形態のＧＭ増幅器の一例を示す説明図である。従来のＧＭ増幅器を示す説明図である。

以下、図を基に本発明の実施形態を説明する。
（第一の実施形態）
図１は、本発明の第一の実施形態のＧＭ増幅器１００の一例を示す説明図である。ＧＭ増幅器１００は、本体のＧＭ増幅器１０２に、ＧＭ増幅器１０２の出力の直流動作点を決める同相帰還回路１０１を備えている。同相帰還回路１０１は、レベルシフト回路１１１、１１２を備えている。レベルシフト回路１１１は、トランジスタ１２１、電流源１３１を備えており、レベルシフト１１２は、トランジスタ１２２、電流源１３２を備えている。ＧＭ増幅器１０２は、トランジスタ１４１、１４２、１５１、１５２、１６１、１６２、電流源１７１、入力端子１８１，１８２、出力端子１９１，１９２を備えている。入力端子１８１は正入力ＩＮＰであり、入力端子１８２は負入力ＩＮＮである。同様に、出力端子１９１は正出力ＯＵＴＰであり、出力端子１９２は負出力ＯＵＴＮである。

レベルシフト回路１１１において、トランジスタ１２１のドレイン端子は、電源端子ＶＤＤ１に接続される。ゲート端子は、ＧＭ増幅器１０２の出力端子１９１に接続される。ソース端子は、電流源１３１の一方の端子と、ＧＭ増幅器１０２のトランジスタ１５１、１５２のゲート端子とに接続される。電流源１３１の他方の端子は、電源端子ＶＳＳ１に接続される。レベルシフト回路１１２において、トランジスタ１２２のドレイン端子は、電源端子ＶＤＤ１に接続される。ゲート端子は、ＧＭ増幅器１０２の出力端子１９２に接続される。ソース端子は、電流源１３２の一方の端子と、ＧＭ増幅器１０２のトランジスタ１６１、１６２のゲート端子とに接続される。電流源１３２の他方の端子は、電源端子ＶＳＳ１に接続される。

ＧＭ増幅器１０２において、電流源１７１の一方の端子は電源端子ＶＤＤ２に接続され、他方の端子は、トランジスタ１４１、１４２のソース端子に接続される。トランジスタ１４１のゲート端子は、入力端子１８１に接続される。トランジスタ１４２のゲート端子は、入力端子１８２に接続される。トランジスタ１４１のドレイン端子は、出力端子１９２と、トランジスタ１５１、１６１のドレイン端子と、レベルシフト回路１１２のトランジスタ１２２のゲート端子とに接続される。トランジスタ１４２のドレイン端子は、出力端子１９１と、トランジスタ１５２、１６２のドレイン端子と、レベルシフト回路１１１のトランジスタ１２１のゲート端子とに接続される。トランジスタ１５１，１５２，１６１，１６２のソース端子は電源端子ＶＳＳ２に接続される。

ＧＭ増幅器１０２の動作について説明する。入力端子１８１の電圧をＶ（１８１）とし、入力端子１８２の電圧をＶ（１８２）とする。入力電圧差Ｖ（１８１）−Ｖ（１８２）が正であれば、その入力電圧差の大きさが大きいほど、トランジスタ１４１はオフ制御、トランジスタ１４２はオン制御される。電流源１７１の電流は、トランジスタ１４１よりトランジスタ１４２に大きな割合で配分される。入力電圧差Ｖ（１８１）−Ｖ（１８２）が負であれば、その入力電圧差の絶対値の大きさが大きいほど、トランジスタ１４１はオン制御、トランジスタ１４２はオフ制御される。電流源１７１の電流は、トランジスタ１４２よりトランジスタ１４１に大きな割合で配分される。

トランジスタ１４１、１４２のドレイン端子と接続されているトランジスタ１５１、１５２はゲート・ソース間電圧が等しく、カレントミラーの関係にあるから、トランジスタ１５１、１５２は、それらのドレイン電流もまた等しい。同様に、トランジスタ１６１、１６２はゲート・ソース間電圧が等しく、カレントミラーの関係にあるから、トランジスタ１６１、１６２は、それらのドレイン電流もまた等しい。従って、トランジスタ１４１のドレイン端子に並列接続されたトランジスタ１５１、１６１のドレイン電流の和と、トランジスタ１４２のドレイン端子に並列接続されたトランジスタ１５２、１６２のドレイン電流の和は等しい。

結局、ＧＭ増幅器１０２では、入力差電圧Ｖ（１８１）−Ｖ（１８２）が正であればその大きさが大きいほど、より大きな電流が、出力端子１９２に流入し、出力端子１９１からは流出する。また同様に、ＧＭ増幅器１０２では、入力差電圧Ｖ（１８１）−Ｖ（１８２）が負であればその入力差電圧の絶対値の大きさが大きいほど、より大きな電流が、出力端子１９１から流入し、出力端子１９２からは流出する。

一方でＧＭ増幅器１０２の出力端子１９１、１９２は、レベルシフト回路１１１、１１２にも接続されてる。レベルシフト回路１１１は、トランジスタ１２１、電流源１３１を備えている。本レベルシフト回路は、電源端子ＶＤＤ１、ＶＳＳ１の間にＭＯＳＦＥＴと電流源を直列に挿入したソースフォロア回路による典型的なレベルシフト回路である。トランジスタ１２１のゲート端子に入力されたＧＭ増幅器１０２の出力端子１９１の電圧Ｖ（１９１）は、トランジスタ１２１のソースフォロワ回路によってゲート−ソース間電圧Ｖｇｓの分だけ電圧レベルシフトされトランジスタ１２１のソース電圧として出力される。トランジスタ１２１のソース電圧が大きければ、トランジスタ１５１、１５２をオン制御し、Ｖ（１９１）、Ｖ（１９２）の同相電圧が小さくなるよう制御する。トランジスタ１２１のソース電圧が小さければ、トランジスタ１５１、１５２をオフ制御し、Ｖ（１９１）、Ｖ（１９２）の同相電圧が大きくなるよう制御する。レベルシフト回路１１２に関しても同様の動作をする。
このようにして、同相帰還回路１０１は、ＧＭ増幅器１００の出力の直流動作点を決める。

図１に示す本実施形態のＧＭ増幅器１００において、ＧＭ増幅器１０２の出力負荷として影響する抵抗が同相帰還回路１０１内に無いため、ＧＭ増幅器１０２の動作に影響を与えない同相帰還回路１０１を提供することが可能となる。このことにより、ＧＭ増幅器１００の利得低下が起こらない利点があり、更にＧＭ増幅器１００の入力オフセット電圧の増加を抑えられるという利点もある。

レベルシフト回路を、図１の様にして構成する場合には、電流源１３１、１３２のため、トランジスタ１２１、１２２のゲート・ソース間電圧は一定に保たれる。たとえ出力端子電圧Ｖ（１９１）、Ｖ（１９２）が変化されたとしても、トランジスタ１２１、１２２のゲート・ソース間容量への電荷の充放電は行なわれない。このことは、トランジスタ１２１、１２２のゲート・ソース間容量が動作スピードの妨げとはならないことを意味する。従って、本実施形態の同相帰還回路１０１によれば、ＧＭ増幅器１００の動作スピードの低下を抑えられるという追加の利点がある。

以上の説明では、ＧＭ増幅器１００、同相帰還回路１０１、レベルシフト回路１１１、１１２の機能について説明した。ここで説明した機能を発揮する条件に関する限り、その具体的構成、その具体的実施形態は何ら限定されない。

また、以上の説明では、レベルシフト回路１１１、１１２が、トランジスタ、電流源、を備えているとして説明した。ここで電流源を抵抗に代えても、その機能に支障はないことは明白である。

また、以上の説明では、レベルシフト回路１１１、１１２の出力が、トランジスタ１２１、１２２のソース電圧として出力するとして説明した。ここで、そのソース電圧を、さらに低下させ電圧レベルシフトさせるため、さらにＰＮ接合や飽和接続されたトランジスタや抵抗等の電圧を背負うことが可能な素子を追加して介させたとしても、その機能に何ら支障は無く、同様にメリットが、獲得できることは明白である。

また、以上の説明において、同相帰還回路１０１の電源端子ＶＤＤ１の電圧と、ＧＭ増幅器１０２の電源端子ＶＤＤ２の電圧とが、同条件であっても異条件であっても何ら問題ない。同条件とする場合には、動作電圧の合理的な実施が可能であり、異条件とする場合には、電力最適化が図られる。

（第二の実施形態）
図２は、本発明の第二の実施形態のＧＭ増幅器１００の一例を示す説明図である。本実施形態では、第一の実施形態の同相帰還回路を異なる構成のＧＭ増幅器本体と組み合わせた例である。

本実施形態の本体のＧＭ増幅器１０４では、ＧＭ増幅器１０４の入力端子１８１，１８２に接続するトランジスタ１４１，１４２と出力端子１９１，１９２との間に、ゲート端子がバイアス電圧Ｖｒｅｆ２でバイアスされたトランジスタ１４３，１４４を追加している。いわゆるフォールデッドカスコード構成におけるＧＭ増幅器１０４の例である。同相帰還回路１０１の構成は第一の実施形態と同じである。電源条件も第一の実施形態と同一であり、同相帰還回路１０１は電源端子ＶＤＤ１と電源端子ＶＳＳ１に接続している。ＧＭ増幅器１０４は電源端子ＶＤＤ２と電源端子ＶＳＳ２に接続している。基本的には第一の実施形態におけるＧＭ増幅器１０２の動作と同様の動作をするとして、説明出来る。一般にフォールデッドカスコード構成のＧＭ増幅器は高インピーダンス出力であるので、従来の抵抗負荷が出力に影響する同相帰還回路は使えない。本実施形態で開示する構成の同相帰還回路を備えることで、利得の低減をまねくことなく出力の直流動作点を決めることが出来る。

（第三の実施形態）
図３は、本発明の第三の実施形態の同相帰還回路の一例を示す説明図である。
第三の実施形態と、第一の実施形態との差異は、同相帰還回路１０５、本体のＧＭ増幅器１０６の構成のされ方が異なる点にある。すなわち、同相帰還回路１０５の機能と，ＧＭ増幅器１０６の機能とを、第一の実施形態と別の構成で実現した実施形態を示すものである。ＧＭ増幅器１０６をＮＭＯＳトランジスタ入力にし、第一の実施形態を相補的に構成し直した実施である。

ＧＭ増幅器１００は、ＧＭ増幅器１０６の本体に、ＧＭ増幅器１０６の出力の直流動作点を決める同相帰還回路１０５を備えている。同相帰還回路１０５は、レベルシフト回路１１３、１１４を備えている。レベルシフト回路１１３は、トランジスタ１２３、電流源１３３を備えており、レベルシフト１１４は、トランジスタ１２４、電流源１３４を備えている。ＧＭ増幅器１０６は、トランジスタ１４３、１４４、１５３、１５４、１６３、１６４、電流源１７２、入力端子１８３，１８４、出力端子１９３，１９４を備えている。入力端子１８３は正入力ＩＮＰであり、入力端子１８４は負入力ＩＮＮである。同様に、出力端子１９３は正出力ＯＵＴＰであり、出力端子１９４は負出力ＯＵＴＮである。

レベルシフト回路１１３において、トランジスタ１２３のドレイン端子は、電源端子ＶＳＳ１に接続される。ゲート端子は、ＧＭ増幅器１０６の出力端子１９３に接続される。ソース端子は、電流源１３３の一方の端子と、ＧＭ増幅器１０６のトランジスタ１５３、１５４のゲート端子とに接続される。電流源１３３の他方の端子は、電源端子ＶＤＤ１に接続される。レベルシフト回路１１４において、トランジスタ１２４のドレイン端子は、電源端子ＶＳＳ１に接続される。ゲート端子は、ＧＭ増幅器１０２の出力端子１９４に接続される。ソース端子は、電流源１３４の一方の端子と、ＧＭ増幅器１０６のトランジスタ１６３、１６４のゲート端子とに接続される。電流源１３４の他方の端子は、電源端子ＶＤＤ１に接続される。

ＧＭ増幅器１０６において、電流源１７２の一方の端子は電源端子ＶＳＳ２に接続され、他方の端子は、トランジスタ１４３、１４４のソース端子に接続される。トランジスタ１４３のゲート端子は、入力端子１８３に接続される。トランジスタ１４４のゲート端子は、入力端子１８４に接続される。トランジスタ１４３のドレイン端子は、出力端子１９４と、トランジスタ１５３、１６３のドレイン端子と、レベルシフト回路１１４のトランジスタ１２４のゲート端子とに接続される。トランジスタ１４４のドレイン端子は、出力端子１９３と、トランジスタ１５４、１６４のドレイン端子と、レベルシフト回路１１３のトランジスタ１２３のゲート端子とに接続される。トランジスタ１５３，１５４，１６３，１６４のソース端子は電源端子ＶＤＤ２に接続される。
本第三の実施形態の動作は、第一の実施形態と同様の動作をするとして説明出来る。

以上説明したように、本発明の同相帰還回路によれば、ＧＭ増幅器の出力負荷として影響する抵抗が無いため、ＧＭ増幅器の動作に影響を与えない同相帰還回路を提供することが、可能となる。このことにより、直流利得の低下が起こらない利点があり、更に入力オフセットの増加を抑えられる利点がある。また、レベルシフト回路が、動作スピードの妨げとはならないため、動作スピードの低下を抑えられる利点がある。

１００、２００ＧＭ増幅器
１０１、１０５、２０１同相帰還回路
１０２、１０４、１０６、２０２ＧＭ増幅器本体
１１１、１１２、１１３、１１４レベルシフト回路

Claims

入力電圧に基づく出力電流を生成するトランスコンダクタンス増幅回路に接続され、前記トランスコンダクタンス増幅回路の出力の直流動作点を決める同相帰還回路を備え、
前記同相帰還回路は、
前記トランスコンダクタンス増幅回路の出力端子に接続された複数のレベルシフト回路を備え、
前記複数のレベルシフト回路が、複数のトランジスタの制御端子に接続されること、を特徴とするトランスコンダクタンス増幅器。
異なる前記レベルシフト回路の出力に制御される電流源が並列接続されること、を特徴とする請求項１に記載するトランスコンダクタンス増幅器。
前記レベルシフト回路は、トランジスタと、電流源とを備えたこと、を特徴とする請求項１もしくは請求項２に記載するトランスコンダクタンス増幅器。
前記レベルシフト回路は、トランジスタと、抵抗とを備えたこと、を特徴とする請求項１もしくは請求項２に記載するトランスコンダクタンス増幅器。
前記レベルシフト回路は、トランジスタと、抵抗と、ＰＮ接合とを備えたこと、を特徴とする請求項１もしくは請求項２に記載するトランスコンダクタンス増幅器。
前記トランスコンダクタンス増幅回路が、フォールデッドカスコード構成であること、を特徴とする請求項１から請求項５のいずれかに記載するトランスコンダクタンス増幅器。
前記トランスコンダクタンス増幅回路の動作電圧と、前記同相帰還回路の動作電圧とが等しいこと、を特徴とする請求項１から請求項６のいずれかに記載するトランスコンダクタンス増幅器。