TWI696347B - 共模電壓準位轉移及鎖定電路 - Google Patents

共模電壓準位轉移及鎖定電路 Download PDF

Info

Publication number
TWI696347B
TWI696347B TW108115302A TW108115302A TWI696347B TW I696347 B TWI696347 B TW I696347B TW 108115302 A TW108115302 A TW 108115302A TW 108115302 A TW108115302 A TW 108115302A TW I696347 B TWI696347 B TW I696347B
Authority
TW
Taiwan
Prior art keywords
common mode
mode voltage
transistor
voltage
circuit
Prior art date
Application number
TW108115302A
Other languages
English (en)
Other versions
TW202042507A (zh
Inventor
陳文偉
Original Assignee
九暘電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九暘電子股份有限公司 filed Critical 九暘電子股份有限公司
Priority to TW108115302A priority Critical patent/TWI696347B/zh
Priority to CN201910520219.7A priority patent/CN111884603A/zh
Priority to US16/719,998 priority patent/US10972079B2/en
Application granted granted Critical
Publication of TWI696347B publication Critical patent/TWI696347B/zh
Publication of TW202042507A publication Critical patent/TW202042507A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供一種共模電壓準位轉移及鎖定電路。整體電 路包括運算放大器、源極隨耦器、第一回授電路以及第二回授電路。運算放大器產生第一共模電壓。源極隨耦器位移第一共模電壓以產生第二共模電壓準位。第一回授電路依據第二共模電壓產生第一控制訊號。運算放大器依據第一控制訊號調整第一共模電壓。第二回授電路依據下一級電路所提供的參考電壓產生第二控制訊號。源極隨耦器依據第二控制訊號調整第二共模電壓以使下一級電路達到最大輸入共模範圍。

Description

共模電壓準位轉移及鎖定電路
本發明是有關於一種輸出介面電路，且特別是有關於一種差動訊號輸出之共模電壓準位轉移及鎖定電路。
一般而言，應用於乙太網路的接收系統中，接收端供應電源的電壓主要是以3.3伏特或1.8伏特為主。如果要進一步降低功率功耗，則可考慮降低供應電源。舉例來說，在接收端將某一級電路的供應電源的電壓由3.3伏特降低到1伏特。然而，以上述的方式來說，前一級電路輸出訊號的共模電壓(common mode voltage)的電壓準位則必須要嚴謹的規範。如果供應電源的電壓降低到1伏特。在1伏特的電源區間內，共模電壓的電壓準位則必需趨近於0.5伏特。一旦前一級的輸出共模電壓準位因為製程、電壓以及溫度(process-voltage-temperature，PVT)變異而偏離了下一級的電路所能接受的輸入共模範圍(input common mode range)，則下一級電路的輸出訊號將被截止(clapped)而失真。
本發明提供一種輸出介面電路，用於差動訊號輸出之共模電壓的位移及鎖定。
本發明的共模電壓準位轉移及鎖定電路包括運算放大器、源極隨耦器、第一回授電路以及第二回授電路。運算放大器用以產生受回授影響的第一共模電壓。源極隨耦器耦接於運算放大器。源極隨耦器用以位移第一共模電壓的電壓準位以產生第二共模電壓。第一回授電路耦接於源極隨耦器。第一回授電路用以依據第二共模電壓的電壓準位產生第一控制訊號。運算放大器依據第一控制訊號調整第一共模電壓的電壓準位。第二回授電路耦接於源極隨耦器。第二回授電路用以依據下一級電路所提供的外部參考電壓產生第二控制訊號。源極隨耦器亦依據第二控制訊號調整第二共模電壓的電壓準位，以使下一級電路達到最大輸入共模範圍。
基於上述，本發明的共模電壓準位轉移及鎖定電路藉由源極隨耦器位移第一共模電壓的電壓準位以產生第二共模電壓，並且藉由第二回授電路以及下一級電路提供的外部參考電壓產生第二控制訊號，共模電壓準位轉移及鎖定電路依據第二控制訊號調整第二共模電壓的電壓準位，以配合下一級電路的下一級共模準位使下一級電路可達到最大輸入共模範圍。如此一來，共模電壓準位轉移及鎖定電路可輸出具有穩定的電壓準位的第二共模電壓，並且第二共模電壓能夠配合下一級電路的下一級共模準位，使得下一級電路可達到最大輸入共模範圍。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200:共模電壓準位轉移及鎖定電路
110、210:運算放大器
120、220:源極隨耦器
130、230:第一回授電路
140、240:第二回授電路
CS1:第一控制訊號
CS2:第二控制訊號
NSC:下一級電路
VCM1:第一共模電壓
VCM2:第二共模電壓
VIN:輸入電壓
VREF:參考電壓
VREF_LS:位移參考電壓
VREF_NSC:外部參考電壓
M1:第一電晶體
M2:第二電晶體
M3:第三電晶體
M4:第四電晶體
VDD:電壓源
圖1是依據本發明第一實施例所繪示的共模電壓準位轉移及鎖定電路的示意圖。
圖2是依據本發明第二實施例所繪示的共模電壓準位轉移及鎖定電路的示意圖。
請參考圖1，圖1是依據本發明第一實施例所繪示的共模電壓準位轉移及鎖定電路的示意圖。在本實施例中，共模電壓準位轉移及鎖定電路100可輸出穩定的共模電壓(common mode voltage)。共模電壓準位轉移及鎖定電路100包括運算放大器110、源極隨耦器120、第一回授電路130以及第二回授電路140。運算放大器110用以依據第一回授電路130的回授結果產生第一共模電壓VCM1。也就是說，第一共模電壓VCM1會依據回授(feedback)的結果而被調整。運算放大器110接收雙端輸入訊號VIN，依據雙端輸入訊號VIN產生差動輸出(此輸出載於第一共模電壓VCM1上)。在本實施例中，源極隨耦器120耦接於運算放大器110。運算放大器110可例如是由差動運算放大器來實現。源 極隨耦器120會接收第一共模電壓VCM1，並且對第一共模電壓VCM1的電壓準位進行位移，藉以產生第二共模電壓VCM2。第一共模電壓VCM1以及第二共模電壓VCM2皆伴載一差動訊號。除此之外，源極隨耦器120可透過帶隙電路(未示出)獲得一參考電壓，透過源極隨耦器位移參考電壓以提供位移參考電壓VREF_LS。位移參考電壓VREF_LS用以作為第一回饋電路130的參考依據。
在本實施例中，第一回授電路130耦接於源極隨耦器120。第一回授電路130會依據第二共模電壓VCM2的電壓準位產生第一控制訊號CS1，並且將第一控制訊號CS1提供到運算放大器110。進一步來說，第一回授電路130接收源極隨耦器120所提供的第二共模電壓VCM2與位移參考電壓VREF_LS比較產生第一控制訊號CS1。因此，運算放大器110會依據第一控制訊號CS1鎖住第一共模電壓VCM1的電壓準位。在本實施例中，第二回授電路140接收下一級電路NSC所提供的外部參考電壓VREF_NSC。第二回授電路140依據外部參考電壓VREF_NSC產生第二控制訊號CS2。第二回授電路140將第二控制訊號CS2提供到源極隨耦器120。
在此值得一提的是，共模電壓準位轉移及鎖定電路100藉由源極隨耦器120提供位移參考電壓VREF_LS與第二共模電壓VCM2比較，並透過第一回授電路130產生第一控制訊號CS1，得到第一共模電壓VCM1。除此之外，共模電壓準位轉移及鎖定 電路100藉由第二回授電路140依據下一級電路所提供的外部參考電壓VREF_NSC產生第二控制訊號CS2。如此一來，共模電壓輸出電路100可具有穩定的電壓準位的第一共模電壓VCM1，並依據第一共模電壓VCM1輸出具有穩定的電壓準位的第二共模電壓VCM2。並且第二共模電壓VCM2能夠配合下一級電路NSC的下一級共模準位，使得下一級電路NSC可達到最大輸入共模範圍。
舉例來說明，共模電壓準位轉移及鎖定電路100可以是應用於將供應電源的電壓值由3.3伏特降低到1伏特的介面電路。基於上述的應用，運算放大器110會產生電壓準位為1.65伏特的第一共模電壓VCM1。源極隨耦器120接收第一共模電壓VCM1，並且依據第一控制訊號CS1將第一共模電壓VCM1的電壓準位進行位移，藉以產生電壓準位為0.5伏特的第二共模電壓VCM2。也就是說，第二共模電壓VCM2的電壓準位會小於第一共模電壓VCM1的電壓準位。
源極隨耦器120可依據第一控制訊號CS1產生的第一共模電壓VCM1的電壓準位進行位移，藉以產生第二共模電壓VCM2。除此之外，源極隨耦器120可以接收一穩定的電壓準位(如參考電壓)，並將上述穩定的的電壓準位進行位移，藉以產生電壓準位穩定為0.5伏特的位移參考電壓。在本實施例中，帶隙電路(未示出)用以提供參考電位為1.65伏特的穩定電壓準位，源極隨耦器120用以位移參考電位而產生位移參考電壓VREF_LS(0.5伏特)。
呈上例，第一回授電路130接收第二共模電壓VCM2。第一回授電路130會依據第二共模電壓VCM2的電壓準位與位移參考電壓VREF_LS的電壓準位(0.5伏特)的比較結果產生第一控制訊號CS1。如果第一回授電路130判斷出第二共模電壓VCM2的電壓準位大於位移參考電壓VREF_LS的電壓準位(即，第二共模電壓VCM2的電壓準位發生偏離)，第一回授電路130會使用第一控制訊號CS1透過差動放大器110降低第一共模電壓VCM1的電壓準位，藉以指示源極隨耦器120降低第二共模電壓VCM2的電壓準位。如果第一回授電路130判斷出第二共模電壓VCM2的電壓準位小於位移參考電壓VREF_LS的電壓準位(即，第二共模電壓VCM2的電壓準位發生偏離)，第一回授電路130使用第一控制訊號CS1透過差動放大器110提高第一共模電壓的電壓準位，藉以指示源極隨耦器120提高第二共模電壓VCM2的電壓準位。如果第一回授電路130判斷出第二共模電壓VCM2的電壓準位等於位移參考電壓VREF_LS的電壓準位，則第一回授電路130不變更第一控制訊號CS1。如此一來，在源極隨耦器120與第一回授電路130的協同操作下，可藉由第一控制訊號CS1確保第二共模電壓VCM2的電壓準位可精準地跟隨(follow)並被鎖定在預期的電壓準位(如0.5伏特)。因此第二共模電壓VCM2不會因為製程、電壓以及溫度的變異而發生偏離。
第二回授電路140會接收下一級電路NSC提供的外部參考電壓VREF_NSC產生第二控制訊號CS2。源極隨耦器120會依 據第二控制訊號CS2調整第二共模電壓VCM2的電壓準位。因此，第二共模電壓VCM2可以被進一步地微調來配合下一級電路NSC的下一級共模準位，藉以使下一級電路NSC達到最大輸入共模範圍。
請參考圖2，圖2是依據本發明第二實施例所繪示的共模電壓準位轉移及鎖定電路的示意圖。共模電壓準位轉移及鎖定電路200包括運算放大器210、源極隨耦器220、第一回授電路230以及第二回授電路240。運算放大器210、源極隨耦器220、第一回授電路230以及第二回授電路240之間的耦接方式以及協同操作可以由圖1的第一實施例或致足夠的教示，因此恕不在此重述。在本實施例中，源極隨耦器220包括第一電晶體M1、第二電晶體M2、第三電晶體M3以及第四電晶體M4。第一電晶體M1的第一端用以接收電壓源VDD。第一電晶體M1的第二端作為共模電壓準位轉移及鎖定電路200的輸出端。第一電晶體M1的控制端耦接於運算放大器210以接收第一共模電壓VCM1。第二電晶體M2的第一端耦接於第一電晶體M1的第二端。第二電晶體M2的第二端用以接收參考低電壓(例如是接地)。第二電晶體M2的控制端耦接於第二回授電路240以接收第二控制訊號CS2。第三電晶體M3的第一端用以接收電壓源VDD。第三電晶體M3的第二端用以提供位移參考電壓VREF_LS。第三電晶體M3的控制端用以接收參考電位VREF。第四電晶體M4的第一端耦接於第三電晶體M3的第二端。第四電晶體M4的第二端用以接收參考低電壓。第四電 晶體M4的控制端耦接於第二回授電路240以接收第二控制訊號CS2。為了便於說明，圖2僅示出第一電晶體M1、第二電晶體M2、第三電晶體M3以及第四電晶體M4。應能理解的是，在第一共模電壓VCM1以及第二共模電壓VCM2在伴載差動訊號對的前提下，源極隨耦器220還包括第五電晶體、第六電晶體(未示出)。第一電晶體M1的控制端會接收第一共模電壓VCM1所伴載的差動訊號對的第一訊號。第一電晶體M1的第二端用以提供第二共模電壓VCM2所伴載的差動訊號對的第一訊號。第五電晶體的第一端用以接收電壓源VDD。第五電晶體的控制端用以接收第一共模電壓VCM1所伴載的差動訊號對的第二訊號。第五電晶體的第二端用以提供第二共模電壓VCM2所伴載的差動訊號對的第二訊號。第六電晶體的第一端耦接於第五電晶體的第二端。第六電晶體的第二端用以接收參考低電壓。第六電晶體的控制端耦接於第二回授電路240以接收第二控制訊號CS2。
在本實施例中，源極隨耦器220亦是具驅動能力(driving capability)的緩衝器。如此一來，源極隨耦器220除了在共模電壓準位轉移及鎖定電路200中將第二共模電壓VCM2及差動訊號對提供到第一回授電路230以外，還具有足夠將第二共模電壓VCM2及差動訊號對輸出到下一級電路NSC的驅動電流。
舉例來說，共模電壓準位轉移及鎖定電路200可以是應用於將供應電源的電壓值由3.3伏特降低到1伏特的輸出介面電路。基於上述的應用，運算放大器210會產生電壓準位為1.65伏 特的第一共模電壓VCM1。源極隨耦器220接收第一共模電壓VCM1，並且將第一共模電壓VCM1的電壓準位進行位移，藉以期望能產生電壓準位為0.5伏特的第二共模電壓VCM2。在本實施例中，第一回授電路230是由連續時間共模回授(CT-CMFB)電路來實現。如此一來，第一回授電路230可依據第二共模電壓VCM2的電壓準位以及位移參考電壓VREF_LS的電壓準位的差值，透過連續時間共模回授電路不間斷的進行比較，並提供到運算放大器210。第一回授電路230可包括運算放大器或是由運算放大器來實現，第一回授電路230具有第一輸入以及第二輸入。第一回授電路230的第一輸入用以接收第二共模電壓VCM2。第一回授電路230的第二輸入用以接收位移參考電壓VREF_LS。第一回授電路230的第一輸入可以是反向輸入端。第一回授電路230的第二輸入可以是非反向輸入端。第一回授電路230會比較第二共模電壓VCM2的電壓準位以及位移參考電壓VREF_LS的電壓準位以獲得比較結果。當比較結果指示出第二共模電壓VCM2的電壓準位大於位移參考電壓VREF_LS的電壓準位(即，差值小於0)，第一回授電路230會依據差值提供對應的第一控制訊號CS1，以指示運算放大器210降低第一共模電壓VCM1的電壓準位。當比較結果指示出第二共模電壓VCM2的電壓準位小於位移參考電壓VREF_LS的電壓準位(即，差值大於0)，第一回授電路230會依據差值提供對應的第一控制訊號CS1，以指示運算放大器210提高第一共模電壓VCM1的電壓準位。如果第一回授電路230判 斷出第二共模電壓VCM2的電壓準位等於位移參考電壓VREF_LS的電壓準位(即，差值等於0)，則第一回授電路230不變更第一控制訊號CS1。
除此之外，在第一回授電路230設計上，第一輸入以及第二輸入分別連接至P型金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的閘極來實現。這樣的設計適用於第一回授電路230在低電壓(約0.5伏特)的電壓的條件下進行比較，P通道MOSEFET可避免因為低電壓輸入而造成第一回授電路230中對應於第一輸入以及第二輸入的電晶體發生導通不完全的狀況。
在本實施例中，第二回授電路240是由切換式共模回授(SC-CMFB)電路來實現。第二回授電路240會接收下一級電路NSC所提供的外部參考電壓VREF_NSC並且受控於一組相位不重疊的時脈來產生第二控制訊號CS2。上述的時脈可例如是由非重疊時脈訊號產生器(Non-Overlap Clock Generator)來提供。舉例來說，下一級電路NSC在共模電壓準位為0.51伏特時可達到最大輸入共模範圍。下一級電路NSC會提供電壓準位為0.51伏特的外部參考電壓VREF_NSC。第二回授電路240會依據0.51伏特的外部參考電壓VREF_NSC產生對應的第二控制訊號CS2。藉以使源極隨耦器220依據第二控制訊號CS2將第二共模電壓VCM2的電壓準位調整為0.51伏特。同樣地，位移參考電壓VREF_LS的電壓準位也會被調整為0.51伏特。
綜上所述，本發明的共模電壓準位轉移及鎖定電路藉由源極隨耦器位移第一共模電壓的電壓準位，並且藉由第二回授電路依據下一級電路提供的參考電壓產生第二控制訊號。因此，第一共模電壓的電壓準位以及第二共模電壓的電壓準位不會因為製程、電壓以及溫度的變異而發生偏離。如此一來，共模電壓準位轉移及鎖定電路可輸出具有穩定的電壓準位的第二共模電壓，並且第二共模電壓能夠配合下一級電路的下一級共模準位，使得下一級電路可達到最大輸入共模範圍。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:共模電壓準位轉移及鎖定電路
110:運算放大器
120:源極隨耦器
130:第一回授電路
140:第二回授電路
CS1:第一控制訊號
CS2:第二控制訊號
NSC:下一級電路
VCM1:第一共模電壓
VCM2:第二共模電壓
VIN:輸入電壓
VREF_LS:位移參考電壓
VREF_NSC:外部參考電壓

Claims (9)

  1. 一種共模電壓準位轉移及鎖定電路，包括：一運算放大器，用以產生受回授影響的一第一共模電壓；一源極隨耦器，耦接於該運算放大器，用以位移該第一共模電壓的電壓準位以產生一第二共模電壓；一第一回授電路，耦接於該源極隨耦器，用以依據該第二共模電壓的電壓準位產生一第一控制訊號，其中該運算放大器依據該第一控制訊號調整該第一共模電壓的電壓準位；以及一第二回授電路，耦接於源極隨耦器，用以依據一下一級電路所提供的一外部參考電壓產生一第二控制訊號，其中該源極隨耦器依據第二控制訊號調整該第二共模電壓的電壓準位，以使該下一級電路達到最大輸入共模範圍。
  2. 如申請專利範圍第1項所述的共模電壓準位轉移及鎖定電路，其中該第一回授電路是由連續時間共模回授電路來實現，其中該第一回授電路依據該第二共模電壓的變化調整該第一控制訊號。
  3. 如申請專利範圍第2項所述的共模電壓準位轉移及鎖定電路，其中該源極隨耦器包括：一第一電晶體，該第一電晶體的第一端用以接收一電壓源，該第一電晶體的第二端作為該共模電壓輸出電路的輸出端，該第一電晶體的控制端耦接於該運算放大器以接收該第一共模電壓；一第二電晶體，該第二電晶體的第一端耦接於該第一電晶體 的第二端，該第二電晶體的第二端用以接收一參考低電壓，該第二電晶體的控制端耦接於該第二回授電路以接收該第二控制訊號一第三電晶體，該第三電晶體的第一端用以接收該電壓源，該第三電晶體的第二端用以提供一位移參考電壓，該第三電晶體的控制端用以接收一參考電壓；以及一第四電晶體，該第四電晶體的第一端耦接於該第三電晶體的第二端，該第四電晶體的第二端用以接收該參考低電壓，該第四電晶體的控制端耦接於該第二回授電路以接收該第二控制訊號。
  4. 如申請專利範圍第3項所述的共模電壓準位轉移及鎖定電路，其中該源極隨耦器還用以接收該參考電壓，並依據該第二控制訊號位移該參考電準位壓，藉以產生該位移參考電壓。
  5. 如申請專利範圍第3項所述的共模電壓準位轉移及鎖定電路，其中該源極隨耦器還用以：透過一帶隙電路獲得該參考電壓。
  6. 如申請專利範圍第1項所述的共模電壓準位轉移及鎖定電路，其中該第二回授電路是由切換式共模回授電路來實現。
  7. 如申請專利範圍第1項所述的共模電壓準位轉移及鎖定電路，其中該第一回授電路的第一輸入耦接於該第一電晶體的第二端以接收該第二共模電壓，其中該第一回授電路的第二輸入耦接於該第三電晶體的第二端以接收位移參考電壓。
  8. 如申請專利範圍第1項所述的共模電壓準位轉移及鎖定電路，其中該第一回授電路的第一輸入以及該第一回授電路的第二輸入分別連接至P型金屬氧化物半導體場效電晶體的閘極來實現。
  9. 如申請專利範圍第1項所述的共模電壓準位轉移及鎖定電路，其中該第二共模電壓的電壓準位小於該第一共模電壓的電壓準位。
TW108115302A 2019-05-02 2019-05-02 共模電壓準位轉移及鎖定電路 TWI696347B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108115302A TWI696347B (zh) 2019-05-02 2019-05-02 共模電壓準位轉移及鎖定電路
CN201910520219.7A CN111884603A (zh) 2019-05-02 2019-06-17 共模电压电平转移及锁定电路
US16/719,998 US10972079B2 (en) 2019-05-02 2019-12-19 Common mode voltage level shifting and locking circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108115302A TWI696347B (zh) 2019-05-02 2019-05-02 共模電壓準位轉移及鎖定電路

Publications (2)

Publication Number Publication Date
TWI696347B true TWI696347B (zh) 2020-06-11
TW202042507A TW202042507A (zh) 2020-11-16

Family

ID=72176307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115302A TWI696347B (zh) 2019-05-02 2019-05-02 共模電壓準位轉移及鎖定電路

Country Status (3)

Country Link
US (1) US10972079B2 (zh)
CN (1) CN111884603A (zh)
TW (1) TWI696347B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11776587B2 (en) * 2021-02-11 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power ramping sequence control for a memory device
TWI792903B (zh) * 2022-01-28 2023-02-11 瑞昱半導體股份有限公司 放大器及其共模電壓的控制方法
CN115145343B (zh) * 2022-07-28 2023-11-14 浙江地芯引力科技有限公司 变压稳压电路、方法、数据信号处理模块芯片及数据线

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049848B2 (en) * 2000-09-11 2006-05-23 Broadcom Corporation Linear buffer
US7466193B2 (en) * 2005-10-04 2008-12-16 Samsung Electronics Co., Ltd. Device and method of eliminating DC offset
TW200913481A (en) * 2007-09-10 2009-03-16 Himax Tech Ltd Receiver of high speed digital interface
US7821333B2 (en) * 2008-01-04 2010-10-26 Texas Instruments Incorporated High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection
TW201145813A (en) * 2010-06-09 2011-12-16 Univ Nat Cheng Kung Operational amplifier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570108B2 (en) * 2003-10-28 2009-08-04 Texas Instruments Incorporated Apparatus for regulating voltage
US7750737B2 (en) * 2007-09-05 2010-07-06 Texas Instruments Incorporated Common mode stabilization in a fully differential amplifier
JP6011273B2 (ja) * 2012-11-26 2016-10-19 住友電気工業株式会社 増幅器
US20150061767A1 (en) * 2013-08-28 2015-03-05 Texas Instruments Incorporated Telescopic Amplifier with Improved Common Mode Settling
JP2018174477A (ja) * 2017-03-31 2018-11-08 エイブリック株式会社 トランスコンダクタンス増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049848B2 (en) * 2000-09-11 2006-05-23 Broadcom Corporation Linear buffer
US7466193B2 (en) * 2005-10-04 2008-12-16 Samsung Electronics Co., Ltd. Device and method of eliminating DC offset
TW200913481A (en) * 2007-09-10 2009-03-16 Himax Tech Ltd Receiver of high speed digital interface
US7821333B2 (en) * 2008-01-04 2010-10-26 Texas Instruments Incorporated High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection
TW201145813A (en) * 2010-06-09 2011-12-16 Univ Nat Cheng Kung Operational amplifier

Also Published As

Publication number Publication date
US10972079B2 (en) 2021-04-06
TW202042507A (zh) 2020-11-16
US20200350897A1 (en) 2020-11-05
CN111884603A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
TWI696347B (zh) 共模電壓準位轉移及鎖定電路
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US8154352B2 (en) Oscillating circuit
US8248130B2 (en) Duty cycle correction circuit
CN102291103B (zh) 动态体偏置型c类反相器及其应用
CN111290467B (zh) 工艺补偿的增益提升电压调节器
JP5275462B2 (ja) サブスレッショルド集積回路におけるプロセスばらつき防止方法を実現するボディ電位変調回路及びプロセスばらつきを防止するｃ型インバータ
TWI575352B (zh) 具有寬共模電壓操作範圍的電壓調整器及其操作方法
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
US7514972B2 (en) Differential charge pump with open loop common mode
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
WO2017128647A1 (zh) 触发器及振荡系统
TWI530089B (zh) 誤差放大器
JP3217818U (ja) チップ回路用の超低圧二段リング型電圧制御発振器
US8760899B1 (en) Frequency multiplier
TWI699967B (zh) 增益調變電路
TWI790325B (zh) 自偏壓放大器
CN115021746A (zh) 环形振荡器补偿电路、cdr控制环路和接收器
US8330500B2 (en) Comparator
WO2020044664A1 (ja) デューティ比補正回路および信号生成回路
US10727796B2 (en) Low-voltage differential signaling (LVDS) receiver circuit and a method of operating the LVDS receiver circuit
CN105048801A (zh) 一种电压转换电路
US9590575B2 (en) Amplifier stage
TW201506574A (zh) 電壓轉換裝置及其電子系統
CN108768324B (zh) 应用于输出级为反相器结构的衬底调制共模反馈电路