JP2022512084A - 適応バイアスを有するトランスコンダクタ回路 - Google Patents

Abstract

適応バイアスを有するトランスコンダクタ回路（１０）は、第１の入力信号（ｉｎｐ）を加える第１の入力端子（Ｅ１０Ａ）と、第２の入力信号（ｉｎｎ）を加える第２の入力端子（Ｅ１０ｂ）を有する。制御回路（２００）は、第１の電流経路（１０１）の第１のノード（Ｎ１）の第１の電位および第２の電流経路（１０２）の第２のノード（Ｎ２）の第２の電位のうちの少なくとも一方に応じて、第１の電流経路（１０１）の第１の制御可能電流源（１１０）および第２の電流経路（１０２）の第２の制御可能電流源（１２０）を制御するように構成されている。第１のノード（Ｎ１）は、第１のトランジスタ（１５０）と第１の制御可能電流源（１１０）の間に位置し、第２のノード（Ｎ２）は、第２のトランジスタ（１６０）と第２の制御可能電流源（１２０）の間に位置する。【選択図】図１

Description

本開示は、トランスコンダクタ回路であって当該トランスコンダクタ回路の入力トランジスタの適応バイアスを有するものに関する。本開示は、さらに、トランスコンダクタ回路であって当該トランスコンダクタ回路の入力トランジスタの適応バイアスを有するものを有するセンサデバイスに関する。

センサデバイス、例えば、ＭＥＭＳマイクロホンは、ＭＥＭＳマイクロホンのトランスデューサに影響を与える音圧を検出するが、通常、アナログ出力信号を出し、これは、後段のアナログ／デジタル変換器（ＡＤＣ）によってデジタル信号に変換される。ＡＤＣは、センサデバイスの出力信号に依存する入力信号に応じて、デジタル値を次々と生成することができる。ＭＥＭＳマイクロホンに基づくセンサデバイスに関して、ＡＤＣは、通常、入力電圧を必要とする離散時間スイッチトキャパシタで構築される。その結果、ＭＥＭＳトランスデューサとＡＤＣの間に配置される前段の増幅器は、電圧バッファまたは電圧利得段でなければならない。

離散時間スイッチトキャパシタＡＤＣを連続時間ＡＤＣトポロジで置き換えることが望ましい場合、容量性（ＭＥＭＳ）マイクロホンセンサの電圧出力信号を、後段の連続時間ＡＤＣ段に入力信号として加えられる差動電流に変換することができるトランスコンダクタ回路を使用しなければならない。その後、ＡＤＣは、トランスコンダクタ回路の受信出力電流をデジタル信号に変換する。

センサデバイス（例えば、ＭＥＭＳセンサを有するセンサデバイス）と、連続時間フロントエンドを有する後段のアナログ／デジタル回路との間のインタフェースとして使用することができる、適応バイアスを有するトランスコンダクタ回路を提供する必要がある。さらなる要望は、センサであって当該センサのアナログ出力信号が連続時間トポロジを有するＡＤＣによってデジタル信号に変換されるものを有するセンサデバイスを提供することである。

センサデバイス（例えば、容量性マイクロホンセンサ）からの出力電圧信号を、連続時間トポロジを有する後段のＡＤＣに入力信号として使用することができる差動電流に変換するのに使用することができる、適応バイアスを有するトランスコンダクタ回路の一実施形態が、請求項１に記載されている。

適応バイアスを有する前記トランスコンダクタ回路の可能な一実施形態によれば、当該回路は、第１の入力信号を加える第１の入力端子と、第２の入力信号を加える第２の入力端子とを有する。前記トランスコンダクタ回路は、第１のトランジスタおよび第１の制御可能電流源を含んで前記第１のトランジスタの第１のバイアス電流を調整する第１の電流経路をさらに有する。前記第１のトランジスタは、前記第１の入力端子に結合されている制御ノードを有する。さらに、前記トランスコンダクタ回路は、第２のトランジスタおよび第２の制御可能電流源を含んで前記第２のトランジスタの第２のバイアス電流を調整する第２の電流経路を有する。前記第２のトランジスタは、前記第２の入力端子に結合されている制御ノードを有する。

前記トランスコンダクタ回路は、前記第１の電流経路の第１のノードの第１の電位および前記第２の電流経路の第２のノードの第２の電位のうちの少なくとも一方に応じて、前記第１の制御可能電流源および前記第２の制御可能電流源を制御するように構成されている制御回路をさらに有する。前記第１のノードは、前記第１のトランジスタと前記第１の制御可能電流源の間に位置する。前記第２のノードは、前記第２のトランジスタと前記第２の制御可能電流源の間に位置する。

前記トランスコンダクタ回路の提案トポロジは、有利には、第１の入力端子および第２の入力端子で受信された、センサデバイス（例えば、容量性マイクロホンセンサを有するセンサデバイス）からの電圧信号を、それに比例する出力電流に高効率で変換することを可能にする。特に、前記トランスコンダクタ回路は、消費電流が低く、小信号では低ノイズを示し、それと同時に、大信号では依然として適度な信号歪みを示す。

前記トランスコンダクタ回路の可能な一実施形態によれば、前記制御回路は、増幅器を有し、当該増幅器は、前記第１の制御可能電流源および前記第２の制御可能電流源を制御するための制御信号を生成する出力ノードを有する。前記トランスコンダクタ回路は、前記第１の電流経路と前記第２の電流経路との間に配置されている連結電流経路を有する。前記制御回路の前記増幅器の入力ノードは、前記連結電流経路の中間ノードに接続され得る。

前記トランスコンダクタ回路の構成は、有利には、制御回路が連結電流経路の中間ノードでセンシング信号（例えば、センシング電圧）を検出することを可能にする。内部信号は、第１のトランジスタおよび第２のトランジスタの差動トランジスタペアの中心ノードでタップされる。制御回路は、制御信号を生成して、センシング信号に応じて第１の電流経路内および第２の電流経路内の各バイアス電流を調節／調整するように構成されている。

前記トランスコンダクタ回路は、第１のトランジスタおよび第２のトランジスタの各動作点が、ゼロ入力信号、つまり、ゼロレベルを有する差動入力信号における、第１のトランジスタおよび第２のトランジスタの各アイドル点からシフトするにつれて、第１の入力端子および第２の入力端子において加えられる差動入力信号が大きくなるに従って連結電流経路の中間ノードにおけるセンシング信号／センシング電圧が増加するという観察結果を有利に活用する。したがって、連結電流経路の中間ノードにおけるセンシング信号／センシング電圧は、第１のトランジスタおよび第２のトランジスタの差動トランジスタペアがすでに「どれだけ非線形」になっているかを示す尺度であり、適応バイアスのための制御信号／電圧として使用される。

前記トランスコンダクタ回路の他の実施形態によれば、前記連結電流経路は、第１の抵抗素子および第２の抵抗素子を有し得る。前記第１の抵抗素子は、前記連結電流経路に、前記第１の電流経路の前記第１のノードと前記連結電流経路の前記中間ノードとの間に配置され得る。前記第２の抵抗素子は、前記連結電流経路に、前記第２の電流経路の前記第２のノードと前記連結電流経路の前記中間ノードとの間に配置され得る。

第１の抵抗素子および第２の抵抗素子は、第１の電位および第２の電位を連結電流経路の中間ノードにおける電位にシフトさせるようにする縮退抵抗（degeneration resistor）として働く。この実施形態によれば、制御回路は、連結電流経路の中間ノード、つまり、第１のトランジスタおよび第２のトランジスタの差動トランジスタペアの中心ノードで、センシング信号／電圧を検出する。第１の抵抗素子および第２の抵抗素子を有するトランスコンダクタ回路の本実施形態によれば、第１のトランジスタおよび第２のトランジスタの各動作点が、ゼロ差動入力信号における、第１のトランジスタおよび第２のトランジスタの各アイドル点からシフトするにつれて、連結電流経路の中間ノードにおけるセンシング信号／電圧も増加するため、トランスコンダクタ回路は、センシング信号／電圧を、差動トランジスタペアの非線形性の程度の尺度として有利に使用し得る。センシング信号／電圧は、制御回路によって、適応バイアスのための制御信号として使用することができる。

好ましくないことに、連結電流経路の中間ノードにおけるセンシング信号／電圧は、第１の入力端子および第２の入力端子における、つまり、第１のトランジスタおよび第２のトランジスタの各制御ノードにおけるコモンモード電圧の影響を直接受けるため、補助トランジスタペアを有する基準発生器をトランスコンダクタ回路に有利に導入して、適応バイアスをコモンモード電圧の変化に対してロバストにすることができる。補助トランジスタペアを実現するために、トランスコンダクタ回路の制御回路は、第３の電流経路および第４電流経路を有し得る。

前記第３の電流経路は、第３のトランジスタおよび第１の定電流源を含んで前記第３の電流経路内に前記第３のトランジスタのバイアス電流を生成し得る。前記第３のトランジスタは、前記第１の入力端子に結合されている制御ノードを有する。前記第４の電流経路は、第４のトランジスタおよび第２の定電流源を含んで前記第４の電流経路内に前記第４のトランジスタの別バイアス電流を生成する。前記第４のトランジスタは、前記第２の入力端子に結合されている制御ノードを有する。

前記制御回路の前記増幅器は、基準信号を加える第２の入力ノードを有し得る。制御回路の当該構成により、中間ノードにおけるセンシング信号を設定したレベルの基準信号と比較することができる。前記基準信号を加える前記制御回路の前記増幅器の前記第２の入力ノードは、前記第３の電流経路および前記第４の電流経路に結合されている。これは、前記増幅器の前記基準信号が、前記第３の電流経路の第３のノードにおける第３の電位に応じて、且つ、前記第４の電流経路の第４のノードにおける第４の電位に応じて、有利に変化することを意味する。前記第３のノードは、前記第３のトランジスタと前記第１の定電流源との間に位置し得る。前記第４のノードは、前記第４のトランジスタと前記第２の定電流源との間に位置し得る。

前記制御回路の提案トポロジは、有利には、トランスコンダクタ回路の第１の入力端子および第２の入力端子における入力コモンモード電圧と同期して変わる基準信号を生成することを可能にする。したがって、制御回路は、第１のトランジスタおよび第２のトランジスタの各動作点の変化によって生じるセンシング信号のレベルの増加を検出するのみである。その結果、第１のトランジスタおよび第２のトランジスタのバイアス電流の発生を制御する制御方式は、入力コモンモード電圧の変動に対して影響を受けない。

前記提案したトランスコンダクタ回路を使用するセンサデバイスの一実施形態が、請求項項１４に記載されている。

可能な一実施形態によれば、前記センサデバイスは、上記記載の、または請求項１～１３のいずれかで定義された、適応バイアスを有するトランスコンダクタ回路を有する。前記トランスコンダクタ回路は、出力電流信号を生成するように構成されている。前記センサデバイスは、トランスデューサを含んで前記トランスデューサに影響を与える環境信号を検出するセンサをさらに有する。前記トランスデューサは、前記環境信号に応じて電圧信号を生成するように構成されている。前記センサデバイスは、前記出力電流信号を受信する入力側を有するアナログ／デジタル変換器をさらに有する。前記アナログ／デジタル変換器は、前記出力電流信号に応じてデジタル出力信号を生成するように構成されている。

前記トランスコンダクタ回路は、前記センサに接続されて、前記トランスコンダクタ回路の前記第１の入力端子および前記第２の入力端子において前記センサから前記電圧信号を受信する。前記トランスコンダクタ回路は、さらに、アナログ／デジタル変換器に接続されて、前記アナログ／デジタル変換器の前記入力側に前記出力電流信号を供給する。

前記センサデバイスは、有利には、センサとアナログ／デジタル変換器の間のインタフェースとして前記トランスコンダクタ回路を使用することを可能にする。アナログ／デジタル変換器は、連続時間フロントエンドで設計され得る。前記トランスコンダクタ回路の前記設計は、前記トランスコンダクタ回路に１００Ｇｏｈｍよりも大きく且つ１ｐＦよりも小さい非常に高い入力インピーダンスを提供して、センサ信号を減衰させないようにすることを可能にする。前記トランスコンダクタ回路の前記設計は、有利には、正確なシステム利得のための相互コンダクタンスを設定して、良好な歪み（ＴＨＤ）性能のために高信号レベルまで線形特性を提供し、且つ、マイクロホンセンサの場合には、高いアコースティックオーバーロードポイント（ＡＯＰ）を提供することを可能にする。さらに、前記トランスコンダクタ回路は、高いシステム信号対ノイズ比（ＳＮＲ）に対して低ノイズであり、特に、入力信号が存在しないかまたはほとんど存在しない場合には、ほとんど電力を消費しない。

添付の図面が、さらなる理解を提供するために含まれるとともに、本明細書に組み込まれ、その一部を構成している。図面は、適応バイアスを有するトランスコンダクタ回路のいくつかの実施形態を示しており、説明と共に、トランスコンダクタ回路のさまざまな実施形態の原理および動作を説明する役割を果たしている。

トランスコンダクタ回路の差動入力信号レベルに応じた適応バイアスを有する当該トランスコンダクタ回路の第１の実施形態を示す図 トランスコンダクタ回路の差動入力信号レベルに応じた適応バイアスを有する当該トランスコンダクタ回路の第２の実施形態を示す図 トランスコンダクタ回路の差動入力信号レベルに応じた適応バイアスを有する当該トランスコンダクタ回路の第３の実施形態を示す図 適応バイアスを有するトランスコンダクタ回路の制御回路の第１の変更例を示す図 適応バイアスを有するトランスコンダクタ回路の制御回路の第２の変更例を示す図 適応バイアスを有するトランスコンダクタ回路の制御回路の第３の変更例を示す図 適応バイアスを有するトランスコンダクタ回路を含むセンサデバイスの一実施形態を示す図

図１は、バイアス電流が差動入力信号に応じて変化する、適応バイアスを有するトランスコンダクタ回路１０の第１の実施形態を示す。トランスコンダクタ回路は、入力信号ｉｎｐを加える入力端子Ｅ１０ａと、入力信号ｉｎｎを加える入力端子Ｅ１０ｂとを有する。

トランスコンダクタ回路１０は、トランジスタ１５０および制御可能電流源１１０を含んでトランジスタ１５０の第１のバイアス電流を調整する電流経路１０１をさらに有する。トランジスタ１５０は、入力端子Ｅ１０ａに結合されている制御ノードを有する。特に、トランジスタ１５０のゲート端子は、トランスコンダクタ回路の入力端子Ｅ１０ａに結合されて、入力信号ｉｎｐを受信する。

トランスコンダクタ回路１０は、トランジスタ１６０および制御可能電流源１２０を含んでトランジスタ１６０の第２のバイアス電流を調整する電流経路１０２をさらに有する。トランジスタ１６０は、入力端子Ｅ１０ｂに結合されている制御ノードを有する。特に、トランジスタ１６０のゲートノードは、入力端子Ｅ１０ｂに結合されて、入力信号ｉｎｎを受信する。

図１に示すトランスコンダクタ回路１０は、電流経路１０１のノードＮ１の第１の電位および電流経路１０２のノードＮ２の第２の電位のうちの少なくとも一方に応じて、制御可能電流源１１０、１２０を制御するように構成されている制御回路２００をさらに有する。電流経路１０１のノードＮ１は、トランジスタ１５０と制御可能電流源１１０の間に位置する。電流経路１０２のノードＮ２は、トランジスタ１６０と制御可能電流源１２０の間に位置する。

図１に示すように、トランスコンダクタ回路１０は、出力信号ｏｕｔｎを生成する出力端子Ｏ１０ａを有する。出力端子Ｏ１０ａは、トランジスタ１５０のドレイン端子に接続されている。トランスコンダクタ回路１０は、出力信号ｏｕｔｐを出力する出力端子Ｏ１０ｂをさらに有する。出力端子Ｏ１０ｂは、トランジスタ１６０のドレイン端子に接続されている。

図１に示すように、制御回路２００は、増幅器２５０を有し、この増幅器２５０は、制御可能電流源１１０および１２０を制御するための制御信号ＣＳを生成する出力ノードＯ２５０を有する。増幅器２５０は、相互コンダクタンス増幅器として構成され得る。増幅器２５０は、入力ノードＩ２５０ａを有し、この入力ノードＩ２５０ａは、増幅器２５０の入力ノードＩ２５０ａにおいて加えられるセンシング信号Ｖｘが、ノードＮ１の第１の電位およびノードＮ２の第２の電位のうちの少なくとも一方に応じて変化するように、電流経路１０１、１０２に結合されている。

図１のトランスコンダクタ回路１０は、電流経路１０１のノードＮ１と電流経路１０２のノードＮ２との間に配置されている連結電流経路１０３を有する。制御回路２００の増幅器２５０の入力ノードＩ２５０ａは、連結電流経路１０３の中間ノードＮ１０３に接続されている。制御回路２００は、増幅器２５０によって制御信号ＣＳを生成して、連結電流経路１０３の中間ノードＮ１０３で検出されたセンシング信号Ｖｘに応じて制御可能電流源１１０、１２０を制御するように構成されている。

図１のトランスコンダクタ回路１０の実施形態に対して示すように、連結電流経路１０３は、抵抗素子１７０および抵抗素子１８０を有し得る。抵抗素子１７０および１８０は、両方とも、同じ抵抗値を有する抵抗器として構成され得る。図１のトランスコンダクタ回路１０の実施形態に従って示すように、抵抗素子１７０は、電流経路１０１のノードＮ１と連結電流経路１０３の中間ノードＮ１０３との間に接続されている。抵抗素子１８０は、電流経路１０２のノードＮ２と連結電流経路１０３の中間ノードＮ１０３との間に接続されている。

図１を参照すると、増幅器２５０は、基準信号Ｖｒｅｆｘを加える入力ノードＩ２５０ｂをさらに有する。特に、増幅器２５０は、センシング信号Ｖｘおよび基準信号Ｖｒｅｆｘに応じて制御信号ＣＳを生成するように構成されている。

図１に示すトランスコンダクタ回路１０の実施形態によれば、電流経路１０１は、制御可能電流源１３０を含み得る。電流経路１０２は、制御可能電流源１４０を含み得る。出力端子Ｏ１０ａは、トランジスタ１５０と制御可能電流源１３０の間に配置されている。出力端子Ｏ１０ｂは、トランジスタ１６０と制御可能電流源１４０の間に配置されている。

制御回路２００は、電流経路１０１のノードＮ１の第１の電位に応じて、且つ、電流経路１０２のノードＮ２の第２の電位に応じて、制御可能電流源１３０および１４０を制御するように構成されている。図１に示すトランスコンダクタ回路１０の実施形態によれば、制御回路２００は、増幅器２５０によって制御信号ＣＳを生成して、連結電流経路１０３の中間ノードＮ１０３で検出されたセンシング信号Ｖｘに応じて制御可能電流源１１０、１２０および制御可能電流源１３０、１４０を制御するように構成されている。

以下では、図１に示すトランスコンダクタ回路１０がどのように動作するかについて説明する。原理をよりよく理解するために、トランスコンダクタ回路１０は、制御可能電流源１１０、１２０および任意選択的に制御可能電流源１３０、１４０を制御する制御回路２００を有していないと仮定する。差動入力電圧は、第１の入力信号ｉｎｐを入力端子Ｅ１０Ａに加え、且つ、第２の入力信号ｉｎｎを入力端子Ｅ１０ｂに加えることによって、トランスコンダクタ回路１０に印加される。さらに、出力端子Ｏ１０ａ、Ｏ１０ｂは、両方とも、出力端子Ｏ１０ａ、Ｏ１０ｂに結合された負荷回路（図１には示していない）によって一定の電圧に保たれている。

入力端子Ｅ１０ａおよびＥ１０ｂに加えられる差動入力信号が小さい場合、トランジスタ１５０および１６０は、それぞれ、自己のソース電流を少しだけ変化させ、自己の動作点をほぼ一定にしておく。その結果、差動入力電圧は、減衰され、適度に直線的にノードＮ１およびノードＮ２に転送される。図１に示すトランスコンダクタ回路１０の実施形態に関して、連結電流経路１０３に流れる電流は、差動入力電圧に比例する。この電流は、トランジスタ１５０および１６０のドレインノード、つまり、出力端子Ｏ１０ａおよびＯ１０ｂに出力される。

例えば、入力信号ｉｎｐのレベル／電位を増加させ、且つ、入力信号ｉｎｎのレベル／電位を低下させることによって、差動入力電圧が増加する場合、トランジスタ１５０および１６０の各動作点が変化する、なぜなら、トランジスタ１５０および１６０の導電経路を流れる電流も変化するからである。その結果、両方のトランジスタ１５０および１６０の各相互コンダクタンスは、さまざまな形で変化するため、出力端子における発生出力電流は、もはや差動入力電圧に直線的には依存しない。

図１を参照すると、トランスコンダクタ回路１０には、差動入力信号レベルに応じてトランジスタ１５０および１６０のバイアス電流を調整する制御回路２００が設けられている。特に、制御回路２００は、入力端子Ｅ１０ａおよびＥ１０ｂに印加される差動入力信号電圧に応じてトランジスタ１５０および１６０を流れるバイアス電流を増加させる特別な適応バイアス回路として構成されている。

トランスコンダクタ回路１０の提案トポロジは、トランジスタ１５０および１６０の非線形動作から生じる、入力端子Ｅ１０ａおよびＥ１０ｂにおける差動入力電圧が、（いずれかの極性で）増加するにつれて、抵抗素子１７０と１８０の間のセンシング信号Ｖｘが徐々に増加するという観察結果を活用する。トランジスタ１５０および１６０がゼロ差動入力信号レベルである自己のアイドル動作点から引き離されるほど、センシング信号Ｖｘのレベルは高くなる。

最終的に、例えば、差動入力電圧が非常に大きく且つ正である場合、例えば、入力端子Ｅ１０ａにおける入力信号ｉｎｐのレベルが高く、且つ、入力端子Ｅ１０ｂにおける入力信号ｉｎｎのレベルが低い場合、トランジスタ１６０は、完全にオフされ、センシング信号Ｖｘは、トランジスタ１５０がソースフォロアとして働き、入力信号ｉｎｐのレベルに直接追従することになる。

したがって、センシング信号Ｖｘのレベルは、トランジスタ１５０および１６０の動作点に対する良い指標であり、トランジスタ１５０および１６０のうちの一方がどのようにバイアス電流を失っているかを反映している。したがって、センシング信号Ｖｘを使用して回路に追加バイアス電流を徐々に導いて、過度に非線形な伝達特性、またはトランジスタ１５０もしくは１６０のターンオフさえ、防止することができる。

この挙動は、増幅器２５０として具現化されるレギュレータ回路２５０を有する制御回路２００によって達成される。特に、制御回路２００は、センシング信号Ｖｘのレベルが基準信号Ｖｒｅｆｘのレベルと比較して増加するにつれて、制御可能電流源１１０、１２０、１３０、および１４０によって生成される４つの電流Ｉ１、Ｉ２、Ｉ３、およびＩ４のすべてを同時に増加させることができる。

このようにして、差動入力信号が大きい場合におけるトランジスタ１５０および１６０の動作点の変化から生じる、差動入力信号と出力電流の間の望ましくない非線形特性を平坦化することができる。一方でそれと同時に、差動入力信号が小さい場合におけるバイアス電流（および、したがって、電力消費）は小さいままである。

なお、本回路は、制御可能電流源１１０、１２０、１３０、および１４０によってそれぞれ生成される電流部分Ｉ１、Ｉ２、Ｉ３、およびＩ４を調整するために、安定性問題に対する高利得調整ループを必要としないことに留意されたい。さらに、本回路のノイズ要因はすべて、当該トランスコンダクタ回路に何らかの形で存在しなければならない固有の回路素子、例えば、トランジスタ１５０、１６０、抵抗素子１７０、１８０、および制御可能電流源１１０、…、１４０に限定されている。

図２は、適応バイアスを有するトランスコンダクタ回路１０の第２の実施形態を示し、ここでは、基準信号Ｖｒｅｆｘを生成する制御回路２００の構成が詳細に示されている。図２に示す実施形態によれば、制御回路２００は、調整回路２５０を有し、この調整回路２５０は、制御可能電流源１１０、…、１４０を制御するための制御信号ＣＳを生成する増幅器２５０として構成されている。

制御回路２００は、電流経路２６０を有し、この電流経路２６０は、電流経路２６０に一定電流Ｉ５を生成する定電流源２６１と、レベルシフトトランジスタ２６２とを有する。基準信号Ｖｒｅｆｃｍが、レベルシフトトランジスタ２６２の制御ノードに加えられ、さらに、抵抗２７１を介して入力端子Ｅ１０Ａに、抵抗２７２を介して入力端子Ｅ１０ｂに加えられる。

レベルシフトトランジスタ２６２は、トランジスタ１５０および１６０と一致するが、２つの高インピーダンス入力ノードＥ１０ａおよびＥ１０ｂの直流電圧バイアスの基準ともなるコモンモード基準電圧Ｖｒｅｆｃｍをシフトダウンするのに使用される。理論的には、このような回路トポロジは、入力コモンモード電圧が一定である特定の用途に対して実現可能であろうものの、ＭＥＭＳマイクロホンの用途では、入力端子Ｅ１０ａおよびＥ１０ｂにおける入力コモンモード電圧が、例えば、シングルエンド（single-ended）トポロジが使用される場合には入力信号ｉｎｐおよびｉｎｎによって直接的に、または、高電圧ＭＥＭＳセンサバイアスノード上の過渡の結果として、変化し、このような変化が直接的に中間ノードＮ１０３に転送されることが考慮されなければならない。結果として、センシング信号Ｖｘは、コモンモード電圧によって影響を受け、それによって、適応バイアスの動作を阻害する可能性がある。

図３は、適応バイアスを有するトランスコンダクタ回路１０の第３の実施形態を示し、ここでは、制御回路２００が、基準信号Ｖｒｅｆｘを生成するために、図２と比較して、別の（改良された）トポロジを含んでいる。

図３のトランスコンダクタ回路１０の制御回路２００は、電流経路２０１および電流経路２０２を有する。電流経路２０１は、トランジスタ２３０および定電流源２１０を含み、電流経路２０１にトランジスタ２３０のバイアス電流を生成する。トランジスタ２３０は、入力端子Ｅ１０ａに結合されている制御ノードを有する。電流経路２０２は、トランジスタ２４０および定電流源２２０を含み、電流経路２０２にトランジスタ２４０の別のバイアス電流を生成する。トランジスタ２４０は、入力端子Ｅ１０ｂに結合されている制御ノードを有する。

増幅器２５０の入力ノードＩ２５０ｂは、基準信号Ｖｒｅｆｘが、電流経路２０１のノードＮ３の電位に応じて且つ電流経路２０２のノードＮ４の電位に応じて変化するように、電流経路２０１および電流経路２０２に結合されている。ノードＮ３は、トランジスタ２３０と定電流源２１０の間の電流経路２０１に位置する。ノードＮ４は、トランジスタ２４０と定電流源２２０の間の電流経路２０２に位置する。

図３に示すトランスコンダクタ回路１０の実施形態によれば、制御回路２００は、電流経路２０１のノードＮ３と電流経路２０２のノードＮ４との間に配置されている連結電流経路２０３を有する。増幅器２５０の入力ノードＩ２５０ｂは、連結電流経路２０３の中間ノードＮ２０３に接続されている。

図３に示すように、連結電流経路２０３は、両方とも抵抗器として具現化され得る抵抗素子２６０および抵抗素子２７０を有する。抵抗素子２６０は、電流経路２０１のノードＮ３と連結電流経路２０３の中間ノードＮ２０３との間に接続されている。抵抗素子２７０は、電流経路２０２のノードＮ４と連結電流経路２０３の中間ノードＮ２０３との間に接続されている。

図３のトランスコンダクタ回路１０の制御回路２００の構成は、トランジスタ２３０および２４０と共に、入力端子Ｅ１０ａおよびＥ１０ｂにおける入力コモンモード電圧と連動して変わる基準信号Ｖｒｅｆｘを生成することを可能にする補助トランジスタペアを使用する。したがって、増幅器段２５０は、トランジスタ１５０および１６０の各動作点の変化から生じるセンシング信号Ｖｘのレベルの増加を検出するのみであり、一方で、制御回路は、入力コモンモード電圧の変動に対して影響を受けない。これにより、図３に示す制御回路トポロジの適応バイアス方式が、このような変動に対してロバストになる。

図１～３に示すトランスコンダクタ回路の各実施形態に関して、トランジスタ１５０および１６０、ならびにトランジスタ２３０および２４０（図３）は、ｎ型のトランジスタ（例えば、ＮＭＯＳトランジスタ）として、または、ｐ型のトランジスタ（例えば、ＰＭＯＳトランジスタ）として、具現化され得ることに留意されたい。さらに、これらのトランジスタをＪＦＥＴトランジスタとして具現化することも可能である。ＮＭＯＳトランジスタの使用は、有利には、トランジスタに対して適切な相互コンダクタンスと低いエリア消費を提供することを可能にする。

図１～３に示すトランスコンダクタ回路の各実施形態は、制御可能電流源１１０、１２０、１３０、および１４０を有する。トランジスタ１５０および１６０のバイアス電流を調整するためには、電流経路１０１および１０２がそれぞれ１つの制御可能電流源のみを有すれば十分であることに留意されたい。トランジスタ１５０および１６０が、ｎ型であり、例えば、ＮＭＯＳトランジスタとして具現化されると仮定すると、電流源１３０および１４０の電流は一定に保ちながら、電流源１１０および１２０のみが制御可能電流源として構成される必要がある。トランジスタ１５０および１６０が、ｐ型のトランジスタとして実現され、例えば、ＰＭＯＳトランジスタとして具現化される場合、電流源１１０および１２０の電流は一定に保ちながら、電流源１３０および１４０のみが制御可能電流源として具現化される必要がある。結論として、電流経路１０１および１０２のそれぞれに１つの制御可能電流源のみを使用することによって、トランスコンダクタ回路１０のトポロジは、可変出力コモンモード電流を受け入れることによって単純化することができる。

他の可能な実施形態によれば、カスコードトランジスタを、トランジスタ１５０、１６０のドレインノードに設けることができ、これにより、トランスコンダクタ回路の出力インピーダンスを改善することができる。

図１～３に示すトランスコンダクタ回路１０の上記実施形態は、連結電流経路１０３の抵抗素子１７０、１８０と、連結電流経路２０３の抵抗素子２６０、２７０とを有する。図１～３のトランスコンダクタ回路１０の変更実施形態によれば、抵抗素子１７０および１８０を除去またはゼロに設定することができる。この場合、ノードＮ１およびＮ２は、直接接続される。任意選択で、抵抗素子２６０および２７０も、ノードＮ３およびＮ４が互いに直接接続されるように、除去またはゼロに設定され得る。トランスコンダクタ回路のこのような単純化されたトポロジは、回路のエリア消費を削減することを可能にする。

図１～３に示すトランスコンダクタ回路１０の可能な一実施形態によれば、制御回路２００の増幅器段２５０に意図的に入力電圧オフセットを追加することができる。この変更は、有利には、差動入力信号が一定の信号レベルに達するまで適応バイアス手順の制御が始まらないことを確実にすることを可能にする。

図４Ａおよび図４Ｂは、入力電圧オフセットを制御回路２００に追加する可能な実装例を示す。図４Ａに示すトランスコンダクタ回路１０の実施形態によれば、抵抗２８２を有する電流源２８１が、増幅器２５０の入力ノードＩ２５０ｂ（例えば、反転入力ノード）に結合されている。他の可能な実施形態によれば、入力電圧オフセットは、図４Ｂに示すように、抵抗素子１７０と１８０の間の中間ノードＮ１０３に加えられる電流源または電流シンク２８３を提供することによって、制御回路２００に追加され得る。図４Ｂは、抵抗素子２６０と２７０の間の中間ノードＮ２０３に加えられる電流源または電流シンク２８４を提供することによって、入力電圧オフセットを増幅器段２５０に追加する別の実施形態を破線で示す。

図４Ｃは、定電流源１９１、１９２、１９３、および１９４が、それぞれ、制御可能電流源１１０、１２０、１３０、および１４０にそれぞれ並列に接続されている、図１のトランスコンダクタ回路１０の一実施形態を示す。一定のまたは非調整可能な電流源１９１、…、１９４を制御可能または調整可能な電流源１１０、…、１４０に並列に追加することは、有利には、たとえ適応バイアスがアクティブになることがなくても、設定したバイアス電流を確立することを可能にする。定電流源１９１、…、１９４を制御可能電流源に並列に追加することは、図１のトランスコンダクタ回路１０の構成に対してのみ図４Ｃに示されているが、図２および図３に示すトランスコンダクタ回路１０の実施形態に対しても使用され得る。

トランスコンダクタ回路の可能な一実施形態によれば、電流源１１０および１２０の一部または全部を抵抗素子１７０と１８０の間の中間ノードＮ１０３に加えることができる。別の実施形態によれば、電流源１１０および１２０の一部または全部を、２つの抵抗素子１７０および１８０を４つの抵抗素子に分割することによって得られる追加のノードペアに接続することができる。同様に、電流源２１０および２２０の一部または全部を、抵抗素子２６０と２７０の間の中間ノードＮ２０３に接続することができる。別の実施形態によれば、定電流源２１０および２２０の一部または全部を、抵抗素子２６０および２７０を４つの抵抗素子に分割することによって得られる追加のノードペアに結合することができる。

図５は、適応バイアスを有するトランスコンダクタ回路１０がセンサ２０とアナログ／デジタル変換器３０の間のインタフェースとして使用され得る、センサデバイス１の一適用例を示す。センサデバイス１は、出力電流信号ｏｕｔｐ、ｏｕｔｎを生成するように構成されている、適応バイアスを有するトランスコンダクタ回路１０を有する。センサ２０は、例えば、ＭＥＭマイクロフォン、圧力センサ、抵抗センサ、誘導センサ、容量センサ、または地震センサのうちの１つとして具現化され得る。

センサ２０は、トランスデューサ２１を含み、トランスデューサ２１に影響を与える環境信号を検出する。トランスデューサ２１は、環境信号に応じて電圧信号ｉｎｎ、ｉｎｐを生成するように構成されている。アナログ／デジタル変換器３０は、出力電流信号ｏｕｔｐ、ｏｕｔｎを受信する入力側Ｉ３０を有する。アナログ／デジタル変換器３０は、出力電流信号ｏｕｔｐ、ｏｕｔｎに応じてデジタル出力信号を生成するように構成されている。可能な一実施形態によれば、アナログ／デジタル変換器３０は、連続するタイミングを有する変換器として構成され得る。

トランスコンダクタ回路１０は、センサ２０に接続され、入力端子Ｅ１０ａおよびＥ１０ｂにおいてセンサ２０からの電圧信号ｉｎｐ、ｉｎｎを受信する。トランスコンダクタ回路１０は、アナログ／デジタル変換器３０にさらに接続され、アナログ／デジタル変換器３０の入力側Ｉ３０に出力電流信号ｏｕｔｐ、ｏｕｔｎを供給する。トランスコンダクタ回路１０およびアナログ／デジタル変換器３０は、ＡＳＩＣ段として具現化され得る。

センサデバイス１に関して、トランスコンダクタ回路１０は、差動入力信号のレベルに従って入力トランジスタのバイアスを調整することを可能にするセンサ入力段として使用される。特に、トランスコンダクタ回路は、例えば、縮退抵抗１７０と１８０の間にタップされた検知信号Ｖｘと、補助トランジスタペアのソースノードにタップされた基準信号Ｖｒｅｆｘとを使用して、必要なバイアス電流を導出するように構成されている。

トランスコンダクタ回路１０は、有利には、本質的に存在する部品（例えば、入力トランジスタおよびこれのバイアス電流源ならびに縮退抵抗）以外の余分なノイズ要因を使用することなく実装され得る。もう１つの利点は、消費電力が、小さな差動入力信号を加える場合には低く、差動入力信号が大きくなる場合にのみ増加することである。これは、オーディオ用途に有益である、なぜなら、差動入力信号は、通常、ほとんどの時間小さいからである。トランスコンダクタ回路１０は、小さな差動入力信号で低ノイズを示すだけであり、差動入力信号が大きくなる場合にのみ増加する。大きな差動入力信号に対するノイズ増加は、通常、オーディオ用途では許容される、なぜなら、人間の聴覚が気付くことができる最大ＳＮＲ（信号対ノイズ比）は制限されているからである。さらに、回路の設計により、ＴＨＤ（全高調波歪み）と電力消費の間のトレードオフを設計中に効率的に調整することができる。大きな信号ダイナミックレンジで安定にするのに費用のかかる高利得調整ループを設ける必要はない。

１ センサデバイス
１０ トランスコンダクタ回路
２０ センサ
２１ トランスデューサ
３０ アナログ／デジタル変換器
１０１，１０２ 電流経路
１１０，…，１４０ 制御可能電流源
１５０，１６０ トランジスタ
１７０，１８０ 抵抗素子
２００ 制御回路
２０１，２０２ 電流経路
２１０，２２０ 定電流源
２３０，２４０ トランジスタ
２５０ 増幅器
２６０，２７０ 抵抗素子
Ｎ１，…，Ｎ４ ノード
Ｎ１０３，Ｎ２０３ 中間ノード
１０３，２０３ 連結電流経路
ｉｎｐ，ｉｎｎ 入力信号
ｏｕｔｎ，ｏｕｔｐ 出力信号

Claims (15)

1. 適応バイアスを有するトランスコンダクタ回路であって、
   第１の入力信号（ｉｎｐ）を加える第１の入力端子（Ｅ１０ａ）と、
   第２の入力信号（ｉｎｎ）を加える第２の入力端子（Ｅ１０ｂ）と、
   第１のトランジスタ（１５０）および第１の制御可能電流源（１１０）を含んで前記第１のトランジスタ（１５０）の第１のバイアス電流を調整する第１の電流経路（１０１）であって、前記第１のトランジスタ（１５０）が、前記第１の入力端子（Ｅ１０ａ）に結合されている制御ノードを有する、第１の電流経路（１０１）と、
   第２のトランジスタ（１６０）および第２の制御可能電流源（１２０）を含んで前記第２のトランジスタ（１６０）の第２のバイアス電流を調整する第２の電流経路（１０２）であって、前記第２のトランジスタ（１６０）が、前記第２の入力端子（Ｅ１０ｂ）に結合されている制御ノードを有する、第２の電流経路（１０２）と、
   前記第１の電流経路（１０１）の第１のノード（Ｎ１）の第１の電位および前記第２の電流経路（１０２）の第２のノード（Ｎ２）の第２の電位のうちの少なくとも一方に応じて、前記第１の制御可能電流源（１１０）および前記第２の制御可能電流源（１２０）を制御するように構成されている制御回路（２００）と、を有し、
   前記第１のノード（Ｎ１）は、前記第１のトランジスタ（１５０）と前記第１の制御可能電流源（１１０）の間に位置し、前記第２のノード（Ｎ２）は、前記第２のトランジスタ（１６０）と前記第２の制御可能電流源（１２０）の間に位置する、
   トランスコンダクタ回路。
2. 前記制御回路（２００）は、増幅器（２５０）を有し、前記増幅器（２５０）は、前記第１の制御可能電流源（１１０）および前記第２の制御可能電流源（１２０）を制御するための制御信号（ＣＳ）を生成する出力ノード（Ｏ２５０）を有する、
   請求項１に記載のトランスコンダクタ回路。
3. 前記増幅器（２５０）は、第１の入力ノード（Ｉ２５０ａ）を有し、
   前記第１の入力ノード（Ｉ２５０ａ）は、前記増幅器（２５０）の前記第１の入力ノード（Ｉ２５０ａ）におけるセンシング信号（Ｖｘ）が、前記第１のノード（Ｎ１）における前記第１の電位および前記第２のノード（Ｎ２）における前記第２の電位のうちの少なくとも一方に応じて変化するように、前記第１の制御可能電流源（１１０）および前記第２の制御可能電流源（１２０）に結合されている、
   請求項２に記載のトランスコンダクタ回路。
4. 前記増幅器（２５０）は、基準信号（Ｖｒｅｆｘ）を加える第２の入力ノード（Ｉ２５０ｂ）を有し、
   前記増幅器（２５０）は、前記センシング信号（Ｖｘ）および前記基準信号（Ｖｒｅｆｘ）に応じて前記制御信号（ＣＳ）を生成するように構成されている、
   請求項３に記載のトランスコンダクタ回路。
5. 前記第１の電流経路（１０１）の前記第１のノード（Ｎ１）と前記第２の電流経路（１０２）の前記第２のノード（Ｎ２）との間に配置されている第１の連結電流経路（１０３）を有し、
   前記増幅器（２５０）の前記第１の入力ノード（Ｉ２５０ａ）は、前記第１の連結電流経路（１０３）の第１の中間ノード（Ｎ１０３）に接続されている、
   請求項３または４に記載のトランスコンダクタ回路。
6. 前記第１の連結電流経路（１０３）は、第１の抵抗素子（１７０）および第２の抵抗素子（１８０）を有し、
   前記第１の抵抗素子（１７０）は、前記第１の電流経路（１０１）の前記第１のノード（Ｎ１）と前記第１の連結電流経路（１０３）の前記第１の中間ノード（Ｎ１０３）との間に接続され、
   前記第２の抵抗素子（１８０）は、前記第２の電流経路（１０２）の前記第２のノード（Ｎ２）と前記第１の連結電流経路（１０３）の前記第１の中間ノード（Ｎ１０３）との間に接続されている、
   請求項５に記載のトランスコンダクタ回路。
7. 前記第１の電流経路（１０１）は、第３の制御可能電流源（１３０）を含み、
   前記第２の電流経路（１０２）は、第４の制御可能電流源（１４０）を含み、
   前記制御回路（２００）は、前記第１の電流経路（１０１）の前記第１のノード（Ｎ１）における前記第１の電位および前記第２の電流経路（１０２）の前記第２のノード（Ｎ２）における前記第２の電位のうちの少なくとも一方に応じて、前記第３の制御可能電流源（１３０）および前記第４の制御可能電流源（１４０）を制御するように構成されている、
   請求項１～６のいずれかに記載のトランスコンダクタ回路。
8. 前記制御回路（２００）は、増幅器（２５０）によって制御信号（ＣＳ）を生成して、第１の連結電流経路（１０３）の第１の中間ノード（Ｎ１０３）で検出されたセンシング信号（Ｖｘ）に応じて前記第１および第２の制御可能電流源（１１０、１２０）ならびに前記第３および第４の制御可能電流源（１３０、１４０）を制御するように構成されている、
   請求項７に記載のトランスコンダクタ回路。
9. 前記制御回路（２００）は、第３の電流経路（２０１）および第４の電流経路（２０２）を有し、
   前記第３の電流経路（２０１）は、第３のトランジスタ（２３０）および第１の定電流源（２１０）を含んで前記第３の電流経路（２０１）内に前記第３のトランジスタ（２３０）のバイアス電流を生成し、前記第３のトランジスタ（２３０）は、前記第１の入力端子（Ｅ１０ａ）に結合されている制御ノードを有し、
   前記第４の電流経路（２０２）は、第４のトランジスタ（２４０）および第２の定電流源（２２０）を含んで前記第４の電流経路（２０２）内に前記第４のトランジスタ（２４０）の別バイアス電流を生成し、前記第４のトランジスタ（２４０）は、前記第２の入力端子（Ｅ１０ｂ）に結合されている制御ノードを有し、
   増幅器（２５０）の第２の入力ノード（Ｉ２５０ｂ）は、基準信号（Ｖｒｅｆｘ）が、前記第３の電流経路（２０１）の第３のノード（Ｎ３）における第３の電位および前記第４の電流経路（２０２）の第４のノード（Ｎ４）における第４の電位に応じて変化するように、前記第３の電流経路（２０１）および前記第４の電流経路（２０２）に結合され、
   前記第３のノード（Ｎ３）は、前記第３のトランジスタ（２３０）と前記第１の定電流源（２１０）との間に位置し、前記第４のノード（Ｎ４）は、前記第４のトランジスタ（２４０）と前記第２の定電流源（２２０）との間に位置する、
   請求項４～８のいずれかに記載のトランスコンダクタ回路。
10. 前記制御回路（２００）は、前記第３の電流経路（２０１）の前記第３のノード（Ｎ３）と前記第４の電流経路（２０２）の前記第４のノード（Ｎ４）との間に配置されている第２の連結電流経路（２０３）を有し、
    前記増幅器（２５０）の前記第２の入力ノード（Ｉ２５０ｂ）は、前記第２の連結電流経路（２０３）の第２の中間ノード（Ｎ２０３）に接続されている、
    請求項９に記載のトランスコンダクタ回路。
11. 前記第２の連結電流経路（２０３）は、第３の抵抗素子（２６０）および第４の抵抗素子（２７０）を有し、
    前記第３の抵抗素子（２６０）は、前記第３の電流経路（２０１）の前記第３のノード（Ｎ３）と前記第２の連結電流経路（２０３）の前記第２の中間ノード（Ｎ２０３）との間に接続され、
    前記第４の抵抗素子（２７０）は、前記第４の電流経路（２０２）の前記第４のノード（Ｎ４）と前記第２の連結電流経路（２０３）の前記第２の中間ノード（Ｎ２０３）との間に接続されている、
    請求項１０に記載のトランスコンダクタ回路。
12. 前記制御回路（２００）は、第１の連結電流経路（１０３）の第１の中間ノード（Ｎ１０３）に結合された電流シンク（２８３）を有し、または、
    前記制御回路（２００）は、前記第２の連結電流経路（２０３）の前記第２の中間ノード（Ｎ２０３）に結合された第３の定電流源（２８４）を有する、
    請求項１１に記載のトランスコンダクタ回路。
13. 前記第１の制御可能電流源（１１０）、前記第２の制御可能電流源（１２０）、第３の制御可能電流源（１３０）、および第４の制御可能電流源（１４０）には、それぞれ、第５の定電流源（１９１、１９２、１９３、１９４）が並列に接続されている、
    請求項７～１２のいずれかに記載のトランスコンダクタ回路。
14. 請求項１～１３のいずれかに記載の、適応バイアスを有するトランスコンダクタ回路（１０）であって、出力電流信号（ｏｕｔｐ、ｏｕｔｎ）を生成するように構成されている、トランスコンダクタ回路（１０）と、
    トランスデューサ（２１）を含んで前記トランスデューサ（２１）に影響を与える環境信号を検出するセンサ（２０）であって、前記トランスデューサ（２１）が、前記環境信号に応じて電圧信号（ｉｎｎ、ｉｎｐ）を生成するように構成されている、センサ（２０）と、
    前記出力電流信号（ｏｕｔｐ、ｏｕｔｎ）を受信する入力側（Ｉ３０）を有するアナログ／デジタル変換器（３０）であって、前記出力電流信号（ｏｕｔｎ、ｏｕｔｐ）に応じてデジタル出力信号を生成するように構成されている、アナログ／デジタル変換器（３０）と、を有し、
    前記トランスコンダクタ回路（１０）は、前記センサ（２０）に接続されて、前記トランスコンダクタ回路の前記第１の入力端子（Ｅ１０ａ）および前記第２の入力端子（Ｅ１０ｂ）において前記センサ（２０）から前記電圧信号（ｉｎｎ、ｉｎｐ）を受信し、さらに、アナログ／デジタル変換器（３０）に接続されて、前記アナログ／デジタル変換器（３０）の前記入力側（Ｉ３０）に前記出力電流信号（ｏｕｔｐ、ｏｕｔｎ）を供給する、
    センサデバイス。
15. 前記センサ（２０）は、ＭＥＭＳマイクロホン、圧力センサ、抵抗センサ、誘導センサ、容量センサ、および地震センサのうちの１つとして具現化される、
    請求項１４に記載のセンサデバイス。
    

Images