JP5007937B2 - 減衰器 - Google Patents

減衰器 Download PDF

Info

Publication number
JP5007937B2
JP5007937B2 JP2007114924A JP2007114924A JP5007937B2 JP 5007937 B2 JP5007937 B2 JP 5007937B2 JP 2007114924 A JP2007114924 A JP 2007114924A JP 2007114924 A JP2007114924 A JP 2007114924A JP 5007937 B2 JP5007937 B2 JP 5007937B2
Authority
JP
Japan
Prior art keywords
current
frequency component
voltage signal
resistor
adjusting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007114924A
Other languages
English (en)
Other versions
JP2008271449A (ja
Inventor
啓輔 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007114924A priority Critical patent/JP5007937B2/ja
Publication of JP2008271449A publication Critical patent/JP2008271449A/ja
Application granted granted Critical
Publication of JP5007937B2 publication Critical patent/JP5007937B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

本発明は、オシロスコープのプローブ等で用いられる減衰比の調整が可能な減衰器に関し、特に簡単な回路構成で減衰比の調整が可能な減衰器に関する。
従来のオシロスコープのプローブ等で用いられる減衰比の調整が可能な減衰器に関連する先行技術文献としては次のようなものがある。
特公平01−013065号公報 特公平01−037044号公報 特開平10−070438号公報 特開平11−258273号公報
図4は従来の減衰器の一例を示す構成回路図である。図4において、1は抵抗、2は容量、3はトリマ抵抗等の可変抵抗、4はトリマ容量等の可変容量、100は入力電圧信号、101は出力電圧信号である。
入力電圧信号100は抵抗1の一端及び容量2の一端にそれぞれ印加され、抵抗1の他端は出力電圧信号101を出力すると共に、容量2の他端、可変抵抗3の一端及び可変容量4の一端にそれぞれ接続される。また、可変抵抗3の他端及び可変容量4の他端は接地される。
ここで、図4に示す従来例の動作を説明する。入力電圧信号100の低周波成分は抵抗1と可変抵抗3とで構成される分圧回路で分圧され、入力電圧信号100の高周波成分は容量2と可変容量4とで構成される分圧回路によって分圧される。
例えば、抵抗1の抵抗値を”R1”、可変抵抗3の抵抗値を”R2”とすれば、入力電圧信号100の低周波成分の減衰比は”R2/(R1+R2)”となり、同様に、容量2の容量値を”C1”、可変容量4の容量値を”C2”とすれば、入力電圧信号100の高周波成分の減衰比は”C1/(C1+C2)”となる。
そして、入力電圧信号100の低周波成分の減衰比と、入力電圧信号100の高周波成分の減衰比が等しい場合には、平坦な周波数特性を有する減衰器となる。
例えば、抵抗比と容量比が等しい、言い換えれば、”R1/R2=C2/C1”となるように減衰器を設計することにより、平坦な周波数特性を有する減衰器を実現することができる。
但し、実際には回路素子のバラツキにより、抵抗比と容量比とを等しく合せ込むのは難しいので、可変抵抗3の抵抗値及び可変容量4の容量値を調整することにより、平坦な周波数特性を有する減衰器を実現する。
また、図5は”特許文献3”に記載された従来の減衰器の他の一例を示す構成回路図である。図5において、1及び2は図4と同一符号を付してあり、5は抵抗、6及び9は容量、7及び8は可変利得増幅回路、100aは入力電圧信号、101aは出力電圧信号、102及び103は利得制御信号である。
入力電圧信号100aは抵抗1の一端及び容量2の一端にそれぞれ印加され、抵抗1の他端は出力電圧信号101aを出力すると共に、容量2の他端、抵抗5の一端、容量6及び9の一端、可変利得増幅回路7及び8の入力端子にそれぞれ接続される。
また、可変利得増幅回路7の出力端子は抵抗5の他端に接続され、可変利得増幅回路8の出力端子は容量9の他端に接続され、容量6の他端は接地される。さらに、利得制御信号102及び103は可変利得増幅回路7及び8の制御入力端子に印加される。
ここで、図5に示す従来例の動作を説明する。利得制御信号102により可変利得増幅回路7の利得を制御することにより、抵抗5の等価的な抵抗値を調整する。
例えば、抵抗5の抵抗値を”R3”、可変利得増幅回路7の利得を”A1”とした場合、等価的な抵抗値”R”は、
R=R3/(1−A1) (1)
となる。
一方、利得制御信号103により可変利得増幅回路8の利得を制御することにより、容量6及び容量9の等価的な容量値を調整する。
例えば、容量6及び容量9の容量値をそれぞれ”C3”及び”C4”、可変利得増幅回路8の利得を”A2”とした場合、等価的な容量値”C”は、
C=C3+(1−A2)・C4 (2)
となる。
すなわち、利得制御信号102及び103により可変利得増幅回路7及び8の利得を制御することにより、等価的な抵抗値”R”及び等価的な容量値”C”が調整できるので、入力電圧信号100aの低周波成分の減衰比と、入力電圧信号100aの高周波成分の減衰比をそれぞれ調整して、平坦な周波数特性を有する減衰器を実現することができる。
しかし、図4に示す従来例では周波数特性(減衰比)の調整に際しては、可変抵抗3(トリマ抵抗)及び可変容量4(トリマ容量)に直接接触して抵抗値及び容量値を調整する必要性がある。
この場合、可変抵抗3及び可変容量4に接触することにより周波数特性、特に高周波の周波数特性に変化が生じるため、1回の調整作業で抵抗値及び容量値を合せ込むことが困難であると言った問題点があった。
また、最終的にシールドケースに収納されるような場合、最終的な実装段階で可変抵抗3(トリマ抵抗)及び可変容量4(トリマ容量)に接触することができないので、シールドケースから取り出して調整作業を行った後、改めてシールドケースに収納して周波数特性を確認する手順を繰り返す必要性があり、調整作業が非常に煩雑になってしまうと言った問題点があった。
さらに、図5に示す従来例では利得制御信号によって電気的に周波数特性(減衰比)を調整することは可能であるものの、可変利得増幅回路7及び8としては4象限の可変利得回路が必要となり、回路構成が複雑となると言った問題点があった。
従って本発明が解決しようとする課題は、簡単な回路構成で減衰比の調整が可能な減衰器を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
減衰比の調整が可能な減衰器において、
入力電圧信号を低周波成分電流に変換する抵抗と、前記入力電圧信号を高周波成分電流に変換する容量と、抵抗と容量が並列接続された負荷回路と、前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、前記減衰比調整手段に流れ込む前記低周波成分電流の電流値を調整する入力電流値調整手段とを備えたことにより、簡単な回路構成で減衰比の調整が可能になる。
請求項2記載の発明は、
減衰比の調整が可能な減衰器において、
入力電圧信号を低周波成分電流に変換する抵抗と、前記入力電圧信号を高周波成分電流に変換する容量と、抵抗と容量が並列接続された負荷回路と、前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、前記減衰比調整手段に流れ込む電流値を調整する入力電流値調整手段とを備えたことにより、簡単な回路構成で減衰比の調整が可能になる。
請求項3記載の発明は、
請求項1若しくは請求項2記載の減衰器において、
前記減衰比調整手段が、
第1及び第2の定電流源と、エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源に接続され前記低周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第1の差動回路と、エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源に接続され前記高周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第2の差動回路と、前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
請求項4記載の発明は、
請求項1若しくは請求項2記載の減衰器において、
前記減衰比調整手段が、
第1及び第2の定電流源と、エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源が接続され前記低周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第1の差動回路と、エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源が接続され前記高周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第2の差動回路と、前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
請求項5記載の発明は、
請求項1記載の減衰器において、
前記入力電流値調整手段が、
定電流源と、エミッタに入力電圧信号を低周波成分電流に変換する前記抵抗の一端及び前記定電流源が接続されると共にエミッタの電位が接地電位に等しくなるように設定されたトランジスタとから構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
請求項6記載の発明は、
請求項2記載の減衰器において、
前記入力電流値調整手段が、
入力電圧信号を低周波成分電流に変換する前記抵抗の一端に接続されると共に入力電圧信号が接地電圧の場合に前記減衰比調整手段に流れ込む電流値を0にする定電流源から構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
本発明によれば次のような効果がある。
請求項1,2,3,4,5及び請求項6の発明によれば、入力電圧信号を抵抗及び容量で低周波成分電流と高周波成分電流とに変換し、低周波成分電流及び高周波成分電流を互いに独立した割合で加算した電流を負荷回路に供給することにより、簡単な回路構成で減衰比の調整が可能になる。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係る減衰器の一実施例を示す構成ブロック図である。
図1において、10及び22は抵抗、11及び21は容量、13はPNPトランジスタ(以下、単にトランジスタと呼ぶ。)、15,16,18及び19はNPNトランジスタ(以下、単にトランジスタと呼ぶ。)、12,14,17及び20は定電流源、100bは入力電圧信号、101bは出力電圧信号、104及び105はバイアス電圧、106及び107は制御電圧信号である。
また、12及び13は低周波成分電流の入力電流値調整手段を、14,15,16,17,18,19及び20は減衰比調整手段をそれぞれ構成している。
入力電圧信号100bは抵抗10の一端及び容量11の一端にそれぞれ印加され、抵抗10の他端は定電流源12の一端及びトランジスタ13のエミッタにそれぞれ接続される。
また、容量11の他端はトランジスタ15及び16のエミッタ、定電流源17の一端にそれぞれ接続され、トランジスタ13のコレクタはトランジスタ18及び19のエミッタ、定電流源20の一端にそれぞれ接続される。
定電流源14の一端は出力電圧信号101bを出力すると共に、トランジスタ15及び18のコレクタ、容量21の一端、抵抗22の一端にそれぞれ接続される。
また、バイアス電圧104はトランジスタ13のベースに印加され、バイアス電圧105はトランジスタ15及び18のベースにそれぞれ印加される。制御電圧信号106及び107はトランジスタ16及び19のベースにそれぞれ印加される。
さらに、定電流源12及び14の他端、トランジスタ16及び19のコレクタは正電圧源にそれぞれ接続され、定電流源17及び20の他端は負電圧源にそれぞれ接続され、容量21の他端及び抵抗22の他端はそれぞれ接地される。
ここで、図1に示す実施例の動作を説明する。トランジスタ13のベースに印加されるバイアス電圧104はトランジスタ13のエミッタの電位が接地電位に等しくなるように設定される。
また、トランジスタ15のベースに固定の値のバイアス電圧105が印加され、トランジスタ16のベースには制御電圧信号106が供給されてトランジスタ16に流れる電流の値を制御することにより、トランジスタ15とトランジスタ16とに流れる電流の値を調整、言い換えれば、トランジスタ15に流れる電流の割合を調整することができる。
同様に、トランジスタ18のベースに固定の値のバイアス電圧105が印加され、トランジスタ19のベースには制御電圧信号107が供給されてトランジスタ19に流れる電流の値を制御することにより、トランジスタ18とトランジスタ19とに流れる電流の値を調整、言い換えれば、トランジスタ18に流れる電流の割合を調整することができる。
トランジスタ13,15及び16はベース接地回路として動作するため、エミッタ側からトランジスタを見たインピーダンスは非常に小さくなる。このため、入力電圧信号100bにほぼ等しい電圧が抵抗10及び容量11の両端に印加されて電流に変換される。
例えば、入力電圧信号100bの電圧値を”Vi”、抵抗10の抵抗値を”R4”、容量11の容量値を”C5”、抵抗10に流れる電流(以下、低周波成分電流と呼ぶ。)を”Ilf”、容量11に流れる電流(以下、高周波成分電流と呼ぶ。)を”Ihf”とした場合、
lf=Vi/R4 (3)
hf=Vi・jωC5 (4)
となる。
但し、定電流源12及びトランジスタ13で構成される入力電流値調整手段は、トランジスタ13のエミッタの電位が接地電位に等しくなるように設定されているので、入力電圧信号100bが接地電圧の場合に、減衰比調整手段に流れ込む低周波成分電流”Ilf”の電流値が”0”になるように動作する。
容量11に流れる高周波成分電流”Ihf”は定電流源17に流れ込むので、定電流源17の出力電流を”I17”とした場合、トランジスタ15及び16で構成される差動回路には、電流”I17−Ihf”が流れることになる。
このため、トランジスタ15に流れる電流の割合を”k1”とした場合、トランジスタ15には、電流”k1・(I17−Ihf)”が流れることになる。
一方、抵抗10に流れる低周波成分電流”Ilf”は、定電流源12が接続されたトランジスタ13を介して定電流源20に流れ込むので、定電流源12の出力電流を”I12”、定電流源20の出力電流を”I20”とした場合、トランジスタ18及び19で構成される差動回路には、電流”I20−(I12+Ilf)=I20−I12−Ilf”が流れることになる。
このため、トランジスタ18に流れる電流の割合を”k2”とした場合、トランジスタ18には、電流”k2・(I20−I12−Ilf)”が流れることになる。
定電流源14の出力電流を”k1・I17+k2・(I20−I12)”とした場合、負荷回路である容量21と抵抗22の並列回路には、電流”k2・Ilf+k1・Ihf”が流れることになる。
言い換えれば、低周波成分電流”Ilf”及び高周波成分電流”Ihf”が係数”k2”及び”k1”によって、互いに独立した割合で加算された電流が負荷回路である容量21と抵抗22の並列回路に流れることになる。
このため、容量21の容量値を”C6”,抵抗22の抵抗値を”R5”とした場合、出力電圧信号101bの電圧値を”Vo”は、
Vo=R5・(k2・Ilf+k1・Ihf
/(jωC6・R5+1) (5)
となる。
そして、減衰比”Vo/Vi”は、
Vo/Vi=R5・(k2・Ilf+k1・Ihf
/Vi・(jωC6・R5+1) (6)
となり、式(3)及び式(4)を式(6)に代入すると、
Vo/Vi=R5・(k2・Vi/R4+k1・Vi・jωC5)
/Vi・(jωC6・R5+1)
=R5・(k2/R4+k1・jωC5)
/(jωC6・R5+1)
=(k2/R4+k1・jωC5)
/(jωC6+1/R5) (7)
となる。
この時、”k2・R5/R4=k1・C5/C6=n”が成り立つように、制御電圧信号106及び107を制御してトランジスタ15に流れる電流の割合”k1”及びトランジスタ18に流れる電流の割合”k2”の値を調整すると、例えば、低周波成分の場合には式(7)の実数部が支配的になるので、
Vo/Vi=(k2/R4)/(1/R5)
=k2・R5/R4
=n (8)
となる。
一方、高周波成分の場合には式(7)の虚数部が支配的になるので、
Vo/Vi=(k1・jωC5)/(jωC6)
=k1・C5/C6
=n (9)
となり、入力電圧信号100bの周波数に係りなく一定の減衰比”n”として動作することになる。
この結果、入力電圧信号を抵抗及び容量で低周波成分電流と高周波成分電流とに変換し、低周波成分電流及び高周波成分電流を互いに独立した割合で加算した電流を負荷回路に供給することにより、簡単な回路構成で減衰比の調整が可能になる。
なお、図1に示す実施例では、定電流源12及びトランジスタ13で構成される入力電流値調整手段を用いて、入力電圧信号が接地電圧の場合に、減衰比調整手段に流れ込む低周波成分電流”Ilf”の電流値が”0”になるようにしていたが、入力電圧信号が接地電圧の場合に、減衰比調整手段に流れ込む電流値が”0”になるようにしても構わない。
図2はこのような本発明に係る減衰器の他の実施例を示す構成ブロック図である。図2において、10,11,14,15,16,17,18,19,20,21,22,105,106及び107は図1と同一符号を付してあり、23は定電流源、100cは入力電圧信号、101cは出力電圧信号である。
また、23は低周波成分電流の入力電流値調整手段を、14,15,16,17,18,19及び20は減衰比調整手段をそれぞれ構成している。
入力電圧信号100cは抵抗10の一端、容量11の一端及び定電流源23の一端にそれぞれ印加され、抵抗10の他端はトランジスタ18及び19のエミッタ、定電流源20の一端にそれぞれ接続される。
また、容量11の他端はトランジスタ15及び16のエミッタ、定電流源17の一端にそれぞれ接続される。
定電流源14の一端は出力電圧信号101cを出力すると共に、トランジスタ15及び18のコレクタ、容量21の一端、抵抗22の一端にそれぞれ接続される。
また、バイアス電圧105はトランジスタ15及び18のベースにそれぞれ印加され、制御電圧信号106及び107はトランジスタ16及び19のベースにそれぞれ印加される。
さらに、定電流源14及び23の他端、トランジスタ16及び19のコレクタは正電圧源にそれぞれ接続され、定電流源17及び20の他端は負電圧源にそれぞれ接続され、容量21の他端及び抵抗22の他端はそれぞれ接地される。
ここで、図2に示す実施例の動作を説明する。但し、基本動作は図1に示す実施例とほぼ同じであり、図1に示す実施例と同様の動作に関しては説明を適宜省略する。
定電流源3の出力電流値は、入力電圧信号100cが接地電圧の場合に、減衰比調整手段に流れ込む電流値が”0”になるよう調整される。このため、図1に示す実施例と等価な入力電流特性を有する回路を実現でき、その他の動作に関しては図1に示す実施例と同じである。
また、図1に示す実施例では減衰比の調整を制御電圧信号106及び107によって行なっているが、制御電圧信号ではなく、制御電流信号で行なっても勿論構わない。
図3はこのような本発明に係る減衰器の他の実施例を示す構成ブロック図である。図3において、10,11,12,13,14,15,16,17,18,19,20,21,22,104及び105は図1と同一符号を付してあり、24及び25は電流電圧変換を行う抵抗、100dは入力電圧信号、101dは出力電圧信号、108及び109は制御電流信号である。
また、12及び13は低周波成分電流の入力電流値調整手段を、14,15,16,17,18,19及び20は減衰比調整手段をそれぞれ構成している。
入力電圧信号100dは抵抗10の一端及び容量11の一端にそれぞれ印加され、抵抗10の他端は定電流源12の一端及びトランジスタ13のエミッタにそれぞれ接続される。
また、容量11の他端はトランジスタ15及び16のエミッタ、定電流源17の一端にそれぞれ接続され、トランジスタ13のコレクタはトランジスタ18及び19のエミッタ、定電流源20の一端にそれぞれ接続される。
定電流源14の一端は出力電圧信号101dを出力すると共に、トランジスタ15及び18のコレクタ、容量21の一端、抵抗22の一端にそれぞれ接続される。
また、バイアス電圧104はトランジスタ13のベースに印加され、バイアス電圧105はトランジスタ15及び18のベース、抵抗24及び25の一端にそれぞれ印加される。
制御電流信号108はトランジスタ16のベース及び抵抗24の他端にそれぞれ印加され、制御電流信号109はトランジスタ19のベース及び抵抗25の他端にそれぞれ印加される。
さらに、定電流源12及び14の他端、トランジスタ16及び19のコレクタは正電圧源にそれぞれ接続され、定電流源17及び20の他端は負電圧源にそれぞれ接続され、容量21の他端及び抵抗22の他端はそれぞれ接地される。
ここで、図3に示す実施例の動作を説明する。但し、基本動作は図1に示す実施例とほぼ同じであり、図1に示す実施例と同様の動作に関しては説明を適宜省略する。
減衰比調整手段に印加された制御電流信号108及び109は抵抗24及び抵抗25によって電流電圧変換がなされ、トランジスタ16及び19のベースに変換された電圧を供給することにより、図1に示す実施例と同様に減衰比の調整を行なう。
また、図1等に示す実施例ではトランジスタ13をPNPトランジスタ、トランジスタ15,16,18及び19をNPNトランジスタとしているが、勿論、トランジスタ13をNPNトランジスタ、トランジスタ15,16,18及び19をPNPトランジスタとしても構わない。
さらに、トランジスタ13,15,16,18及び19はバイポーラトランジスタではなく、MOS(Metal Oxide Semiconductor)トランジスタであっても構わない。
本発明に係る減衰器の一実施例を示す構成ブロック図である。 本発明に係る減衰器の他の実施例を示す構成ブロック図である。 本発明に係る減衰器の他の実施例を示す構成ブロック図である。 従来の減衰器の一例を示す構成回路図である。 従来の減衰器の他の一例を示す構成回路図である。
符号の説明
1,5,10,22,24,25 抵抗
2,6,9,11,21 容量
3 可変抵抗
4 可変容量
7,8 可変利得増幅回路
13,15,16,18,19 トランジスタ
12,14,17,20,23 定電流源
100,100a,100b,100c,100d 入力電圧信号
101,101a,101b,101c,101d 出力電圧信号
102,103 利得制御信号
104,105 バイアス電圧
106,107 制御電圧信号
108,109 制御電流信号

Claims (6)

  1. 減衰比の調整が可能な減衰器において、
    入力電圧信号を低周波成分電流に変換する抵抗と、
    前記入力電圧信号を高周波成分電流に変換する容量と、
    抵抗と容量が並列接続された負荷回路と、
    前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、
    前記減衰比調整手段に流れ込む前記低周波成分電流の電流値を調整する入力電流値調整手段と
    を備えたことを特徴とする減衰器。
  2. 減衰比の調整が可能な減衰器において、
    入力電圧信号を低周波成分電流に変換する抵抗と、
    前記入力電圧信号を高周波成分電流に変換する容量と、
    抵抗と容量が並列接続された負荷回路と、
    前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、
    前記減衰比調整手段に流れ込む電流値を調整する入力電流値調整手段と
    を備えたことを特徴とする減衰器。
  3. 前記減衰比調整手段が、
    第1及び第2の定電流源と、
    エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源に接続され前記低周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第1の差動回路と、
    エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源に接続され前記高周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第2の差動回路と、
    前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことを特徴とする
    請求項1若しくは請求項2記載の減衰器。
  4. 前記減衰比調整手段が、
    第1及び第2の定電流源と、
    エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源が接続され前記低周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第1の差動回路と、
    エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源が接続され前記高周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第2の差動回路と、
    前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことを特徴とする
    請求項1若しくは請求項2記載の減衰器。
  5. 前記入力電流値調整手段が、
    定電流源と、
    エミッタに入力電圧信号を低周波成分電流に変換する前記抵抗の一端及び前記定電流源が接続されると共にエミッタの電位が接地電位に等しくなるように設定されたトランジスタとから構成されたことを特徴とする
    請求項1記載の減衰器。
  6. 前記入力電流値調整手段が、
    入力電圧信号を低周波成分電流に変換する前記抵抗の一端に接続されると共に入力電圧信号が接地電圧の場合に前記減衰比調整手段に流れ込む電流値を0にする定電流源から構成されたことを特徴とする
    請求項2記載の減衰器。
JP2007114924A 2007-04-25 2007-04-25 減衰器 Expired - Fee Related JP5007937B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007114924A JP5007937B2 (ja) 2007-04-25 2007-04-25 減衰器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007114924A JP5007937B2 (ja) 2007-04-25 2007-04-25 減衰器

Publications (2)

Publication Number Publication Date
JP2008271449A JP2008271449A (ja) 2008-11-06
JP5007937B2 true JP5007937B2 (ja) 2012-08-22

Family

ID=40050330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007114924A Expired - Fee Related JP5007937B2 (ja) 2007-04-25 2007-04-25 減衰器

Country Status (1)

Country Link
JP (1) JP5007937B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010100686A (ja) 2008-10-21 2010-05-06 Nitto Denko Corp 自発巻回性粘着シート
CN103066946A (zh) * 2012-12-29 2013-04-24 南京理工大学 组合并联分压式控制数字/模拟可变衰减器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207609A (ja) * 1989-02-08 1990-08-17 Iwatsu Electric Co Ltd 広帯域減衰器
JPH06331657A (ja) * 1993-05-19 1994-12-02 Yokogawa Electric Corp プローブ
JPH07280838A (ja) * 1994-04-04 1995-10-27 Sony Tektronix Corp プローブ装置
US5796308A (en) * 1996-06-28 1998-08-18 Tektronix, Inc. Differential attenuator common mode rejection correction circuit
US7256575B2 (en) * 2004-06-01 2007-08-14 Tektronix, Inc. Wide bandwidth attenuator input circuit for a measurement probe

Also Published As

Publication number Publication date
JP2008271449A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
US8217720B2 (en) Variable-gain low noise amplifier
JP2013115562A (ja) トランスインピーダンスアンプ
US7471150B2 (en) Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier
US10326416B2 (en) Amplifier
US10734957B2 (en) High linearly WiGig baseband amplifier with channel select filter
JP2006238447A (ja) 可変増幅器およびその使用
CN101978600B (zh) 电容乘法器电路
US7528659B2 (en) Fully differential amplification device
CN107171650B (zh) 可变增益放大电路
KR100891221B1 (ko) 가변이득 증폭기 및 필터회로
JP5454366B2 (ja) パワーアンプモジュール及び携帯情報端末
JP5007937B2 (ja) 減衰器
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
KR100864898B1 (ko) Cmos 가변 이득 증폭기
US7138867B2 (en) Balanced variable gain amplifier capable of achieving performance by low source voltage
RU2310268C1 (ru) Каскодный дифференциальный усилитель с низковольтным питанием
KR20040050590A (ko) 가변 이득 증폭기
RU2319291C1 (ru) Каскодный дифференциальный усилитель
JP6673645B2 (ja) 差動増幅器
WO2015146247A1 (ja) 可変利得トランスインピーダンスアンプ
US20220052660A1 (en) Transconductor circuitry with adaptive biasing
US20220407483A1 (en) Multipath programmable gain instrumentation amplifier frontend
JP2008533794A (ja) 利得制御可能な入力増幅器を有するレシーバ
US6037838A (en) Amplifier with programmable gain and input linearity usable in high-frequency lines
TWI693788B (zh) 用於對放大器的線性度進行補償的前置補償器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees