JP5007937B2 - Attenuator - Google Patents

Attenuator Download PDF

Info

Publication number
JP5007937B2
JP5007937B2 JP2007114924A JP2007114924A JP5007937B2 JP 5007937 B2 JP5007937 B2 JP 5007937B2 JP 2007114924 A JP2007114924 A JP 2007114924A JP 2007114924 A JP2007114924 A JP 2007114924A JP 5007937 B2 JP5007937 B2 JP 5007937B2
Authority
JP
Japan
Prior art keywords
current
frequency component
voltage signal
resistor
adjusting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007114924A
Other languages
Japanese (ja)
Other versions
JP2008271449A (en
Inventor
啓輔 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007114924A priority Critical patent/JP5007937B2/en
Publication of JP2008271449A publication Critical patent/JP2008271449A/en
Application granted granted Critical
Publication of JP5007937B2 publication Critical patent/JP5007937B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

本発明は、オシロスコープのプローブ等で用いられる減衰比の調整が可能な減衰器に関し、特に簡単な回路構成で減衰比の調整が可能な減衰器に関する。   The present invention relates to an attenuator capable of adjusting an attenuation ratio used in an oscilloscope probe or the like, and more particularly to an attenuator capable of adjusting an attenuation ratio with a simple circuit configuration.

従来のオシロスコープのプローブ等で用いられる減衰比の調整が可能な減衰器に関連する先行技術文献としては次のようなものがある。   Prior art documents related to an attenuator capable of adjusting an attenuation ratio used in a conventional oscilloscope probe or the like include the following.

特公平01−013065号公報Japanese Patent Publication No. 01-013065 特公平01−037044号公報Japanese Patent Publication No. 01-037044 特開平10−070438号公報Japanese Patent Laid-Open No. 10-070438 特開平11−258273号公報Japanese Patent Laid-Open No. 11-258273

図4は従来の減衰器の一例を示す構成回路図である。図4において、1は抵抗、2は容量、3はトリマ抵抗等の可変抵抗、4はトリマ容量等の可変容量、100は入力電圧信号、101は出力電圧信号である。   FIG. 4 is a configuration circuit diagram showing an example of a conventional attenuator. In FIG. 4, 1 is a resistor, 2 is a capacitor, 3 is a variable resistor such as a trimmer resistor, 4 is a variable capacitor such as a trimmer capacitor, 100 is an input voltage signal, and 101 is an output voltage signal.

入力電圧信号100は抵抗1の一端及び容量2の一端にそれぞれ印加され、抵抗1の他端は出力電圧信号101を出力すると共に、容量2の他端、可変抵抗3の一端及び可変容量4の一端にそれぞれ接続される。また、可変抵抗3の他端及び可変容量4の他端は接地される。   The input voltage signal 100 is applied to one end of the resistor 1 and one end of the capacitor 2. The other end of the resistor 1 outputs an output voltage signal 101, and the other end of the capacitor 2, one end of the variable resistor 3, and the variable capacitor 4. Each is connected to one end. The other end of the variable resistor 3 and the other end of the variable capacitor 4 are grounded.

ここで、図4に示す従来例の動作を説明する。入力電圧信号100の低周波成分は抵抗1と可変抵抗3とで構成される分圧回路で分圧され、入力電圧信号100の高周波成分は容量2と可変容量4とで構成される分圧回路によって分圧される。   Here, the operation of the conventional example shown in FIG. 4 will be described. The low frequency component of the input voltage signal 100 is divided by a voltage dividing circuit composed of a resistor 1 and a variable resistor 3, and the high frequency component of the input voltage signal 100 is composed of a capacitor 2 and a variable capacitor 4. Is divided by.

例えば、抵抗1の抵抗値を”R1”、可変抵抗3の抵抗値を”R2”とすれば、入力電圧信号100の低周波成分の減衰比は”R2/(R1+R2)”となり、同様に、容量2の容量値を”C1”、可変容量4の容量値を”C2”とすれば、入力電圧信号100の高周波成分の減衰比は”C1/(C1+C2)”となる。   For example, if the resistance value of the resistor 1 is “R1” and the resistance value of the variable resistor 3 is “R2”, the low frequency component attenuation ratio of the input voltage signal 100 is “R2 / (R1 + R2)”. If the capacitance value of the capacitor 2 is “C1” and the capacitance value of the variable capacitor 4 is “C2”, the high-frequency component attenuation ratio of the input voltage signal 100 is “C1 / (C1 + C2)”.

そして、入力電圧信号100の低周波成分の減衰比と、入力電圧信号100の高周波成分の減衰比が等しい場合には、平坦な周波数特性を有する減衰器となる。   When the attenuation ratio of the low frequency component of the input voltage signal 100 is equal to the attenuation ratio of the high frequency component of the input voltage signal 100, the attenuator has a flat frequency characteristic.

例えば、抵抗比と容量比が等しい、言い換えれば、”R1/R2=C2/C1”となるように減衰器を設計することにより、平坦な周波数特性を有する減衰器を実現することができる。   For example, an attenuator having a flat frequency characteristic can be realized by designing the attenuator so that the resistance ratio and the capacitance ratio are equal, in other words, “R1 / R2 = C2 / C1”.

但し、実際には回路素子のバラツキにより、抵抗比と容量比とを等しく合せ込むのは難しいので、可変抵抗3の抵抗値及び可変容量4の容量値を調整することにより、平坦な周波数特性を有する減衰器を実現する。   However, in practice, it is difficult to equalize the resistance ratio and the capacitance ratio due to variations in circuit elements. Therefore, by adjusting the resistance value of the variable resistor 3 and the capacitance value of the variable capacitor 4, a flat frequency characteristic can be obtained. An attenuator is realized.

また、図5は”特許文献3”に記載された従来の減衰器の他の一例を示す構成回路図である。図5において、1及び2は図4と同一符号を付してあり、5は抵抗、6及び9は容量、7及び8は可変利得増幅回路、100aは入力電圧信号、101aは出力電圧信号、102及び103は利得制御信号である。   FIG. 5 is a configuration circuit diagram showing another example of the conventional attenuator described in “Patent Document 3”. 5, 1 and 2 are denoted by the same reference numerals as in FIG. 4, 5 is a resistor, 6 and 9 are capacitors, 7 and 8 are variable gain amplifier circuits, 100a is an input voltage signal, 101a is an output voltage signal, Reference numerals 102 and 103 denote gain control signals.

入力電圧信号100aは抵抗1の一端及び容量2の一端にそれぞれ印加され、抵抗1の他端は出力電圧信号101aを出力すると共に、容量2の他端、抵抗5の一端、容量6及び9の一端、可変利得増幅回路7及び8の入力端子にそれぞれ接続される。   The input voltage signal 100a is applied to one end of the resistor 1 and one end of the capacitor 2, and the other end of the resistor 1 outputs an output voltage signal 101a, and the other end of the capacitor 2, one end of the resistor 5, and the capacitors 6 and 9 are output. One end is connected to the input terminals of the variable gain amplifier circuits 7 and 8, respectively.

また、可変利得増幅回路7の出力端子は抵抗5の他端に接続され、可変利得増幅回路8の出力端子は容量9の他端に接続され、容量6の他端は接地される。さらに、利得制御信号102及び103は可変利得増幅回路7及び8の制御入力端子に印加される。   The output terminal of the variable gain amplifier circuit 7 is connected to the other end of the resistor 5, the output terminal of the variable gain amplifier circuit 8 is connected to the other end of the capacitor 9, and the other end of the capacitor 6 is grounded. Further, the gain control signals 102 and 103 are applied to the control input terminals of the variable gain amplifier circuits 7 and 8.

ここで、図5に示す従来例の動作を説明する。利得制御信号102により可変利得増幅回路7の利得を制御することにより、抵抗5の等価的な抵抗値を調整する。   Here, the operation of the conventional example shown in FIG. 5 will be described. By controlling the gain of the variable gain amplifier circuit 7 by the gain control signal 102, the equivalent resistance value of the resistor 5 is adjusted.

例えば、抵抗5の抵抗値を”R3”、可変利得増幅回路7の利得を”A1”とした場合、等価的な抵抗値”R”は、
R=R3/(1−A1) (1)
となる。
For example, when the resistance value of the resistor 5 is “R3” and the gain of the variable gain amplifier circuit 7 is “A1”, the equivalent resistance value “R” is
R = R3 / (1-A1) (1)
It becomes.

一方、利得制御信号103により可変利得増幅回路8の利得を制御することにより、容量6及び容量9の等価的な容量値を調整する。   On the other hand, by controlling the gain of the variable gain amplifier circuit 8 by the gain control signal 103, the equivalent capacitance values of the capacitors 6 and 9 are adjusted.

例えば、容量6及び容量9の容量値をそれぞれ”C3”及び”C4”、可変利得増幅回路8の利得を”A2”とした場合、等価的な容量値”C”は、
C=C3+(1−A2)・C4 (2)
となる。
For example, when the capacitance values of the capacitors 6 and 9 are “C3” and “C4” and the gain of the variable gain amplifier circuit 8 is “A2”, the equivalent capacitance value “C” is
C = C3 + (1-A2) .C4 (2)
It becomes.

すなわち、利得制御信号102及び103により可変利得増幅回路7及び8の利得を制御することにより、等価的な抵抗値”R”及び等価的な容量値”C”が調整できるので、入力電圧信号100aの低周波成分の減衰比と、入力電圧信号100aの高周波成分の減衰比をそれぞれ調整して、平坦な周波数特性を有する減衰器を実現することができる。   That is, by controlling the gains of the variable gain amplifier circuits 7 and 8 by the gain control signals 102 and 103, the equivalent resistance value “R” and the equivalent capacitance value “C” can be adjusted, so that the input voltage signal 100a By adjusting the attenuation ratio of the low-frequency component and the attenuation ratio of the high-frequency component of the input voltage signal 100a, an attenuator having a flat frequency characteristic can be realized.

しかし、図4に示す従来例では周波数特性(減衰比)の調整に際しては、可変抵抗3(トリマ抵抗)及び可変容量4(トリマ容量)に直接接触して抵抗値及び容量値を調整する必要性がある。   However, in the conventional example shown in FIG. 4, when adjusting the frequency characteristic (attenuation ratio), it is necessary to adjust the resistance value and the capacitance value by directly contacting the variable resistor 3 (trimmer resistor) and the variable capacitor 4 (trimmer capacitor). There is.

この場合、可変抵抗3及び可変容量4に接触することにより周波数特性、特に高周波の周波数特性に変化が生じるため、1回の調整作業で抵抗値及び容量値を合せ込むことが困難であると言った問題点があった。   In this case, since the frequency characteristics, particularly the frequency characteristics of the high frequency, change due to contact with the variable resistor 3 and the variable capacitor 4, it is difficult to adjust the resistance value and the capacitance value by one adjustment operation. There was a problem.

また、最終的にシールドケースに収納されるような場合、最終的な実装段階で可変抵抗3(トリマ抵抗)及び可変容量4(トリマ容量)に接触することができないので、シールドケースから取り出して調整作業を行った後、改めてシールドケースに収納して周波数特性を確認する手順を繰り返す必要性があり、調整作業が非常に煩雑になってしまうと言った問題点があった。   Also, when it is finally stored in the shield case, it cannot be contacted with the variable resistor 3 (trimmer resistor) and the variable capacitor 4 (trimmer capacitor) at the final mounting stage. After the work, there is a need to repeat the procedure of checking the frequency characteristics by storing it in the shield case again, and there is a problem that the adjustment work becomes very complicated.

さらに、図5に示す従来例では利得制御信号によって電気的に周波数特性(減衰比)を調整することは可能であるものの、可変利得増幅回路7及び8としては4象限の可変利得回路が必要となり、回路構成が複雑となると言った問題点があった。
従って本発明が解決しようとする課題は、簡単な回路構成で減衰比の調整が可能な減衰器を実現することにある。
Further, although the frequency characteristic (attenuation ratio) can be electrically adjusted by a gain control signal in the conventional example shown in FIG. 5, a variable gain circuit having four quadrants is required as the variable gain amplifying circuits 7 and 8. There was a problem that the circuit configuration was complicated.
Therefore, the problem to be solved by the present invention is to realize an attenuator capable of adjusting an attenuation ratio with a simple circuit configuration.

このような課題を達成するために、本発明のうち請求項1記載の発明は、
減衰比の調整が可能な減衰器において、
入力電圧信号を低周波成分電流に変換する抵抗と、前記入力電圧信号を高周波成分電流に変換する容量と、抵抗と容量が並列接続された負荷回路と、前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、前記減衰比調整手段に流れ込む前記低周波成分電流の電流値を調整する入力電流値調整手段とを備えたことにより、簡単な回路構成で減衰比の調整が可能になる。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In an attenuator with adjustable attenuation ratio,
A resistor that converts an input voltage signal into a low-frequency component current, a capacitor that converts the input voltage signal into a high-frequency component current, a load circuit in which a resistor and a capacitor are connected in parallel, the low-frequency component current, and the high-frequency component current Are provided with an attenuation ratio adjusting means for supplying the load circuit with a current obtained by adding the currents to the load circuit, and an input current value adjusting means for adjusting the current value of the low-frequency component current flowing into the attenuation ratio adjusting means. Thus, the attenuation ratio can be adjusted with a simple circuit configuration.

請求項2記載の発明は、
減衰比の調整が可能な減衰器において、
入力電圧信号を低周波成分電流に変換する抵抗と、前記入力電圧信号を高周波成分電流に変換する容量と、抵抗と容量が並列接続された負荷回路と、前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、前記減衰比調整手段に流れ込む電流値を調整する入力電流値調整手段とを備えたことにより、簡単な回路構成で減衰比の調整が可能になる。
The invention according to claim 2
In an attenuator with adjustable attenuation ratio,
A resistor that converts an input voltage signal into a low-frequency component current, a capacitor that converts the input voltage signal into a high-frequency component current, a load circuit in which a resistor and a capacitor are connected in parallel, the low-frequency component current, and the high-frequency component current Is provided with an attenuation ratio adjusting means for supplying a current obtained by adding the currents to the load circuit and an input current value adjusting means for adjusting a current value flowing into the attenuation ratio adjusting means. The damping ratio can be adjusted with.

請求項3記載の発明は、
請求項1若しくは請求項2記載の減衰器において、
前記減衰比調整手段が、
第1及び第2の定電流源と、エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源に接続され前記低周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第1の差動回路と、エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源に接続され前記高周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第2の差動回路と、前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
The invention described in claim 3
The attenuator according to claim 1 or 2,
The damping ratio adjusting means is
The low-frequency component current is supplied to the first and second constant current sources and the emitter, respectively, and connected to the first constant-current source, and the control voltage signal of the low-frequency component current is applied to the base of one transistor. The first differential circuit to be applied and the high frequency component current are respectively supplied to the emitter and connected to the second constant current source, and the control voltage signal of the high frequency component current is applied to the base of one transistor. And a third constant current source for supplying the added current to the load circuit, to which the collectors of the other transistors of the first and second differential circuits are respectively connected. As a result, the attenuation ratio can be adjusted with a simple circuit configuration.

請求項4記載の発明は、
請求項1若しくは請求項2記載の減衰器において、
前記減衰比調整手段が、
第1及び第2の定電流源と、エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源が接続され前記低周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第1の差動回路と、エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源が接続され前記高周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第2の差動回路と、前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
The invention according to claim 4
The attenuator according to claim 1 or 2,
The damping ratio adjusting means is
The low-frequency component current is supplied to the first and second constant current sources and the emitter, respectively, and the first constant-current source is connected, and the control current signal of the low-frequency component current is converted into a voltage. The high frequency component current is supplied to the first differential circuit applied to the base of the transistor and the emitter, and the second constant current source is connected to convert the control current signal of the high frequency component current into a voltage. A second differential circuit applied to the base of one transistor and a collector of the other transistor of the first and second differential circuits are connected to each other, and the added current is supplied to the load circuit. By configuring with the three constant current sources, the attenuation ratio can be adjusted with a simple circuit configuration.

請求項5記載の発明は、
請求項1記載の減衰器において、
前記入力電流値調整手段が、
定電流源と、エミッタに入力電圧信号を低周波成分電流に変換する前記抵抗の一端及び前記定電流源が接続されると共にエミッタの電位が接地電位に等しくなるように設定されたトランジスタとから構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
The invention according to claim 5
The attenuator of claim 1, wherein
The input current value adjusting means is
Consists of a constant current source, and a transistor connected to one end of the resistor for converting the input voltage signal into a low frequency component current and the constant current source to the emitter, and the emitter potential set equal to the ground potential. As a result, the attenuation ratio can be adjusted with a simple circuit configuration.

請求項6記載の発明は、
請求項2記載の減衰器において、
前記入力電流値調整手段が、
入力電圧信号を低周波成分電流に変換する前記抵抗の一端に接続されると共に入力電圧信号が接地電圧の場合に前記減衰比調整手段に流れ込む電流値を0にする定電流源から構成されたことにより、簡単な回路構成で減衰比の調整が可能になる。
The invention described in claim 6
The attenuator according to claim 2, wherein
The input current value adjusting means is
The constant voltage source is connected to one end of the resistor for converting an input voltage signal into a low frequency component current and sets a current value flowing into the attenuation ratio adjusting means to 0 when the input voltage signal is a ground voltage. Thus, the attenuation ratio can be adjusted with a simple circuit configuration.

本発明によれば次のような効果がある。
請求項1,2,3,4,5及び請求項6の発明によれば、入力電圧信号を抵抗及び容量で低周波成分電流と高周波成分電流とに変換し、低周波成分電流及び高周波成分電流を互いに独立した割合で加算した電流を負荷回路に供給することにより、簡単な回路構成で減衰比の調整が可能になる。
The present invention has the following effects.
According to the inventions of claims 1, 2, 3, 4, 5 and 6, the input voltage signal is converted into a low-frequency component current and a high-frequency component current by a resistor and a capacitor, and the low-frequency component current and the high-frequency component current are converted. Is supplied to the load circuit at a rate independent of each other, the attenuation ratio can be adjusted with a simple circuit configuration.

以下本発明を図面を用いて詳細に説明する。図1は本発明に係る減衰器の一実施例を示す構成ブロック図である。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of an attenuator according to the present invention.

図1において、10及び22は抵抗、11及び21は容量、13はPNPトランジスタ(以下、単にトランジスタと呼ぶ。)、15,16,18及び19はNPNトランジスタ(以下、単にトランジスタと呼ぶ。)、12,14,17及び20は定電流源、100bは入力電圧信号、101bは出力電圧信号、104及び105はバイアス電圧、106及び107は制御電圧信号である。   In FIG. 1, 10 and 22 are resistors, 11 and 21 are capacitors, 13 is a PNP transistor (hereinafter simply referred to as a transistor), 15, 16, 18 and 19 are NPN transistors (hereinafter simply referred to as transistors), 12, 14, 17 and 20 are constant current sources, 100b is an input voltage signal, 101b is an output voltage signal, 104 and 105 are bias voltages, and 106 and 107 are control voltage signals.

また、12及び13は低周波成分電流の入力電流値調整手段を、14,15,16,17,18,19及び20は減衰比調整手段をそれぞれ構成している。   Reference numerals 12 and 13 constitute input current value adjusting means for low-frequency component currents, and 14, 15, 16, 17, 18, 19 and 20 constitute attenuation ratio adjusting means.

入力電圧信号100bは抵抗10の一端及び容量11の一端にそれぞれ印加され、抵抗10の他端は定電流源12の一端及びトランジスタ13のエミッタにそれぞれ接続される。   The input voltage signal 100b is applied to one end of the resistor 10 and one end of the capacitor 11, and the other end of the resistor 10 is connected to one end of the constant current source 12 and the emitter of the transistor 13, respectively.

また、容量11の他端はトランジスタ15及び16のエミッタ、定電流源17の一端にそれぞれ接続され、トランジスタ13のコレクタはトランジスタ18及び19のエミッタ、定電流源20の一端にそれぞれ接続される。   The other end of the capacitor 11 is connected to the emitters of the transistors 15 and 16 and one end of the constant current source 17, respectively. The collector of the transistor 13 is connected to the emitters of the transistors 18 and 19 and one end of the constant current source 20, respectively.

定電流源14の一端は出力電圧信号101bを出力すると共に、トランジスタ15及び18のコレクタ、容量21の一端、抵抗22の一端にそれぞれ接続される。   One end of the constant current source 14 outputs an output voltage signal 101 b and is connected to the collectors of the transistors 15 and 18, one end of the capacitor 21, and one end of the resistor 22.

また、バイアス電圧104はトランジスタ13のベースに印加され、バイアス電圧105はトランジスタ15及び18のベースにそれぞれ印加される。制御電圧信号106及び107はトランジスタ16及び19のベースにそれぞれ印加される。   The bias voltage 104 is applied to the base of the transistor 13, and the bias voltage 105 is applied to the bases of the transistors 15 and 18, respectively. Control voltage signals 106 and 107 are applied to the bases of transistors 16 and 19, respectively.

さらに、定電流源12及び14の他端、トランジスタ16及び19のコレクタは正電圧源にそれぞれ接続され、定電流源17及び20の他端は負電圧源にそれぞれ接続され、容量21の他端及び抵抗22の他端はそれぞれ接地される。   Further, the other ends of the constant current sources 12 and 14 and the collectors of the transistors 16 and 19 are connected to a positive voltage source, respectively, and the other ends of the constant current sources 17 and 20 are connected to a negative voltage source, respectively. The other end of the resistor 22 is grounded.

ここで、図1に示す実施例の動作を説明する。トランジスタ13のベースに印加されるバイアス電圧104はトランジスタ13のエミッタの電位が接地電位に等しくなるように設定される。   Here, the operation of the embodiment shown in FIG. 1 will be described. The bias voltage 104 applied to the base of the transistor 13 is set so that the potential of the emitter of the transistor 13 is equal to the ground potential.

また、トランジスタ15のベースに固定の値のバイアス電圧105が印加され、トランジスタ16のベースには制御電圧信号106が供給されてトランジスタ16に流れる電流の値を制御することにより、トランジスタ15とトランジスタ16とに流れる電流の値を調整、言い換えれば、トランジスタ15に流れる電流の割合を調整することができる。   Further, the bias voltage 105 having a fixed value is applied to the base of the transistor 15, and the control voltage signal 106 is supplied to the base of the transistor 16 to control the value of the current flowing through the transistor 16. It is possible to adjust the value of the current flowing through the transistors 15, in other words, the ratio of the current flowing through the transistor 15.

同様に、トランジスタ18のベースに固定の値のバイアス電圧105が印加され、トランジスタ19のベースには制御電圧信号107が供給されてトランジスタ19に流れる電流の値を制御することにより、トランジスタ18とトランジスタ19とに流れる電流の値を調整、言い換えれば、トランジスタ18に流れる電流の割合を調整することができる。   Similarly, a bias voltage 105 having a fixed value is applied to the base of the transistor 18, and a control voltage signal 107 is supplied to the base of the transistor 19 to control the value of the current flowing through the transistor 19. 19 can be adjusted, in other words, the ratio of the current flowing through the transistor 18 can be adjusted.

トランジスタ13,15及び16はベース接地回路として動作するため、エミッタ側からトランジスタを見たインピーダンスは非常に小さくなる。このため、入力電圧信号100bにほぼ等しい電圧が抵抗10及び容量11の両端に印加されて電流に変換される。   Since the transistors 13, 15, and 16 operate as a grounded base circuit, the impedance of the transistor viewed from the emitter side is very small. For this reason, a voltage substantially equal to the input voltage signal 100b is applied to both ends of the resistor 10 and the capacitor 11 and converted into a current.

例えば、入力電圧信号100bの電圧値を”Vi”、抵抗10の抵抗値を”R4”、容量11の容量値を”C5”、抵抗10に流れる電流(以下、低周波成分電流と呼ぶ。)を”Ilf”、容量11に流れる電流(以下、高周波成分電流と呼ぶ。)を”Ihf”とした場合、
lf=Vi/R4 (3)
hf=Vi・jωC5 (4)
となる。
For example, the voltage value of the input voltage signal 100b is “Vi”, the resistance value of the resistor 10 is “R4”, the capacitance value of the capacitor 11 is “C5”, and the current flowing through the resistor 10 (hereinafter referred to as a low frequency component current). Is “I lf ” and the current flowing through the capacitor 11 (hereinafter referred to as a high-frequency component current) is “I hf ”.
I lf = Vi / R4 (3)
I hf = Vi · jωC5 (4)
It becomes.

但し、定電流源12及びトランジスタ13で構成される入力電流値調整手段は、トランジスタ13のエミッタの電位が接地電位に等しくなるように設定されているので、入力電圧信号100bが接地電圧の場合に、減衰比調整手段に流れ込む低周波成分電流”Ilf”の電流値が”0”になるように動作する。 However, since the input current value adjusting means composed of the constant current source 12 and the transistor 13 is set so that the potential of the emitter of the transistor 13 is equal to the ground potential, the input voltage signal 100b is the ground voltage. The low frequency component current “I lf ” flowing into the attenuation ratio adjusting means operates so that the current value becomes “0”.

容量11に流れる高周波成分電流”Ihf”は定電流源17に流れ込むので、定電流源17の出力電流を”I17”とした場合、トランジスタ15及び16で構成される差動回路には、電流”I17−Ihf”が流れることになる。 Since the high frequency component current “I hf ” flowing through the capacitor 11 flows into the constant current source 17, when the output current of the constant current source 17 is “I 17 ”, the differential circuit composed of the transistors 15 and 16 includes The current “I 17 −I hf ” flows.

このため、トランジスタ15に流れる電流の割合を”k1”とした場合、トランジスタ15には、電流”k1・(I17−Ihf)”が流れることになる。 Therefore, when the ratio of the current flowing through the transistor 15 is “k1”, the current “k1 · (I 17 −I hf )” flows through the transistor 15.

一方、抵抗10に流れる低周波成分電流”Ilf”は、定電流源12が接続されたトランジスタ13を介して定電流源20に流れ込むので、定電流源12の出力電流を”I12”、定電流源20の出力電流を”I20”とした場合、トランジスタ18及び19で構成される差動回路には、電流”I20−(I12+Ilf)=I20−I12−Ilf”が流れることになる。 On the other hand, the low frequency component current “I lf ” flowing through the resistor 10 flows into the constant current source 20 via the transistor 13 to which the constant current source 12 is connected, so that the output current of the constant current source 12 is “I 12 ”, When the output current of the constant current source 20 is “I 20 ”, a current “I 20 − (I 12 + I lf ) = I 20 −I 12 −I lf is included in the differential circuit composed of the transistors 18 and 19. "Will flow.

このため、トランジスタ18に流れる電流の割合を”k2”とした場合、トランジスタ18には、電流”k2・(I20−I12−Ilf)”が流れることになる。 Therefore, when the ratio of the current flowing through the transistor 18 is “k2”, the current “k2 · (I 20 −I 12 −I lf )” flows through the transistor 18.

定電流源14の出力電流を”k1・I17+k2・(I20−I12)”とした場合、負荷回路である容量21と抵抗22の並列回路には、電流”k2・Ilf+k1・Ihf”が流れることになる。 When the output current of the constant current source 14 is “k1 · I 17 + k2 · (I 20 −I 12 )”, a current “k2 · I lf + k1 · I hf "will flow.

言い換えれば、低周波成分電流”Ilf”及び高周波成分電流”Ihf”が係数”k2”及び”k1”によって、互いに独立した割合で加算された電流が負荷回路である容量21と抵抗22の並列回路に流れることになる。 In other words, the current obtained by adding the low-frequency component current “I lf ” and the high-frequency component current “I hf ” by the coefficients “k2” and “k1” at a rate independent from each other of the capacitor 21 and the resistor 22 that are load circuits. It will flow to the parallel circuit.

このため、容量21の容量値を”C6”,抵抗22の抵抗値を”R5”とした場合、出力電圧信号101bの電圧値を”Vo”は、
Vo=R5・(k2・Ilf+k1・Ihf
/(jωC6・R5+1) (5)
となる。
Therefore, when the capacitance value of the capacitor 21 is “C6” and the resistance value of the resistor 22 is “R5”, the voltage value of the output voltage signal 101b is “Vo”.
Vo = R5 · (k2 · I lf + k1 · I hf )
/ (JωC6 ・ R5 + 1) (5)
It becomes.

そして、減衰比”Vo/Vi”は、
Vo/Vi=R5・(k2・Ilf+k1・Ihf
/Vi・(jωC6・R5+1) (6)
となり、式(3)及び式(4)を式(6)に代入すると、
Vo/Vi=R5・(k2・Vi/R4+k1・Vi・jωC5)
/Vi・(jωC6・R5+1)
=R5・(k2/R4+k1・jωC5)
/(jωC6・R5+1)
=(k2/R4+k1・jωC5)
/(jωC6+1/R5) (7)
となる。
And the damping ratio “Vo / Vi” is
Vo / Vi = R5 · (k2 · I lf + k1 · I hf )
/ Vi · (jωC6 · R5 + 1) (6)
And substituting Equation (3) and Equation (4) into Equation (6),
Vo / Vi = R5 · (k2 · Vi / R4 + k1 · Vi · jωC5)
/ Vi · (jωC6 · R5 + 1)
= R5 ・ (k2 / R4 + k1 ・ jωC5)
/ (JωC6 ・ R5 + 1)
= (K2 / R4 + k1 · jωC5)
/ (JωC6 + 1 / R5) (7)
It becomes.

この時、”k2・R5/R4=k1・C5/C6=n”が成り立つように、制御電圧信号106及び107を制御してトランジスタ15に流れる電流の割合”k1”及びトランジスタ18に流れる電流の割合”k2”の値を調整すると、例えば、低周波成分の場合には式(7)の実数部が支配的になるので、
Vo/Vi=(k2/R4)/(1/R5)
=k2・R5/R4
=n (8)
となる。
At this time, the control voltage signals 106 and 107 are controlled so that “k2 · R5 / R4 = k1 · C5 / C6 = n” is satisfied, and the ratio “k1” of the current flowing through the transistor 15 and the current flowing through the transistor 18 are controlled. When the value of the ratio “k2” is adjusted, for example, in the case of a low frequency component, the real part of Equation (7) becomes dominant.
Vo / Vi = (k2 / R4) / (1 / R5)
= K2 / R5 / R4
= N (8)
It becomes.

一方、高周波成分の場合には式(7)の虚数部が支配的になるので、
Vo/Vi=(k1・jωC5)/(jωC6)
=k1・C5/C6
=n (9)
となり、入力電圧信号100bの周波数に係りなく一定の減衰比”n”として動作することになる。
On the other hand, in the case of a high frequency component, the imaginary part of Expression (7) becomes dominant,
Vo / Vi = (k1 · jωC5) / (jωC6)
= K1 ・ C5 / C6
= N (9)
Thus, the operation is performed with a constant attenuation ratio “n” regardless of the frequency of the input voltage signal 100b.

この結果、入力電圧信号を抵抗及び容量で低周波成分電流と高周波成分電流とに変換し、低周波成分電流及び高周波成分電流を互いに独立した割合で加算した電流を負荷回路に供給することにより、簡単な回路構成で減衰比の調整が可能になる。   As a result, the input voltage signal is converted into a low-frequency component current and a high-frequency component current by resistance and capacitance, and a current obtained by adding the low-frequency component current and the high-frequency component current in an independent ratio is supplied to the load circuit. The attenuation ratio can be adjusted with a simple circuit configuration.

なお、図1に示す実施例では、定電流源12及びトランジスタ13で構成される入力電流値調整手段を用いて、入力電圧信号が接地電圧の場合に、減衰比調整手段に流れ込む低周波成分電流”Ilf”の電流値が”0”になるようにしていたが、入力電圧信号が接地電圧の場合に、減衰比調整手段に流れ込む電流値が”0”になるようにしても構わない。 In the embodiment shown in FIG. 1, the low-frequency component current flowing into the attenuation ratio adjusting means when the input voltage signal is the ground voltage using the input current value adjusting means comprising the constant current source 12 and the transistor 13 is used. The current value of “I lf ” is set to “0”. However, when the input voltage signal is the ground voltage, the current value flowing into the attenuation ratio adjusting unit may be set to “0”.

図2はこのような本発明に係る減衰器の他の実施例を示す構成ブロック図である。図2において、10,11,14,15,16,17,18,19,20,21,22,105,106及び107は図1と同一符号を付してあり、23は定電流源、100cは入力電圧信号、101cは出力電圧信号である。   FIG. 2 is a block diagram showing the configuration of another embodiment of the attenuator according to the present invention. In FIG. 2, 10, 11, 14, 15, 16, 17, 18, 19, 20, 21, 22, 105, 106 and 107 are assigned the same reference numerals as in FIG. 1, 23 is a constant current source, and 100c. Is an input voltage signal, and 101c is an output voltage signal.

また、23は低周波成分電流の入力電流値調整手段を、14,15,16,17,18,19及び20は減衰比調整手段をそれぞれ構成している。   Reference numeral 23 is an input current value adjusting means for the low frequency component current, and 14, 15, 16, 17, 18, 19 and 20 are attenuation ratio adjusting means.

入力電圧信号100cは抵抗10の一端、容量11の一端及び定電流源23の一端にそれぞれ印加され、抵抗10の他端はトランジスタ18及び19のエミッタ、定電流源20の一端にそれぞれ接続される。   The input voltage signal 100c is applied to one end of the resistor 10, one end of the capacitor 11, and one end of the constant current source 23. The other end of the resistor 10 is connected to the emitters of the transistors 18 and 19 and one end of the constant current source 20, respectively. .

また、容量11の他端はトランジスタ15及び16のエミッタ、定電流源17の一端にそれぞれ接続される。   The other end of the capacitor 11 is connected to the emitters of the transistors 15 and 16 and one end of the constant current source 17, respectively.

定電流源14の一端は出力電圧信号101cを出力すると共に、トランジスタ15及び18のコレクタ、容量21の一端、抵抗22の一端にそれぞれ接続される。   One end of the constant current source 14 outputs the output voltage signal 101 c and is connected to the collectors of the transistors 15 and 18, one end of the capacitor 21, and one end of the resistor 22.

また、バイアス電圧105はトランジスタ15及び18のベースにそれぞれ印加され、制御電圧信号106及び107はトランジスタ16及び19のベースにそれぞれ印加される。   Also, the bias voltage 105 is applied to the bases of the transistors 15 and 18, respectively, and the control voltage signals 106 and 107 are applied to the bases of the transistors 16 and 19, respectively.

さらに、定電流源14及び23の他端、トランジスタ16及び19のコレクタは正電圧源にそれぞれ接続され、定電流源17及び20の他端は負電圧源にそれぞれ接続され、容量21の他端及び抵抗22の他端はそれぞれ接地される。   Further, the other ends of the constant current sources 14 and 23 and the collectors of the transistors 16 and 19 are connected to a positive voltage source, respectively, and the other ends of the constant current sources 17 and 20 are connected to a negative voltage source, respectively. The other end of the resistor 22 is grounded.

ここで、図2に示す実施例の動作を説明する。但し、基本動作は図1に示す実施例とほぼ同じであり、図1に示す実施例と同様の動作に関しては説明を適宜省略する。   Here, the operation of the embodiment shown in FIG. 2 will be described. However, the basic operation is almost the same as that of the embodiment shown in FIG. 1, and the description of the same operation as that of the embodiment shown in FIG.

定電流源3の出力電流値は、入力電圧信号100cが接地電圧の場合に、減衰比調整手段に流れ込む電流値が”0”になるよう調整される。このため、図1に示す実施例と等価な入力電流特性を有する回路を実現でき、その他の動作に関しては図1に示す実施例と同じである。   The output current value of the constant current source 3 is adjusted so that the current value flowing into the attenuation ratio adjusting means becomes “0” when the input voltage signal 100c is the ground voltage. Therefore, a circuit having an input current characteristic equivalent to that of the embodiment shown in FIG. 1 can be realized, and other operations are the same as those of the embodiment shown in FIG.

また、図1に示す実施例では減衰比の調整を制御電圧信号106及び107によって行なっているが、制御電圧信号ではなく、制御電流信号で行なっても勿論構わない。   In the embodiment shown in FIG. 1, the attenuation ratio is adjusted by the control voltage signals 106 and 107. However, it is of course possible to adjust by the control current signal instead of the control voltage signal.

図3はこのような本発明に係る減衰器の他の実施例を示す構成ブロック図である。図3において、10,11,12,13,14,15,16,17,18,19,20,21,22,104及び105は図1と同一符号を付してあり、24及び25は電流電圧変換を行う抵抗、100dは入力電圧信号、101dは出力電圧信号、108及び109は制御電流信号である。   FIG. 3 is a block diagram showing the configuration of another embodiment of the attenuator according to the present invention. In FIG. 3, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 104, and 105 are assigned the same reference numerals as in FIG. 1, and 24 and 25 are currents. A resistor for performing voltage conversion, 100d is an input voltage signal, 101d is an output voltage signal, and 108 and 109 are control current signals.

また、12及び13は低周波成分電流の入力電流値調整手段を、14,15,16,17,18,19及び20は減衰比調整手段をそれぞれ構成している。   Reference numerals 12 and 13 constitute input current value adjusting means for low-frequency component currents, and 14, 15, 16, 17, 18, 19 and 20 constitute attenuation ratio adjusting means.

入力電圧信号100dは抵抗10の一端及び容量11の一端にそれぞれ印加され、抵抗10の他端は定電流源12の一端及びトランジスタ13のエミッタにそれぞれ接続される。   The input voltage signal 100d is applied to one end of the resistor 10 and one end of the capacitor 11, and the other end of the resistor 10 is connected to one end of the constant current source 12 and the emitter of the transistor 13, respectively.

また、容量11の他端はトランジスタ15及び16のエミッタ、定電流源17の一端にそれぞれ接続され、トランジスタ13のコレクタはトランジスタ18及び19のエミッタ、定電流源20の一端にそれぞれ接続される。   The other end of the capacitor 11 is connected to the emitters of the transistors 15 and 16 and one end of the constant current source 17, respectively. The collector of the transistor 13 is connected to the emitters of the transistors 18 and 19 and one end of the constant current source 20, respectively.

定電流源14の一端は出力電圧信号101dを出力すると共に、トランジスタ15及び18のコレクタ、容量21の一端、抵抗22の一端にそれぞれ接続される。   One end of the constant current source 14 outputs an output voltage signal 101 d and is connected to the collectors of the transistors 15 and 18, one end of the capacitor 21, and one end of the resistor 22.

また、バイアス電圧104はトランジスタ13のベースに印加され、バイアス電圧105はトランジスタ15及び18のベース、抵抗24及び25の一端にそれぞれ印加される。   The bias voltage 104 is applied to the base of the transistor 13, and the bias voltage 105 is applied to the bases of the transistors 15 and 18 and one ends of the resistors 24 and 25, respectively.

制御電流信号108はトランジスタ16のベース及び抵抗24の他端にそれぞれ印加され、制御電流信号109はトランジスタ19のベース及び抵抗25の他端にそれぞれ印加される。   The control current signal 108 is applied to the base of the transistor 16 and the other end of the resistor 24, respectively, and the control current signal 109 is applied to the base of the transistor 19 and the other end of the resistor 25, respectively.

さらに、定電流源12及び14の他端、トランジスタ16及び19のコレクタは正電圧源にそれぞれ接続され、定電流源17及び20の他端は負電圧源にそれぞれ接続され、容量21の他端及び抵抗22の他端はそれぞれ接地される。   Further, the other ends of the constant current sources 12 and 14 and the collectors of the transistors 16 and 19 are connected to a positive voltage source, respectively, and the other ends of the constant current sources 17 and 20 are connected to a negative voltage source, respectively. The other end of the resistor 22 is grounded.

ここで、図3に示す実施例の動作を説明する。但し、基本動作は図1に示す実施例とほぼ同じであり、図1に示す実施例と同様の動作に関しては説明を適宜省略する。   Here, the operation of the embodiment shown in FIG. 3 will be described. However, the basic operation is almost the same as that of the embodiment shown in FIG. 1, and the description of the same operation as that of the embodiment shown in FIG.

減衰比調整手段に印加された制御電流信号108及び109は抵抗24及び抵抗25によって電流電圧変換がなされ、トランジスタ16及び19のベースに変換された電圧を供給することにより、図1に示す実施例と同様に減衰比の調整を行なう。   The control current signals 108 and 109 applied to the attenuation ratio adjusting means are subjected to current-voltage conversion by the resistors 24 and 25, and the converted voltage is supplied to the bases of the transistors 16 and 19, thereby providing the embodiment shown in FIG. Adjust the damping ratio in the same way as

また、図1等に示す実施例ではトランジスタ13をPNPトランジスタ、トランジスタ15,16,18及び19をNPNトランジスタとしているが、勿論、トランジスタ13をNPNトランジスタ、トランジスタ15,16,18及び19をPNPトランジスタとしても構わない。   1 and the like, the transistor 13 is a PNP transistor and the transistors 15, 16, 18 and 19 are NPN transistors. Of course, the transistor 13 is an NPN transistor, and the transistors 15, 16, 18 and 19 are PNP transistors. It does not matter.

さらに、トランジスタ13,15,16,18及び19はバイポーラトランジスタではなく、MOS(Metal Oxide Semiconductor)トランジスタであっても構わない。   Further, the transistors 13, 15, 16, 18, and 19 may be MOS (Metal Oxide Semiconductor) transistors instead of bipolar transistors.

本発明に係る減衰器の一実施例を示す構成ブロック図である。It is a block diagram showing a configuration of an embodiment of an attenuator according to the present invention. 本発明に係る減衰器の他の実施例を示す構成ブロック図である。It is a block diagram which shows the other Example of the attenuator which concerns on this invention. 本発明に係る減衰器の他の実施例を示す構成ブロック図である。It is a block diagram which shows the other Example of the attenuator which concerns on this invention. 従来の減衰器の一例を示す構成回路図である。It is a structure circuit diagram which shows an example of the conventional attenuator. 従来の減衰器の他の一例を示す構成回路図である。It is a structure circuit diagram which shows another example of the conventional attenuator.

符号の説明Explanation of symbols

1,5,10,22,24,25 抵抗
2,6,9,11,21 容量
3 可変抵抗
4 可変容量
7,8 可変利得増幅回路
13,15,16,18,19 トランジスタ
12,14,17,20,23 定電流源
100,100a,100b,100c,100d 入力電圧信号
101,101a,101b,101c,101d 出力電圧信号
102,103 利得制御信号
104,105 バイアス電圧
106,107 制御電圧信号
108,109 制御電流信号
1, 5, 10, 22, 24, 25 Resistance 2, 6, 9, 11, 21 Capacity 3 Variable resistance 4 Variable capacity 7, 8 Variable gain amplifier circuit 13, 15, 16, 18, 19 Transistor 12, 14, 17 , 20, 23 Constant current source 100, 100a, 100b, 100c, 100d Input voltage signal 101, 101a, 101b, 101c, 101d Output voltage signal 102, 103 Gain control signal 104, 105 Bias voltage 106, 107 Control voltage signal 108, 109 Control current signal

Claims (6)

減衰比の調整が可能な減衰器において、
入力電圧信号を低周波成分電流に変換する抵抗と、
前記入力電圧信号を高周波成分電流に変換する容量と、
抵抗と容量が並列接続された負荷回路と、
前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、
前記減衰比調整手段に流れ込む前記低周波成分電流の電流値を調整する入力電流値調整手段と
を備えたことを特徴とする減衰器。
In an attenuator with adjustable attenuation ratio,
A resistor that converts the input voltage signal into a low frequency component current;
A capacity for converting the input voltage signal into a high-frequency component current;
A load circuit in which a resistor and a capacitor are connected in parallel;
Attenuation ratio adjusting means for supplying the load circuit with a current obtained by adding the low frequency component current and the high frequency component current in an independent ratio;
An attenuator comprising input current value adjusting means for adjusting a current value of the low frequency component current flowing into the attenuation ratio adjusting means.
減衰比の調整が可能な減衰器において、
入力電圧信号を低周波成分電流に変換する抵抗と、
前記入力電圧信号を高周波成分電流に変換する容量と、
抵抗と容量が並列接続された負荷回路と、
前記低周波成分電流及び前記高周波成分電流を互いに独立した割合で加算した電流を前記負荷回路に供給する減衰比調整手段と、
前記減衰比調整手段に流れ込む電流値を調整する入力電流値調整手段と
を備えたことを特徴とする減衰器。
In an attenuator with adjustable attenuation ratio,
A resistor that converts the input voltage signal into a low frequency component current;
A capacity for converting the input voltage signal into a high-frequency component current;
A load circuit in which a resistor and a capacitor are connected in parallel;
Attenuation ratio adjusting means for supplying the load circuit with a current obtained by adding the low frequency component current and the high frequency component current in an independent ratio;
An attenuator comprising an input current value adjusting means for adjusting a current value flowing into the attenuation ratio adjusting means.
前記減衰比調整手段が、
第1及び第2の定電流源と、
エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源に接続され前記低周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第1の差動回路と、
エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源に接続され前記高周波成分電流の制御電圧信号が一方のトランジスタのベースに印加される第2の差動回路と、
前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことを特徴とする
請求項1若しくは請求項2記載の減衰器。
The damping ratio adjusting means is
First and second constant current sources;
A first differential circuit in which the low frequency component current is supplied to each emitter and connected to the first constant current source, and a control voltage signal of the low frequency component current is applied to the base of one transistor;
A second differential circuit in which the high-frequency component current is supplied to each emitter and connected to the second constant current source, and a control voltage signal of the high-frequency component current is applied to the base of one transistor;
The third constant current source for supplying the added current to the load circuit, to which the collectors of the other transistors of the first and second differential circuits are respectively connected. The attenuator according to claim 1 or 2.
前記減衰比調整手段が、
第1及び第2の定電流源と、
エミッタに前記低周波成分電流がそれぞれ供給されると共に前記第1の定電流源が接続され前記低周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第1の差動回路と、
エミッタに前記高周波成分電流がそれぞれ供給されると共に前記第2の定電流源が接続され前記高周波成分電流の制御電流信号が電圧変換されて一方のトランジスタのベースに印加される第2の差動回路と、
前記第1及び前記第2の差動回路の他方のトランジスタのコレクタがそれぞれ接続され前記負荷回路に前記加算した電流を供給する第3の定電流源とから構成されたことを特徴とする
請求項1若しくは請求項2記載の減衰器。
The damping ratio adjusting means is
First and second constant current sources;
The low-frequency component current is supplied to each emitter, the first constant current source is connected, and the control current signal of the low-frequency component current is voltage-converted and applied to the base of one transistor. Dynamic circuit,
A second differential circuit in which the high-frequency component current is supplied to each emitter, the second constant current source is connected, and the control current signal of the high-frequency component current is voltage-converted and applied to the base of one transistor. When,
The third constant current source for supplying the added current to the load circuit, to which the collectors of the other transistors of the first and second differential circuits are respectively connected. The attenuator according to claim 1 or 2.
前記入力電流値調整手段が、
定電流源と、
エミッタに入力電圧信号を低周波成分電流に変換する前記抵抗の一端及び前記定電流源が接続されると共にエミッタの電位が接地電位に等しくなるように設定されたトランジスタとから構成されたことを特徴とする
請求項1記載の減衰器。
The input current value adjusting means is
A constant current source;
One end of the resistor for converting an input voltage signal into a low-frequency component current and the constant current source are connected to the emitter, and the emitter is configured to have a potential equal to the ground potential. The attenuator according to claim 1.
前記入力電流値調整手段が、
入力電圧信号を低周波成分電流に変換する前記抵抗の一端に接続されると共に入力電圧信号が接地電圧の場合に前記減衰比調整手段に流れ込む電流値を0にする定電流源から構成されたことを特徴とする
請求項2記載の減衰器。
The input current value adjusting means is
The constant voltage source is connected to one end of the resistor for converting an input voltage signal into a low frequency component current and sets a current value flowing into the attenuation ratio adjusting means to 0 when the input voltage signal is a ground voltage. The attenuator according to claim 2.
JP2007114924A 2007-04-25 2007-04-25 Attenuator Expired - Fee Related JP5007937B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007114924A JP5007937B2 (en) 2007-04-25 2007-04-25 Attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007114924A JP5007937B2 (en) 2007-04-25 2007-04-25 Attenuator

Publications (2)

Publication Number Publication Date
JP2008271449A JP2008271449A (en) 2008-11-06
JP5007937B2 true JP5007937B2 (en) 2012-08-22

Family

ID=40050330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007114924A Expired - Fee Related JP5007937B2 (en) 2007-04-25 2007-04-25 Attenuator

Country Status (1)

Country Link
JP (1) JP5007937B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010100686A (en) 2008-10-21 2010-05-06 Nitto Denko Corp Spontaneously winding adhesive sheet
CN103066946A (en) * 2012-12-29 2013-04-24 南京理工大学 Combination parallel connection partial voltage type control digital/ simulation variable attenuator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207609A (en) * 1989-02-08 1990-08-17 Iwatsu Electric Co Ltd Wide band attenuator
JPH06331657A (en) * 1993-05-19 1994-12-02 Yokogawa Electric Corp Probe
JPH07280838A (en) * 1994-04-04 1995-10-27 Sony Tektronix Corp Probe unit
US5796308A (en) * 1996-06-28 1998-08-18 Tektronix, Inc. Differential attenuator common mode rejection correction circuit
US7256575B2 (en) * 2004-06-01 2007-08-14 Tektronix, Inc. Wide bandwidth attenuator input circuit for a measurement probe

Also Published As

Publication number Publication date
JP2008271449A (en) 2008-11-06

Similar Documents

Publication Publication Date Title
US8217720B2 (en) Variable-gain low noise amplifier
JP2013115562A (en) Transimpedance amplifier
US10326416B2 (en) Amplifier
US7471150B2 (en) Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier
US10734957B2 (en) High linearly WiGig baseband amplifier with channel select filter
JP2006238447A (en) Variable amplifier and its use
CN101978600B (en) Capacitance multiplier circuit
CN107171650B (en) Variable gain amplifier circuit
KR100891221B1 (en) Variable gain amplifier and filter circuit
JP5454366B2 (en) Power amplifier module and portable information terminal
JP5007937B2 (en) Attenuator
KR100864898B1 (en) CMOS variable gain amplifier
US20140070886A1 (en) Amplifier with voltage and current feedback error correction
JP2007235525A (en) Variable gain amplifier circuit, semiconductor integrated circuit, output power adjustment circuit, output power adjustment method, transmitter, receiver, and transceiver
US20220052660A1 (en) Transconductor circuitry with adaptive biasing
US7138867B2 (en) Balanced variable gain amplifier capable of achieving performance by low source voltage
RU2310268C1 (en) Low-voltage powered cascade differential amplifier
KR20040050590A (en) Variable gain amplifier
RU2319291C1 (en) Cascade differential amplifier
US12119792B2 (en) Variable gain amplifier circuit and semiconductor integrated circuit
JP6673645B2 (en) Differential amplifier
WO2015146247A1 (en) Variable gain transimpedance amplifier
US20220407483A1 (en) Multipath programmable gain instrumentation amplifier frontend
RU2319295C1 (en) Complementary differential amplifier
US6037838A (en) Amplifier with programmable gain and input linearity usable in high-frequency lines

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees