JP2005286822A - コンダクタンスアンプ - Google Patents
コンダクタンスアンプ Download PDFInfo
- Publication number
- JP2005286822A JP2005286822A JP2004099714A JP2004099714A JP2005286822A JP 2005286822 A JP2005286822 A JP 2005286822A JP 2004099714 A JP2004099714 A JP 2004099714A JP 2004099714 A JP2004099714 A JP 2004099714A JP 2005286822 A JP2005286822 A JP 2005286822A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- differential amplifier
- differential
- midpoint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 製造時の素子のバラツキが生じた場合であっても直流バイアス電圧が安定したコンダクタンスアンプを提供する。
【解決手段】 コンダクタンスアンプを、MOSトランジスタQ1〜Q4と電流源I1とで構成される差動増幅回路1と、差動増幅回路1へのバイアスを制御するためのCMFB回路2であって、MOSトランジスタQ5及びQ6で構成されるバッファ回路3を介して接続された抵抗R1及びR2と、中点電圧Vmとリファレンス電圧Vrefとを入力とするMOSトランジスタQ8及びQ9で構成されたソースフォロア4と、MOSトランジスタQ10〜Q12で構成される比較回路5と、比較回路からの出力端とMOSトランジスタQ9のゲートとに接続して位相補償を行なうための位相補償回路とによって構成する。
【選択図】 図1
【解決手段】 コンダクタンスアンプを、MOSトランジスタQ1〜Q4と電流源I1とで構成される差動増幅回路1と、差動増幅回路1へのバイアスを制御するためのCMFB回路2であって、MOSトランジスタQ5及びQ6で構成されるバッファ回路3を介して接続された抵抗R1及びR2と、中点電圧Vmとリファレンス電圧Vrefとを入力とするMOSトランジスタQ8及びQ9で構成されたソースフォロア4と、MOSトランジスタQ10〜Q12で構成される比較回路5と、比較回路からの出力端とMOSトランジスタQ9のゲートとに接続して位相補償を行なうための位相補償回路とによって構成する。
【選択図】 図1
Description
本発明は、CMFB(Common Mode Feed Back)機能を有するコンダクタンスアンプに関する。
無線通信装置等では、目的の周波数帯域の信号を抽出するためにBPF(Band Pass Filter)が使用されている。このBPFは、目的の周波数帯のみを抽出するための通過周波数帯域特性を容易に調整することが可能なことからコンダクタンスアンプなどで構成されることが多い。
図2は、コンダクタンスアンプの回路の構成例を示す図である。
同図に示すコンダクタンスアンプは、MOSトランジスタQ1及びQ2のソース側には電流源Iが接続され、ドレイン側には一定直流バイアスをかけるためのMOSトランジスタQ3及びQ4が接続されている。
同図に示すコンダクタンスアンプは、MOSトランジスタQ1及びQ2のソース側には電流源Iが接続され、ドレイン側には一定直流バイアスをかけるためのMOSトランジスタQ3及びQ4が接続されている。
それぞれのMOSトランジスタには差動電圧信号Vin、Vipが入力され、入力した差動電圧信号に応じた差動増幅信号Vop、Vonが出力されるが、製造時のMOSトランジスタや抵抗等の素子のバラツキによって直流バイアスが変動してしまう。
そこで、特許文献1には、伝達歪を低減しかつ相互コンダクタンスを円滑に可変できるコンダクタンスアンプについて開示されている。また、特許文献2には、抵抗素子を用いることなく、精度の高いコンダクタンスアンプ及びコンダクタンスアンプを用いたチューニング回路について開示されている。さらに特許文献3には、カットオフ周波数の可変範囲を拡張したコンダクタンスアンプを用いたフィルタについて開示されている。
特開平07−235839号公報
特開平11−251847号公報
特開2003−298394号公報
そこで、特許文献1には、伝達歪を低減しかつ相互コンダクタンスを円滑に可変できるコンダクタンスアンプについて開示されている。また、特許文献2には、抵抗素子を用いることなく、精度の高いコンダクタンスアンプ及びコンダクタンスアンプを用いたチューニング回路について開示されている。さらに特許文献3には、カットオフ周波数の可変範囲を拡張したコンダクタンスアンプを用いたフィルタについて開示されている。
しかし、コンダクタンスアンプを半導体集積回路で実現する場合には製造時の素子のバラツキによって、コンダクタンスアンプを構成するMOSトランジスタや抵抗等の素子の特性が変化してしまう。このため、設計時に期待していた直流バイアス電圧が得られないという問題がある。
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、製造時の素子のバラツキが生じた場合であっても直流バイアス電圧が安定したコンダクタンスアンプを提供することである。
請求項1に記載の発明は、入力される差動電圧信号に応じた差動電圧信号を出力する差動増幅回路と、MOSトランジスタで構成されたバッファ回路と、前記差動増幅回路によって出力される差動電圧信号から差動電圧の中点電圧を得るために、前記バッファ回路を介して前記差動増幅回路の出力端に接続される中点電圧生成回路と、該中点電圧生成回路から出力される前記中点電圧と基準電圧とを比較し、その比較結果に基づく電流を、前記差動増幅回路を構成するMOSトランジスタに出力する比較回路と、前記差動増幅回路を構成するMOSトランジスタのドレイン側に接続され、前記中点電圧と前記基準電圧とが同電圧となるように前記比較回路による差動のカレントミラー電流を前記差動増幅回路に出力するカレントミラー回路と、を有することを特徴とするコンダクタンスアンプである。
請求項1に記載の発明によると、前記差動増幅回路に対して、前記中点電圧生成回路と前記比較回路と前記カレントミラー回路とによって構成されるCMFBをかけることによって、前記中点電圧と前記基準電圧とが同電圧となるように差動増幅回路の直流バイアス電圧が制御される効果を奏する。
また、前記バッファ回路を介して前記差動増幅回路と接続されることによって、前記差動増幅回路の出力インピーダンスの低下を防止するとともに出力ゲインの低下を防止する効果を奏する。
請求項2に記載の発明は、前記中点電圧生成回路からの前記中点電圧及び前記基準電圧をレベルシフトするためのソースフォロア回路をさらに有し、前記比較回路は、前記ソースフォロア回路を介して得る前記中点電圧と基準電圧とを比較することを特徴とする請求項1に記載のコンダクタンスアンプである。
請求項2に記載の発明は、前記中点電圧生成回路からの前記中点電圧及び前記基準電圧をレベルシフトするためのソースフォロア回路をさらに有し、前記比較回路は、前記ソースフォロア回路を介して得る前記中点電圧と基準電圧とを比較することを特徴とする請求項1に記載のコンダクタンスアンプである。
請求項2に記載の発明によると、請求項1に記載の発明と同様に、前記差動増幅回路に対して、前記中点電圧生成回路と前記比較回路と前記カレントミラー回路と前記ソースフォロア回路とによって構成されるCMFBをかけることによって、前記中点電圧と前記基準電圧とが同電圧となるように差動増幅回路の直流バイアス電圧が制御される効果を奏する。
また、前記バッファ回路を介して前記差動増幅回路と接続されることによって、前記差動増幅回路の出力インピーダンスの低下を防止するとともに出力ゲインの低下を防止する効果を奏する。
請求項3に記載の発明は、前記中点電圧生成回路の出力端と前記比較回路の出力端とは、位相補償用コンデンサを介して接続されていることを特徴とする請求項1又は請求項2に記載のコンダクタンスアンプである。
請求項3に記載の発明は、前記中点電圧生成回路の出力端と前記比較回路の出力端とは、位相補償用コンデンサを介して接続されていることを特徴とする請求項1又は請求項2に記載のコンダクタンスアンプである。
請求項3に記載の発明によると、請求項1又は請求項2に記載の発明と同様の効果に加えて、前記中点電圧生成回路の出力端と前記比較回路の出力端とをコンデンサを介して接続することによって位相を補償する作用が生じ、コンダクタンスアンプが発振することなく安定に動作する効果を奏する。
以上のように、本発明によると、製造時の素子のバラツキが生じた場合であっても直流バイアス電圧が安定したコンダクタンスアンプを提供することができる。
以下、本発明の実施形態について図面に基づいて説明する。なお、本実施形態に係る回路は、pチャンネルとnチャンネルMOSトランジスタを製造できるCMOSプロセスにより半導体回路基盤上に成形される。
図1は、本実施例に係るコンダクタンスアンプの構成例を示す図である。
図1は、本実施例に係るコンダクタンスアンプの構成例を示す図である。
同図に示すコンダクタンスアンプは、MOSトランジスタQ1〜Q4と電流源I1とで構成される差動増幅回路1と、差動増幅回路1へのバイアスを制御するためのCMFB回路2(Common Mode Feed Back)とで構成される。
CMFB回路2は、MOSトランジスタQ5及びQ6で構成されるバッファ回路3を介して差動増幅回路1の出力端に接続された抵抗R1及びR2と、抵抗R1とR2との中点からの出力とリファレンス電圧Vrefに応じたMOSトランジスタQ7の出力とを入力とするMOSトランジスタQ8及びQ9で構成されたソースフォロア4と、ソースフォロア4からの出力を入力とするMOSトランジスタQ10〜Q12で構成される比較回路5と、比較回路5からの出力端とMOSトランジスタQ9のゲートとに接続して位相補償を行なうための位相補償回路(コンデンサC1)とを少なくとも有する。
CMFB回路2は、MOSトランジスタQ5及びQ6で構成されるバッファ回路3を介して差動増幅回路1の出力端に接続された抵抗R1及びR2と、抵抗R1とR2との中点からの出力とリファレンス電圧Vrefに応じたMOSトランジスタQ7の出力とを入力とするMOSトランジスタQ8及びQ9で構成されたソースフォロア4と、ソースフォロア4からの出力を入力とするMOSトランジスタQ10〜Q12で構成される比較回路5と、比較回路5からの出力端とMOSトランジスタQ9のゲートとに接続して位相補償を行なうための位相補償回路(コンデンサC1)とを少なくとも有する。
差動増幅回路1では、入力電圧Vin、VipがMOSトランジスタQ1及びQ2のそれぞれのゲートに印加されると印加電圧に応じた電圧が出力端子に出力電圧Vop、Vonとして出力される。
出力電圧Vop、Vonは、MOSトランジスタQ5及びQ6で構成されるバッファ回路を介してそれぞれ抵抗R1、R2に入力され中点電圧Vmが取り出される。抵抗R1の抵抗値と抵抗R2の抵抗値とは同じ値に設定されているので、抵抗R1とR2との中点から出力信号をとることによってMOSトランジスタQ5のソース電圧とQ6のソース電圧との中点電圧Vmを得ている。
出力電圧Vop、Vonは、MOSトランジスタQ5及びQ6で構成されるバッファ回路を介してそれぞれ抵抗R1、R2に入力され中点電圧Vmが取り出される。抵抗R1の抵抗値と抵抗R2の抵抗値とは同じ値に設定されているので、抵抗R1とR2との中点から出力信号をとることによってMOSトランジスタQ5のソース電圧とQ6のソース電圧との中点電圧Vmを得ている。
バッファ回路3を介して入力される中点電圧Vmとリファレンス電圧Vrefとは、ソースフォロア4を介してバッファ回路3による電圧降下分の補償を行なった後にそれぞれ比較回路5を構成するMOSトランジスタQ10及びQ11のゲートに入力される。
ここで、MOSトランジスタQ3とQ4とQ12とはカレントミラー回路で構成される電流源であるので、比較回路5による比較結果に応じた電圧の変化はMOSトランジスタQ12を介してMOSトランジスタQ3及びQ4に伝達される。したがって、MOSトランジスタQ3及びQ4のゲート電圧が変化するのでMOSトランジスタQ1及びQ2に流れる電流が変化してコンダクタンスアンプの直流バイアス電圧がリファレンス電圧Vrefと同じになるように調整される。
ここで、MOSトランジスタQ3とQ4とQ12とはカレントミラー回路で構成される電流源であるので、比較回路5による比較結果に応じた電圧の変化はMOSトランジスタQ12を介してMOSトランジスタQ3及びQ4に伝達される。したがって、MOSトランジスタQ3及びQ4のゲート電圧が変化するのでMOSトランジスタQ1及びQ2に流れる電流が変化してコンダクタンスアンプの直流バイアス電圧がリファレンス電圧Vrefと同じになるように調整される。
例えば、出力電圧Vop、Vonの電位が上昇すると、差動増幅回路1の出力端にバッファ回路3を介して接続されている抵抗R1及びR2の中点電圧Vmも上昇する。中点電圧Vmが上昇することによってMOSトランジスタQ9のゲート電圧が上昇するので、比較回路5を構成するMOSトランジスタQ11のゲート電圧が上昇し、Q11のドレイン−ソース間の電流が増加する。比較回路5を構成するMOSトランジスタQ10及びQ11は、ソース側に電流源が接続されているので、MOSトランジスタQ11のドレイン−ソース間の電流が増加すると、それに応じてMOSトランジスタのドレイン−ソース間の電流が減少し、MOSトランジスタQ12のドレイン電圧が上昇する。MOSトランジスタQ12のドレイン電圧の電圧上昇に応じて、差動増幅回路1を構成するMOSトランジスタQ3及びQ4のゲート電圧が上昇するので、ソース−ドレイン間の抵抗(電圧降下)が大きくなる。その結果、差動増幅回路1の出力電圧が下降し、中点電圧Vmとリファレンス電圧Vrefとが同じになるように調整されることとなる。
以上に述べたように、差動増幅回路1からの出力電圧の直流バイアス電圧は、MOSトランジスタQ7のゲートに入力されるリファレンス電圧Vrefと比較回路5で比較され、直流バイアスの変動に応じてその変動分を打ち消すように差動増幅回路1にフィードバックされるので直流バイアス電圧が一定となる。
ここで、MOSトランジスタQ3及びQ4で構成された差動増幅回路1の定電流源は、一般にハイインピーダンスであるためバッファ回路3を介さずに上記差動増幅回路の出力端と抵抗R1及びR2とを接続すると、コンダクタンスアンプの出力ゲインが低下してしまう。
一般に差動増幅回路を含むオペアンプは、出力側インピーダンスは無限大が理想であるが、差動増幅回路1の出力端に抵抗R1及びR2を直接接続すると、抵抗R1と抵抗R2との中点は所定の基準電圧となるようにフィードバック制御されて交流的に変化しない回路ノードとなり、交流的に変化しない回路ノードは電源やGNDに接続されていることと等価と考えられるので抵抗R1と抵抗R2との中点電圧Vmは等価的に電源電圧Vddと同電位とみなすことができ、MOSトランジスタQ3と抵抗R1、MOSトランジスタQ4と抵抗R2がそれぞれ並列に接続されることと等価となってしまう。したがって、出力側インピーダンスが低下するとともに出力ゲインが低下してしまうこととなる。また、上記の様にバッファ回路3を介さずに差動増幅回路1の出力側と抵抗R1及びR2とを接続した構成のコンダクタンスアンプによってBPFを構成した場合には、コンダクタンスアンプの出力インピーダンスが低下するとともに出力ゲインが低下するために、BPFの周波数通過帯域でのゲインが低下してしまうという問題が生じる。
そこで、本実施例に係るコンダクタンスアンプでは、同図に示すように差動増幅回路1の出力側にバッファ回路3を介して抵抗R1及びR2を接続している。このような構成にすることによって、出力側インピーダンスが低下することを防止するとともに出力ゲインの低下を防止することが可能となる。したがって、本実施例に係るコンダクタンスアンプを用いてBPFを構成した場合には、BPFの周波数通過帯域のゲインが低下することを防止することが可能となる。
さらに、本実施例に係るコンダクタンスアンプは、ソースフォロア4の入力端であるMOSトランジスタQ9のゲートと比較回路5の出力端であるMOSトランジスタQ10のドレインとがコンデンサC1を介して接続されている。比較回路5の出力端であるMOSトランジスタQ10のドレイン電圧をソースフォロア4の入力端であるMOSトランジスタQ9のゲート電圧にフィードバックすることによって、差動増幅回路1の出力端とCMFBによって入力される差動増幅回路1の電流源を構成するMOSトランジスタとの間の位相を効率的に補償することが可能となる。したがって、本実施例に係るコンダクタンスアンプを発振することなく安定に動作させることが可能となる。
また、以上に説明した本発明に係るコンダクタンスアンプは、例えばラジオ等の受信機に用いられるgmCフィルタに用ることができ、さらに、AM、FMラジオ受信機に限らず、他の無線通信機及び他の装置の回路にも適用できる。
1 ・・・ 差動増幅回路
2 ・・・ CMFB回路
3 ・・・ バッファ回路
4 ・・・ ソースフォロア
5 ・・・ 比較回路
2 ・・・ CMFB回路
3 ・・・ バッファ回路
4 ・・・ ソースフォロア
5 ・・・ 比較回路
Claims (3)
- 入力される差動電圧信号に応じた差動電圧信号を出力する差動増幅回路と、
MOSトランジスタで構成されたバッファ回路と、
前記差動増幅回路によって出力される差動電圧信号から差動電圧の中点電圧を得るために、前記バッファ回路を介して前記差動増幅回路の出力端に接続される中点電圧生成回路と、
該中点電圧生成回路から出力される前記中点電圧と基準電圧とを比較し、その比較結果に基づく電流を、前記差動増幅回路を構成するMOSトランジスタに出力する比較回路と、
前記差動増幅回路を構成するMOSトランジスタのドレイン側に接続され、前記中点電圧と前記基準電圧とが同電圧となるように前記比較回路によるカレントミラー電流を前記差動増幅回路に出力するカレントミラー回路と、
を有することを特徴とするコンダクタンスアンプ。 - 前記中点電圧生成回路からの前記中点電圧及び前記基準電圧をレベルシフトするためのソースフォロア回路をさらに有し、
前記比較回路は、前記ソースフォロア回路を介して得る前記中点電圧と基準電圧とを比較することを特徴とする請求項1に記載のコンダクタンスアンプ。 - 前記中点電圧生成回路の出力端と前記比較回路の出力端とは、位相補償用コンデンサを介して接続されていることを特徴とする請求項1又は請求項2に記載のコンダクタンスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099714A JP2005286822A (ja) | 2004-03-30 | 2004-03-30 | コンダクタンスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099714A JP2005286822A (ja) | 2004-03-30 | 2004-03-30 | コンダクタンスアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286822A true JP2005286822A (ja) | 2005-10-13 |
Family
ID=35184721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004099714A Pending JP2005286822A (ja) | 2004-03-30 | 2004-03-30 | コンダクタンスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005286822A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184895A (ja) * | 2006-01-09 | 2007-07-19 | Samsung Electronics Co Ltd | 増幅器および信号増幅方法 |
JP2008182693A (ja) * | 2006-12-28 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 全差動増幅装置 |
JP2011151705A (ja) * | 2010-01-25 | 2011-08-04 | Yokogawa Electric Corp | 差動増幅回路 |
US10574200B2 (en) | 2017-03-31 | 2020-02-25 | Ablic Inc. | Transconductance amplifier |
-
2004
- 2004-03-30 JP JP2004099714A patent/JP2005286822A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184895A (ja) * | 2006-01-09 | 2007-07-19 | Samsung Electronics Co Ltd | 増幅器および信号増幅方法 |
JP2008182693A (ja) * | 2006-12-28 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 全差動増幅装置 |
JP2011151705A (ja) * | 2010-01-25 | 2011-08-04 | Yokogawa Electric Corp | 差動増幅回路 |
US10574200B2 (en) | 2017-03-31 | 2020-02-25 | Ablic Inc. | Transconductance amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060125463A1 (en) | Voltage-controlled current source | |
JP2009105810A (ja) | 増幅装置及びバイアス回路 | |
US20050184805A1 (en) | Differential amplifier circuit | |
US6891433B2 (en) | Low voltage high gain amplifier circuits | |
US5321370A (en) | Operational amplifier with common-mode feedback amplifier circuit | |
US7495510B2 (en) | Current source circuit and differential amplifier | |
TWI487262B (zh) | 電壓/電流轉換電路 | |
US6642788B1 (en) | Differential cascode amplifier | |
US7098736B2 (en) | Amplifier circuit | |
US6538513B2 (en) | Common mode output current control circuit and method | |
US7453104B2 (en) | Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit | |
US10116267B2 (en) | Single-ended amplifier circuit with improved chopper configuration | |
JP2000232340A (ja) | リングオシレータ用遅延回路 | |
KR20180111577A (ko) | 트랜스컨덕턴스 증폭기 | |
US7248104B2 (en) | Operational amplifier | |
JP2005286822A (ja) | コンダクタンスアンプ | |
US7443207B2 (en) | Differential output circuit with stable duty | |
US7315210B2 (en) | Differential operational amplifier | |
JP2019118060A (ja) | オペアンプ | |
JP2008301083A (ja) | 差動信号生成回路 | |
JP2007274626A (ja) | 自動調整回路 | |
US8653858B2 (en) | Signal operating circuit | |
US6914455B2 (en) | Signal amplitude limiting circuit and filter circuit | |
JP2002330058A (ja) | Gm−Cフィルタ | |
CN114077272B (zh) | 一种射频功率整流器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |