JP2011151705A - 差動増幅回路 - Google Patents

Abstract

【課題】市販の差動アンプＩＣを用いる差動増幅回路は、入力インピーダンスを高くするために前段にバッファが必要であり、また一端を基準電圧に固定すると入力信号に応じたコモンモード電圧が発生する。本発明は構成が簡単であり、かつコモンモード電圧が発生しない差動増幅回路を提供することを目的にする。
【解決手段】差動信号が入力され、差動出力信号を出力する差動入出力部４１と、この差動入出力部４１の出力電圧を分圧した電圧と基準電圧の差電圧を前記差動入出力部４１に帰還する差動アンプ４４を具備した。構成が簡単であり、かつコモンモード電圧が発生しない。
【選択図】図１

Description

本発明は、コモンモード電圧が発生せず、かつ入力インピーダンスを高くすることができる簡単な構成の差動増幅回路に関するものである。

図３に温度測定回路の構成を示す。図３において、熱電対１０の出力は差動増幅器１１を介してＡＤ変換器１２に入力され、デジタル値に変換される。このデジタル値はフィルタ１３に入力され、５０／６０Ｈｚのノイズが除去される。なお、ＡＤ変換器１２は差動入力のアナログデジタル変換器である。

このような温度測定回路は、熱電対１０とＡＤ変換器１２の間に差増増幅器１１を配置し、この差動増幅器１１によって熱電対１０の出力を増幅、インピーダンス変換することにより、熱電対１０の出力インピーダンスによる影響を除去している。また、差増増幅器１１の帯域を制限して、ノイズを除去することも行われている。

図４は図３の温度測定回路をより具体的に記述したものである。なお、図３と同じ要素には同一符号を付し、説明を省略する。また、フィルタ１３は記載を省略している。

図４において、２０は差動アンプＩＣであり、差動アンプ２１、２２、加算器２３、２４、および抵抗２５、２６で構成される。差動アンプ２１の出力は加算器２３、２４に入力され、この加算器２３、２４の出力の差電圧は抵抗２５、２６で分圧されて差動アンプ２２の非反転入力端子に印加される。この差動アンプ２２の反転入力端子には、基準電圧Ｖｒｅｆが入力される。

加算器２３は差動アンプ２１、２２の出力電圧を反転した電圧の加算値を出力し、加算器２４は差動アンプ２１と２２の出力電圧の差電圧を出力する。加算器２３と２４の出力電圧はＡＤ変換器１２に入力される。

熱電対１０の出力電圧はバッファ３０、３１、抵抗３２、３３を経由して差動アンプ２１の非反転入力端子と反転入力端子に印加される。また差動アンプＩＣ２０の一方の出力端子と差動アンプ２１の非反転入力端子との間には抵抗３４が外付けされ、他方の出力端子と差動アンプ２１の反転入力端子との間には抵抗３５が外付けされる。

差動アンプＩＣ２０の利得は抵抗３２と３４の比、および抵抗３３と３５の比を変えることにより可変することができる。しかし、差動アンプＩＣ２０で反転増幅器を構成しているので、入力インピーダンスは抵抗３２と３３の抵抗値で決まり、入力インピーダンスを高くすることは困難である。そのため、熱電対１０と抵抗３２、３３との間にバッファ３０、３１を配置して、熱電対１０から見たインピーダンスを高くしている。

図５に、差動アンプを用いない例を示す。なお、図４と同じ要素には同一符号を付し、説明を省略する。図５において、熱電対１０の出力はバッファ３０、３１に入力され、このバッファ３０、３１の出力はＡＤ変換器１２に入力される。基準電圧Ｖｒｅｆはバッファ３６に入力され、このバッファ３６の出力はバッファ３１の非反転入力端子に入力される。

この構成では差動アンプＩＣが不要になるので、構成を簡単にすることができる。また、熱電対１０の片側が基準電圧Ｖｒｅｆで固定されるので、コモンモードノイズを吸収することができる。

なお、これらの例では熱電対１０の出力が入力されるとして説明したが、他のセンサあるいは電圧入力であってもよい。

特開平１１−２１４９３５号公報

しかしながら、このような温度測定回路に用いられる増幅器には、次のような課題があった。

図４の回路は差動アンプＩＣ２０を用いるので構成が簡単になり、かつ利得を可変できるという利点がある。しかし、差動入力アンプＩＣ２０で構成される反転増幅器の入力インピーダンスを高くすることができないので、バッファ３０、３１を外付けしなければならず、構成が複雑になるという課題があった。

また、市販されている差動アンプＩＣは品種が限られているので、市販のアンプを用いることができないこともある。このときは個別部品を組み合わせて差動アンプＩＣと同様のアンプを構成しなければならず、回路構成が複雑になってしまうという課題があった。

図５の回路は差動アンプを用いないので構成がより簡単になるが、バッファ３１の出力は基準電圧Ｖｒｅｆで固定されるので、バッファ３０の出力だけが変化する。このとき、ＡＤ変換器１２の入力の平均値はバッファ３０の出力に依存して変化するので、この平均値がコモンモード電圧になってＡＤ変換器１２に印加される。差動入力のＡＤ変換器はコモンモード電圧が入力信号に応じて変化するとリニアリティが悪化するので、デジタル値の誤差が増大してしまうという課題があった。

本発明の目的は、構成が簡単で入力インピーダンスを高くすることができ、かつ出力信号のコモンモード電圧を除去することができる差動増幅回路を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
差動入力信号が入力され、差動出力信号を出力する差動増幅回路において、
差動入力信号が入力され、この差動入力信号を増幅して差動出力信号を出力する差動入出力部と、
前記差動入出力部が出力する差動出力信号を分圧した電圧および基準電圧が入力され、この分圧した電圧と基準電圧の差電圧に関連する電圧を前記差動入出力部に帰還する第１の増幅器と、
を備えたものである。構成を簡単にすることができる。

請求項２記載の発明は、請求項１に記載の発明において、
前記差動入出力部は、
差動入力信号の一方が入力される第２の増幅器と、
前記差動入力信号の他方が入力される第３の増幅器と、
その一端が前記第２の増幅器に接続される第１の抵抗と、
前記第１の抵抗の他方にその一端が接続され、他端が前記第３の増幅器に接続される第２の抵抗と、
を具備し、この第１、第２の抵抗の接続点に前記第１の増幅器の出力を印加するようにしたものである。入力インピーダンスを高くすることができる。

請求項３記載の発明は、請求項１若しくは請求項２に記載の発明において、
前記第１の増幅器の入力端子と出力端子との間に接続された発振防止用のコンデンサと、前記第１の増幅器の入力端子にその一端が接続された発振防止用の第３の抵抗とを備えたものである。発振を防止できる。

本発明によれば以下のような効果がある。
請求項１、２、および３の発明によれば、差動信号が入力され、差動信号を出力する差動入出力部と、この差動入出力部の差動出力信号を分圧した電圧と基準電圧の差電圧に関連する電圧を前記差動入出力部に帰還する第１の増幅器を備えた。

簡単な構成で、コモンモード電圧を除去することができるという効果がある。特に、この差動増幅回路の出力信号をＡＤ変換器に入力する場合、コモンモード電圧に依存する誤差が発生することがないという効果もある。

また、構成が簡単なために個別部品で構成することができる。このため、品種が少ない市販の差動入力アンプＩＣを用いなくてもよく、高速、低消費電力等、様々な仕様に合わせて設計することができるという効果もある。

また、差動入出力部を２つの増幅器で構成することにより、入力インピーダンスが高くすることができるという効果もある。

さらに、第１の増幅器の入出力間に配置されるコンデンサ、およびこの第１の増幅器の入力端子にその一端が接続される抵抗を用いることにより、回路の発振を防止することができるという効果もある。

本発明の一実施例を示した構成図である。 本発明の他の実施例を示した構成図である。 温度測定回路の構成図である。 従来の温度測定回路の構成図である。 従来の温度測定回路の構成図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る差動増幅回路の一実施例を示した構成図である。

図１において、４０は差動増幅回路であり、差動入出力部４１、差動アンプ４４、入力端子４５および４６、基準電圧端子４７、出力端子４８および４９、抵抗Ｒ５〜Ｒ７、コンデンサＣ１で構成される。差動入出力部４１は、差動アンプ４２および４３、抵抗Ｒ１〜Ｒ４で構成される。

差動アンプ４４、４２、４３はそれぞれ第１、第２、第３の増幅器に相当する。また、抵抗Ｒ２，Ｒ４、Ｒ７はそれぞれ第１、第２、第３の抵抗に相当する。

入力端子４５、４６には、それぞれ差動入力電圧ＶｉｎＰ、ＶｉｎＮが印加され、基準電圧端子４７には基準電圧Ｖｒｅｆが印加される。この差動増幅回路４０の出力電圧ＶｏｕｔＰ、ＶｏｕｔＮはそれぞれ出力端子４８、４９から出力される。出力電圧ＶｏｕｔＰ、ＶｏｕｔＮは差動入力のＡＤ変換器１２に入力され、デジタル値に変換される。このＡＤ変換器１２のＧＮＤ端子は共通電位点に接続される。

差動アンプ４２の非反転入力端子は入力端子４５に接続され、出力端子と反転入力端子との間には抵抗Ｒ１が接続される。差動アンプ４３の反転入力端子は入力端子４６に接続され、出力端子と非反転入力端子との間には抵抗Ｒ３が接続される。

抵抗Ｒ２の一端は差動アンプ４２の反転入力端子に接続され、抵抗Ｒ４の一端は差動アンプ４３の非反転入力端子に接続される。抵抗Ｒ２とＲ４の他端は接続され、この接続点は差動アンプ４４の出力端子に接続される。

差動アンプ４２、４３の出力端子は、それぞれ出力端子４８、４９に接続される。抵抗Ｒ５の一端は差動アンプ４２の出力端子に接続され、抵抗Ｒ６の一端は差動アンプ４３の出力端子に接続される。抵抗Ｒ５とＲ６の他端は接続され、その接続点は差動アンプ４４の非反転入力端子に接続される。

差動アンプ４４の反転入力端子と基準電圧端子４７の間には抵抗Ｒ７が接続される。また、差動アンプ４４の反転入力端子と出力端子との間には、コンデンサＣ１が接続される。

次に、この実施例の動作を説明する。差動入出力部４１には入力端子４５と４６から差動入力電圧ＶｉｎＰ、ＶｉｎＮが入力される。この差動入出力部４１の利得は、抵抗Ｒ１〜Ｒ４によって決定される。

差動入出力部４１の差動出力、すなわち差動アンプ４２と４３の出力は抵抗Ｒ５およびＲ６で分圧され、この分圧された電圧は差動アンプ４４の非反転入力端子に入力される。また、差動アンプ４４の反転入力端子には基準電圧Ｖｒｅｆが入力される。

このため、差動アンプ４４の入力電圧は、差動入出力部４１の出力電圧を抵抗Ｒ５とＲ６で分圧した電圧と基準電圧Ｖｒｅｆの差電圧になる。この電圧は、差動アンプ４４で増幅されて抵抗Ｒ２とＲ４の接続点に入力される。

すなわち、差動入出力部４１の差動出力の平均値は、差動入出力部４１に帰還される。具体的には、この平均値はそれぞれ抵抗Ｒ２、Ｒ４を介して差動アンプ４２、４３の反転入力端子に帰還される。その結果、差動増幅回路４０の出力電圧の同相成分は除去される。

抵抗Ｒ１〜Ｒ６の抵抗値を、それぞれ同じ記号のＲ１〜Ｒ６で表す。また、説明を簡単にするためにＲ２＝Ｒ４＝Ｒｇ、Ｒ１＝Ｒ３＝Ｒｆ、Ｒ５＝Ｒ６＝Ｒｏ、差動入出力部４１の差動出力の電圧をＶｄｉｆｆ、差動アンプ４２、４３の出力電圧をＶｏｐ、Ｖｏｎとすると、下記（１）式が成立する。
Ｖｄｉｆｆ＝Ｖｏｐ−Ｖｏｎ ・・・・・・ （１）
なお、ＶｉｎＰ、ＶｉｎＮはそれぞれ入力端子４５、４６から入力される電圧、すなわち差動入出力部４１の差動入力電圧である。

また、差動アンプ４２、４３の出力電圧Ｖｏｐ、Ｖｏｎは、それぞれ下記（２）、（３）式で与えられる。
Ｖｏｐ＝Ｖｒｅｆ＋（１＋Ｒｆ／Ｒｇ）×（ＶｉｎＰ−ＶｉｎＮ）／２ ・・ （２）
Ｖｏｎ＝Ｖｒｅｆ−（１＋Ｒｆ／Ｒｇ）×（ＶｉｎＰ−ＶｉｎＮ）／２ ・・ （３）

前記（２）、（３）式を前記（１）式に代入すると、下記（４）式が得られる。
Ｖｄｉｆｆ＝（１＋Ｒｆ／Ｒｇ）×（ＶｉｎＰ−ＶｉｎＮ） ・・・・ （４）

差動入出力部４１の出力電圧Ｖｄｉｆｆは差動増幅回路４０の出力でもあるので、前記（４）式から差動増幅回路４０の出力電圧は入力端子４５、４６に印加される電圧ＶｉｎＰ、ＶｉｎＮの差電圧によって変化する。

このため、差動増幅回路４０の差動出力電圧は正確に正負対称に変化するので、コモンモード電圧は発生しない。また、上記（２）、（３）式の左辺、右辺をそれぞれ加算して２で割ると、下記（５）式が得られる。これにより、差動増幅回路４０の出力電圧Ｖｏｐ、Ｖｏｎの平均値は一定となり、コモンモード電圧は発生しない。
（Ｖｏｐ＋Ｖｏｎ）／２＝Ｖｒｅｆ ・・・・ （５）

また、差動入力信号は差動入出力部４１内の差動アンプ４２、４３に入力されるので、容易に入力インピーダンスを高めることができる。さらに、３つの差動アンプ４２〜４３で構成することができるので、差動アンプＩＣを用いず、個別部品で構成できる。

なお、抵抗Ｒ７、コンデンサＣ１は、回路の発振を防止するためのものである。この抵抗Ｒ７、コンデンサＣ１によって、差動アンプ４４は高周波領域では利得１のバッファとして動作し、低周波領域では積分器として動作する。この結果、差動アンプ４２、４３の周波数特性に起因する位相回転が差動アンプ４４によって更に回転することなく、発振を防止する。

図２に本発明の他の実施例を示す。この実施例は、差動増幅回路４０の出力をシングルエンド入力のＡＤ変換器に接続したものである。なお、図１と同じ要素には同一符号を付し、説明を省略する。

図２において、４０は図１と同じ差動増幅回路、５０はシングルエンド入力のＡＤ変換器である。ＡＤ変換器５０の入力端子は差動増幅回路４０の出力端子４８に接続され、ＧＮＤ端子は出力端子４９に接続される。このように接続することにより、差動増幅回路４０をシングルエンド入力のＡＤ変換器の前段に使用することもできる。

なお、図１実施例では差動入出力部４１を２つの差動アンプで構成したが、この構成に限られることはない。差動入力信号を増幅して差動出力信号を出力する構成であればよい。

また、前述したように、抵抗Ｒ７およびコンデンサＣ１は発振を防止するためのものであるので、発振しない安定した回路では必ずしも必要はない。

さらに、差動入出力部４１の利得は必要に応じて任意に選択することができる。

４０ 差動増幅回路
４１ 差動入出力部
４２〜４４ 差動アンプ
４５、４６ 入力端子
４７ 基準電圧端子
４８、４９ 出力端子
１２、５０ ＡＤ変換器
Ｒ１〜Ｒ７ 抵抗
Ｃ１ コンデンサ

Claims (3)

1. 差動入力信号が入力され、差動出力信号を出力する差動増幅回路において、
   差動入力信号が入力され、この差動入力信号を増幅して差動出力信号を出力する差動入出力部と、
   前記差動入出力部が出力する差動出力信号を分圧した電圧および基準電圧が入力され、この分圧した電圧と基準電圧の差電圧に関連する電圧を前記差動入出力部に帰還する第１の増幅器と、
   を備えたことを特徴とする差動増幅回路。
2. 前記差動増幅部は、
   差動入力信号の一方が入力される第２の増幅器と、
   前記差動入力信号の他方が入力される第３の増幅器と、
   その一端が前記第１の増幅器の入力端子に接続される第１の抵抗と、
   前記第１の抵抗の他方にその一端が接続され、他端が前記第２の増幅器の入力端子に接続される第２の抵抗と、
   を具備し、この第１、第２の抵抗の接続点に前記第１の増幅器の出力を印加するようにしたことを特徴とする請求項１記載の差動増幅回路。
3. 前記第１の増幅器の入力端子と出力端子との間に接続された発振防止用のコンデンサと、前記第１の増幅器の入力端子にその一端が接続された発振防止用の第３の抵抗とを備えたことを特徴とする請求項１若しくは請求項２記載の差動増幅回路。

Images