JP2014207571A - 計装アンプ - Google Patents

Abstract

【課題】出力電圧範囲を狭めることなく、出力電流能力を高めることができる計装アンプを提供する。
【解決手段】第１の入力段１は、第１の入力端子に印加された第１の入力電圧をレベルシフトして出力する。第２の入力段２は、第２の入力端子に印加された第２の入力電圧をレベルシフトして出力する。第１の抵抗Ｒ１は、第１の入力段１が出力する電圧と、第２の入力段２が出力する電圧との差に応じた差電流を生成する。第２の抵抗Ｒ２は、差電流を第１の出力電圧に変換する。第３の抵抗Ｒ３は、差電流を第２の出力電圧に変換する。第１の出力段３は、第１の出力電圧を第１の出力端子から出力する。第２の出力段４は、第２の出力電圧を第２の出力端子から出力する。
【選択図】図１

Description

本発明は、各種センサ等の出力信号を増幅する計装アンプに関する。

従来、計装アンプは、各種センサ等の出力信号を高いインピーダンスで受けると共に高精度に増幅する用途に用いられている（例えば、非特許文献１参照）。以下、非特許文献１に記載の計装アンプの構成を説明する。

図３は、非特許文献１に記載の計装アンプの構成を示している。図３に示すように、計装アンプ１００は、第１の入力段１０１と、第２の入力段１０２と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、を有する。

第１の入力段１０１は、正入力端子に印加された正入力電圧（Ｖｉｎｐ）をレベルシフトして出力する。第２の入力段１０２は、負入力端子に印加された負入力電圧（Ｖｉｎｎ）をレベルシフトして出力する。第１の抵抗Ｒ１は、第１の入力段１０１と第２の入力段１０２の間に接続され、第１の入力段１０１が出力する電圧と、第２の入力段１０２が出力する電圧との差の電圧（ΔＶｉｎ＝Ｖｉｎｐ−Ｖｉｎｎ）に応じた差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を生成する。第２の抵抗Ｒ２は、第１の入力段１０１と第２の入力段１０２の間に接続され、第１の抵抗Ｒ１が生成した差電流ΔＩｉｎを第１の出力電圧（Ｖｏｕｔｐ）と第２の出力電圧（Ｖｏｕｔｎ）に変換する。

第１の入力段１０１は、トランジスタＭ１，Ｍ２と、電流源Ｉ１，Ｉ２，Ｉ３と、レベルシフト回路ＬＳ１と、を有する。トランジスタＭ１のゲート端子は正入力端子に接続され、トランジスタＭ１のソース端子は第１の抵抗Ｒ１の一端に接続されている。電流源Ｉ１の一端はトランジスタＭ１のソース端子及び第１の抵抗Ｒ１の一端に接続され、電流源Ｉ１の他端は最高電位に接続されている。トランジスタＭ２のドレイン端子はトランジスタＭ１のソース端子、第１の抵抗Ｒ１の一端、及び電流源Ｉ１の一端に接続され、トランジスタＭ２のソース端子は負出力端子に接続されている。電流源Ｉ２の一端はトランジスタＭ２のソース端子及び第２の抵抗Ｒ２の一端に接続され、電流源Ｉ２の他端は最低電位に接続されている。電流源Ｉ３の一端はトランジスタＭ１のドレイン端子に接続され、電流源Ｉ３の他端は最低電位に接続されている。レベルシフト回路ＬＳ１の一端はトランジスタＭ１のドレイン端子に接続され、レベルシフト回路ＬＳ１の他端はトランジスタＭ２のゲート端子に接続されている。

第２の入力段１０２は、トランジスタＭ３，Ｍ４と、電流源Ｉ４，Ｉ５，Ｉ６と、レベルシフト回路ＬＳ２と、を有する。トランジスタＭ３のゲート端子は負入力端子に接続され、トランジスタＭ３のソース端子は第１の抵抗Ｒ１の他端に接続されている。電流源Ｉ４の一端はトランジスタＭ３のソース端子及び第１の抵抗Ｒ１の他端に接続され、電流源Ｉ４の他端は最高電位に接続されている。トランジスタＭ４のドレイン端子はトランジスタＭ３のソース端子、第１の抵抗Ｒ１の他端、及び電流源Ｉ４の一端に接続され、トランジスタＭ４のソース端子は正出力端子に接続されている。電流源Ｉ５の一端はトランジスタＭ４のソース端子及び第２の抵抗Ｒ２の他端に接続され、電流源Ｉ５の他端は最低電位に接続されている。電流源Ｉ６の一端はトランジスタＭ３のドレイン端子に接続され、電流源Ｉ６の他端は最低電位に接続されている。レベルシフト回路ＬＳ２の一端はトランジスタＭ３のドレイン端子に接続され、レベルシフト回路ＬＳ２の他端はトランジスタＭ４のゲート端子に接続されている。

次に、計装アンプ１００の動作を説明する。第１の入力段１０１は、トランジスタＭ１のゲート端子に正入力電圧（Ｖｉｎｐ）が印加されると、正入力電圧（Ｖｉｎｐ）とトランジスタＭ１のゲート−ソース間電圧（Ｖｇｓ）との和の電圧を出力する。この電圧が、第１の入力段１０１から出力されて第１の抵抗Ｒ１の一端に印加される。第２の入力段１０２は、トランジスタＭ３のゲート端子に負入力電圧（Ｖｉｎｎ）が印加されると、負入力電圧（Ｖｉｎｎ）とトランジスタＭ３のゲート−ソース間電圧（Ｖｇｓ）との和の電圧を出力する。この電圧が、第２の入力段１０２から出力されて第１の抵抗Ｒ１の他端に印加される。以上により、正入力電圧（Ｖｉｎｐ）と負入力電圧（Ｖｉｎｎ）との差の電圧（ΔＶｉｎ＝Ｖｉｎｐ−Ｖｉｎｎ）が第１の抵抗Ｒ１に伝達される。

第１の抵抗Ｒ１は、差電圧（ΔＶｉｎ＝Ｖｉｎｐ−Ｖｉｎｎ）に応じた差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を生成し、電流源Ｉ１，Ｉ４から供給される動作電流を、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じてトランジスタＭ２，Ｍ４に供給する。電流源Ｉ２，Ｉ５は、トランジスタＭ２，Ｍ４に供給される動作電流を吸い込み、電流源Ｉ３，Ｉ６は、トランジスタＭ１，Ｍ３の動作電流を一定に保持する。

電流源Ｉ１は、電流源Ｉ３が設定する動作電流をトランジスタＭ１に供給すると共に、第１の抵抗Ｒ１が生成する差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じた動作電流をトランジスタＭ２に供給する。電流源Ｉ４は、電流源Ｉ６が設定する動作電流をトランジスタＭ３に供給すると共に、第１の抵抗Ｒ１が生成する差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じた動作電流をトランジスタＭ４に供給する。第２の抵抗Ｒ２は、第１の抵抗Ｒ１が生成した差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を第１の出力電圧（Ｖｏｕｔｐ）と第２の出力電圧（Ｖｏｕｔｎ）に変換する。

より具体的には、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）は、電流源Ｉ１，Ｉ４から供給される動作電流の一部であり、以下の（１）式〜（３）式で表される。（１）式〜（３）式において、電流源Ｉ２，Ｉ３，Ｉ５，Ｉ６が供給する動作電流がＩｂｉａｓであり、電流源Ｉ１，電流源Ｉ４が供給する動作電流が２Ｉｂｉａｓであり、トランジスタＭ２の動作電流がＩｍ２であり、トランジスタＭ４の動作電流がＩｍ４である。

また、トランジスタＭ４，Ｍ６に供給される動作電流（Ｉｍ２，Ｉｍ４）は全て電流源Ｉ２，Ｉ５に吸い込まれるため、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）は全て第２の抵抗Ｒ２に供給される。このため、第１の出力電圧（Ｖｏｕｔｐ）と第２の出力電圧（Ｖｏｕｔｎ）の差の電圧をΔＶｏｕｔとすると、（４）式、（５）式が得られる。

従って、計装アンプ１００は、正入力電圧（Ｖｉｎｐ）と負入力電圧（Ｖｉｎｎ）の差の電圧（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を第１の抵抗Ｒ１と第２の抵抗Ｒ２の抵抗比に応じて 、２（Ｒ２／Ｒ１）倍に増幅する。

Refet Firat Yagicioglu, A 200uW Eight-Channel EEG Acquisition ASIC for Ambulatory EEG Systems, IEEE JOURNAL SOLID-STATE CIRCUITS,Vol43,No12 DECEMBER 2008 pp3025-3338

上述した計装アンプ１００において、電流源Ｉ１，Ｉ４から供給される電流を２Ｉｂｉａｓに設定すると共に、電流源Ｉ２，Ｉ３，Ｉ５，Ｉ６に吸い込まれる電流をＩｂｉａｓに設定する必要がある。この場合、最高電位から電流源Ｉ１，Ｉ４に流れる電流の合計は、電流源Ｉ２，Ｉ３，Ｉ５，Ｉ６から最低電位に流れる電流の合計に等しい。また、第１の抵抗Ｒ１に流れる差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）と、第２の抵抗Ｒ２に流れる差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）とは、大きさが等しく向きが逆である。従って、正出力端子から外部へ流れる電流、又は外部から正出力端子へ流れる電流は略ゼロである。同様に、負出力端子から外部へ流れる電流、又は外部から負出力端子へ流れる電流は略ゼロである。

このため、計装アンプ１００の正出力端子、負出力端子から外部へ流れる電流、又は外部から計装アンプ１００の正出力端子、負出力端子へ流れる電流を示す出力電流能力は略ゼロである。従って、計装アンプ１００の後段に接続される負荷又は回路のインピーダンスを極めて大きくしなければ、出力電圧が減衰する。

より具体的には、図４に示すように、計装アンプ１００の後段に、容量帰還型の可変利得回路２００が接続される場合、可変利得回路２００の入力インピーダンスは、入力側の容量（ｃ）のインピーダンスによる小さい値（１／ｊωｃ）となり、計装アンプ１００の出力電圧が減衰する。そのため、図５に示すように、計装アンプ１００と可変利得回路２００の間にバッファ回路３００を挿入し、計装アンプ１００の出力電圧を正確に可変利得回路２００へ伝達させる必要がある。

しかしながら、計装アンプ１００と可変利得回路２００の間にバッファ回路３００を挿入すると、バッファ回路３００が持つオフセット電圧（図５の例では、トランジスタのゲート−ソース間電圧）の分だけ可変利得回路２００へ伝達可能な電圧範囲が狭くなる。

本発明は、上述した課題に鑑みてなされたものであって、出力電圧範囲を狭めることなく、出力電流能力を高めることができる計装アンプを提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、第１の入力端子に印加された第１の入力電圧をレベルシフトして出力する第１の入力段と、第２の入力端子に印加された第２の入力電圧をレベルシフトして出力する第２の入力段と、前記第１の入力段が出力する電圧と、前記第２の入力段が出力する電圧との差に応じた差電流を生成する第１の抵抗と、前記差電流を第１の出力電圧に変換する第２の抵抗と、前記差電流を第２の出力電圧に変換する第３の抵抗と、前記第１の出力電圧を第１の出力端子から出力する第１の出力段と、前記第２の出力電圧を第２の出力端子から出力する第２の出力段と、を有することを特徴とする計装アンプである。

また、本発明の計装アンプにおいて、前記第１の出力段は、ドレイン端子が前記第１の出力端子及び前記第２の抵抗の一端に接続され、ゲート端子が前記第１の入力段に接続される第１のトランジスタと、前記第１のトランジスタのドレイン端子、前記第２の抵抗の一端、及び前記第１の出力端子に接続される第１の電流源と、を有し、前記第２の出力段は、ドレイン端子が前記第２の出力端子及び前記第３の抵抗の一端に接続され、ゲート端子が前記第２の入力段に接続される第２のトランジスタと、前記第２のトランジスタのドレイン端子、前記第３の抵抗の一端、及び前記第２の出力端子に接続される第２の電流源と、を有することを特徴とする。

また、本発明の計装アンプにおいて、前記第１の入力段は、ゲート端子が前記第１の入力端子に接続され、ソース端子が前記第１の抵抗の一端に接続される第３のトランジスタと、前記第３のトランジスタのソース端子及び前記第１の抵抗の一端に接続される第３の電流源と、ドレイン端子が前記第３のトランジスタのソース端子、前記第１の抵抗の一端、及び前記第３の電流源の一端に接続される第４のトランジスタと、前記第４のトランジスタのソース端子及び前記第２の抵抗の他端に接続される第４の電流源と、前記第３のトランジスタのドレイン端子に接続される第５の電流源と、一端が前記第３のトランジスタのドレイン端子に接続され、他端が前記第４のトランジスタのゲート端子に接続される第１のレベルシフト回路と、を有し、前記第２の入力段は、ゲート端子が前記第２の入力端子に接続され、ソース端子が前記第１の抵抗の他端に接続される第５のトランジスタと、前記第５のトランジスタのソース端子及び前記第１の抵抗の他端に接続される第６の電流源と、ドレイン端子が前記第５のトランジスタのソース端子、前記第１の抵抗の他端、及び前記第６の電流源の一端に接続される第６のトランジスタと、前記第６のトランジスタのソース端子及び前記第３の抵抗の他端に接続される第７の電流源と、前記第５のトランジスタのドレイン端子に接続される第８の電流源と、一端が前記第５のトランジスタのドレイン端子に接続され、他端が前記第６のトランジスタのゲート端子に接続される第２のレベルシフト回路と、を有することを特徴とする。

本発明によれば、第１の抵抗が生成する差電流から、第２の抵抗及び第３の抵抗を用いて第１の出力電圧及び第２の出力電圧を生成し、第１の出力段と第２の出力段を介して出力することにより、計装アンプの出力電圧範囲を狭めることなく、出力電流能力を高めることができる。

本発明の一実施形態に係る計装アンプの構成を示す回路図である。 本発明の一実施形態に係る計装アンプの構成を示す回路図である。 従来の計装アンプの構成を示す回路図である。 従来の計装アンプの接続例を示す回路図である。 従来の計装アンプの接続例を示す回路図である。

以下、図面を参照し、本発明の実施形態を説明する。

＜構成概要＞
図１は、本発明の一実施形態に係る計装アンプ１０の構成を示している。図１に示すように、計装アンプ１０は、第１の入力段１と、第２の入力段２と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３と、第１の出力段３と、第２の出力段４と、を有する。

第１の入力段１は、正入力端子（第１の入力端子）に印加された、第１の入力電圧である正入力電圧（Ｖｉｎｐ）をレベルシフトして出力する。第２の入力段２は、負入力端子（第２の入力端子）に印加された、第２の入力電圧である負入力電圧（Ｖｉｎｎ）をレベルシフトして出力する。第１の抵抗Ｒ１は、第１の入力段１が出力する電圧と、第２の入力段２が出力する電圧との差の電圧（ΔＶｉｎ＝Ｖｉｎｐ−Ｖｉｎｎ）に応じた差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を生成する。第２の抵抗Ｒ２は、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を第１の出力電圧（Ｖｏｕｔｐ）に変換する。第３の抵抗Ｒ３は、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を第２の出力電圧（Ｖｏｕｔｎ）に変換する。第１の出力段３は、第１の出力電圧（Ｖｏｕｔｐ）を正出力端子（第１の出力端子）から出力する。第２の出力段４は、第２の出力電圧（Ｖｏｕｔｎ）を負出力端子（第２の出力端子）から出力する。

第１の出力段３は、トランジスタＭ１（第１のトランジスタ）と、電流源Ｉ１（第１の電流源）と、を有する。トランジスタＭ１のドレイン端子は正出力端子及び第２の抵抗Ｒ２の一端に接続され、トランジスタＭ１のゲート端子は第１の入力段１におけるトランジスタＭ３のドレイン端子に接続され、トランジスタＭ１のソース端子は最低電位に接続されている。電流源Ｉ１の一端はトランジスタＭ１のドレイン端子、第２の抵抗Ｒ２の一端、及び正出力端子に接続され、電流源Ｉ１の他端は最高電位に接続されている。

第２の出力段４は、トランジスタＭ２（第２のトランジスタ）と、電流源Ｉ２（第２の電流源）と、を有する。トランジスタＭ２のドレイン端子は負出力端子及び第３の抵抗Ｒ３の一端に接続され、トランジスタＭ２のゲート端子は第２の入力段２におけるトランジスタＭ５のドレイン端子に接続され、トランジスタＭ２のソース端子は最低電位に接続されている。電流源Ｉ２の一端はトランジスタＭ２のドレイン端子、第３の抵抗Ｒ３の一端、及び負出力端子に接続され、電流源Ｉ２の他端は最高電位に接続されている。

第１の入力段１は、トランジスタＭ３（第３のトランジスタ），Ｍ４（第４のトランジスタ）と、電流源Ｉ３（第３の電流源），Ｉ４（第４の電流源），Ｉ５（第５の電流源）と、レベルシフト回路ＬＳ１（第１のレベルシフト回路）と、を有する。トランジスタＭ３のゲート端子は正入力端子に接続され、トランジスタＭ３のソース端子は第１の抵抗Ｒ１の一端に接続されている。電流源Ｉ３の一端はトランジスタＭ３のソース端子及び第１の抵抗Ｒ１の一端に接続され、電流源Ｉ３の他端は最高電位に接続されている。トランジスタＭ４のドレイン端子はトランジスタＭ３のソース端子、第１の抵抗Ｒ１の一端、及び電流源Ｉ３の一端に接続されている。

電流源Ｉ４の一端はトランジスタＭ４のソース端子及び第２の抵抗Ｒ２の他端に接続され、電流源Ｉ４の他端は最低電位に接続されている。電流源Ｉ５の一端はトランジスタＭ３のドレイン端子に接続され、電流源Ｉ５の他端は最低電位に接続されている。レベルシフト回路ＬＳ１の一端はトランジスタＭ３のドレイン端子に接続され、レベルシフト回路ＬＳ１の他端はトランジスタＭ４のゲート端子に接続されている。

第２の入力段２は、トランジスタＭ５（第５のトランジスタ），Ｍ６（第６のトランジスタ）と、電流源Ｉ６（第６の電流源），Ｉ７（第７の電流源），Ｉ８（第８の電流源）と、レベルシフト回路ＬＳ２（第２のレベルシフト回路）と、を有する。トランジスタＭ５のゲート端子は負入力端子に接続され、トランジスタＭ５のソース端子は第１の抵抗Ｒ１の他端に接続されている。電流源Ｉ６の一端はトランジスタＭ５のソース端子及び第１の抵抗Ｒ１の他端に接続され、電流源Ｉ６の他端は最高電位に接続されている。トランジスタＭ６のドレイン端子はトランジスタＭ５のソース端子、第１の抵抗Ｒ１の他端、及び電流源Ｉ６の一端に接続されている。

電流源Ｉ７の一端はトランジスタＭ６のソース端子及び第３の抵抗Ｒ３の他端に接続され、電流源Ｉ７の他端は最低電位に接続されている。電流源Ｉ８の一端はトランジスタＭ５のドレイン端子に接続され、電流源Ｉ８の他端は最低電位に接続されている。レベルシフト回路ＬＳ２の一端はトランジスタＭ５のドレイン端子に接続され、レベルシフト回路ＬＳ２の他端はトランジスタＭ６のゲート端子に接続されている。

本実施形態では、第１の抵抗Ｒ１、第２の抵抗Ｒ２、及び第３の抵抗Ｒ３は同一種類の抵抗で構成されている。

次に、計装アンプ１０の動作を説明する。第１の入力段１は、トランジスタＭ３のゲート端子に正入力電圧（Ｖｉｎｐ）が印加されると、正入力電圧（Ｖｉｎｐ）とトランジスタＭ３のゲート−ソース間電圧（Ｖｇｓ）との和の電圧を出力する。この電圧が、第１の入力段１から出力されて第１の抵抗Ｒ１の一端に印加される。第２の入力段２は、トランジスタＭ５のゲート端子に負入力電圧（Ｖｉｎｎ）が印加されると、負入力電圧（Ｖｉｎｎ）とトランジスタＭ５のゲート−ソース間電圧（Ｖｇｓ）との和の電圧を出力する。この電圧が、第２の入力段２から出力されて第１の抵抗Ｒ１の他端に印加される。以上により、正入力電圧（Ｖｉｎｐ）と負入力電圧（Ｖｉｎｎ）との差の電圧（ΔＶｉｎ＝Ｖｉｎｐ−Ｖｉｎｎ）が第１の抵抗Ｒ１に伝達される。

第１の抵抗Ｒ１は、差電圧（ΔＶｉｎ＝Ｖｉｎｐ−Ｖｉｎｎ）に応じた差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を生成し、電流源Ｉ３，Ｉ６から供給される動作電流を、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じてトランジスタＭ４，Ｍ６に供給する。

電流源Ｉ３は、電流源Ｉ５が設定する動作電流をトランジスタＭ３に供給すると共に、第１の抵抗Ｒ１が生成する差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じた動作電流をトランジスタＭ４に供給する。電流源Ｉ６は、電流源Ｉ８が設定する動作電流をトランジスタＭ５に供給すると共に、第１の抵抗Ｒ１が生成する差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じた動作電流をトランジスタＭ６に供給する。

電流源Ｉ４は、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じて変化するトランジスタＭ４の動作電流、及び第２の抵抗Ｒ２を介して供給される電流源Ｉ１の動作電流を吸い込む。電流源Ｉ７は、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）に応じて変化するトランジスタＭ６の動作電流、及び第３の抵抗Ｒ３を介して供給される電流源Ｉ２の動作電流を吸い込む。

電流源Ｉ１は、第２の抵抗Ｒ２を介して電流源Ｉ４に吸い込まれる動作電流、トランジスタＭ１の動作電流、及び正出力端子を介して吐き出される電流を供給する。電流源Ｉ２は、第３の抵抗Ｒ３を介して電流源Ｉ７に吸い込まれる動作電流、トランジスタＭ２の動作電流、及び負出力端子を介して吐き出される電流を供給する。

第２の抵抗Ｒ２は、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を第１の出力電圧（Ｖｏｕｔｐ）に変換し、第１の出力段３を介して出力する。第３の抵抗Ｒ３は、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）を第２の出力電圧（Ｖｏｕｔｎ）に変換し、第２の出力段４を介して出力する。

より具体的には、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）は、電流源Ｉ３，Ｉ６から供給される動作電流の一部であり、以下の（６）式〜（８）式で表される。（６）式〜（８）式において、電流源Ｉ１，Ｉ２，Ｉ４，Ｉ５，Ｉ７，Ｉ８が供給する動作電流がＩｂｉａｓであり、電流源Ｉ３，電流源Ｉ６が供給する動作電流が２Ｉｂｉａｓであり、トランジスタＭ４の動作電流がＩｍ４であり、トランジスタＭ６の動作電流がＩｍ６である。

第２の抵抗Ｒ２に供給される差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）は、電流源Ｉ１又はトランジスタＭ１から供給され、第３の抵抗Ｒ３に供給される差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）は、電流源Ｉ２又はトランジスタＭ２から供給される。第１の出力電圧（Ｖｏｕｔｐ）と第２の出力電圧（Ｖｏｕｔｎ）は、以下の（９）式、（１０）式となる。

ここで、第２の抵抗Ｒ２と第３の抵抗Ｒ３の抵抗値が等しい（Ｒ２＝Ｒ３＝Ｒ２，３）とし、第１の出力電圧（Ｖｏｕｔｐ）と第２の出力電圧（Ｖｏｕｔｎ）の差電圧をΔＶｏｕｔとすると、以下の（１１）式が得られる。

また、以下の（１２）式、（１３）式が得られる。

ここで、第２の抵抗Ｒ２と第３の抵抗Ｒ３の抵抗値が等しい（Ｒ２＝Ｒ３＝Ｒ２，３）とすると、以下の（１４）式が得られる。

従って、計装アンプ１０は、正入力電圧（Ｖｉｎｐ）と負入力電圧（Ｖｉｎｎ）の差電圧（ΔＶｉｎ＝Ｖｉｎｐ−Ｖｉｎｎ）を、第１の抵抗Ｒ１と、第２の抵抗Ｒ２又は第３の抵抗Ｒ３との比に応じて、２×（Ｒ２，３／Ｒ１）倍に増幅している。

上述した計装アンプ１０において、電流源Ｉ４，Ｉ５，Ｉ７，Ｉ８が供給する動作電流はＩｂｉａｓに設定され、電流源Ｉ３，Ｉ６が供給する動作電流は２Ｉｂｉａｓに設定される。この場合、最高電位から電流源Ｉ３，Ｉ６に流れる電流の合計は、電流源Ｉ４，Ｉ５，Ｉ７，Ｉ８から最低電位に流れる電流の合計に等しい。また、電流源Ｉ１，Ｉ２が供給する動作電流をＩｏｕｔとし、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）をＩｏｕｔよりも十分小さくすると、正出力端子から外部へ流れる電流、又は外部から正出力端子へ流れる電流をＩｏｕｔにすると共に、負出力端子から外部へ流れる電流、又は外部から負出力端子へ流れる電流をＩｏｕｔにすることができる。つまり、出力電流能力をＩｏｕｔに設定することができる。なお、差電流（ΔＩｉｎ＝ΔＶｉｎ／Ｒ１）をＩｏｕｔよりも十分小さくするには、想定される差電圧ΔＶｉｎをＲ１で割ることにより得られる電流値を予め算出しておき、この電流値に対して出力電流値（Ｉｏｕｔ）を十分大きな値に設定すればよい。

従って、電流源Ｉ１，Ｉ２の動作電流（Ｉｏｕｔ）を、計装アンプ１０の後段に接続される図示しない回路又は負荷を駆動するために必要な電流よりも大きな電流に設定することにより、計装アンプ１０の出力電圧が減衰することはない。また、計装アンプ１０と図示しない後段の回路又は負荷との間に、図５に示すようなバッファ回路３００を挿入する必要も無いため、計装アンプ１０の出力電圧範囲を狭めることも無い。

上述したように、本実施形態によれば、第１の抵抗Ｒ１が生成する差電流から、第２の抵抗Ｒ２及び第３の抵抗Ｒ３を用いて第１の出力電圧及び第２の出力電圧を生成し、第１の出力段３と第２の出力段４を介して出力することにより、計装アンプ１０の出力電圧範囲を狭めることなく、出力電流能力を高めることができる。

また、計装アンプ１０の出力電流値（Ｉｏｕｔ）を大きく設定することによって、計装アンプ１０の出力インピーダンスをより低くすることが可能となる。計装アンプ１０の後段に接続される回路又は負荷におけるインピーダンスは計装アンプ１０の出力インピーダンスよりも大きくなければならないので、計装アンプ１０の出力インピーダンスをより低くすることによって、計装アンプ１０の後段に接続される回路又は負荷におけるインピーダンスの制約を緩和することができる。

本実施形態の説明では、第１の抵抗Ｒ１と、第２の抵抗Ｒ２及び第３の抵抗Ｒ３とが同一種類の抵抗で構成されているが、それらが異なる種類の抵抗で構成されていても良い。

また、本実施形態の説明では、正出力電圧と負出力電圧の中点電圧（Ｖｃｍ）を決定する回路を省略したが、図２に示すように第２の抵抗Ｒ２を第２の抵抗Ｒ２ａと第２の抵抗Ｒ２ｂに分割すると共に第３の抵抗Ｒ３を第３の抵抗Ｒ３ａと第３の抵抗Ｒ３ｂに分割し、分割した抵抗の間に中点電圧（Ｖｃｍ）を接続しても良い。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

１，１０１ 第１の入力段、２，１０２ 第２の入力段、３ 第１の出力段、４ 第２の出力段、１０，１００ 計装アンプ、Ｒ１ 第１の抵抗、Ｒ２，Ｒ２ａ，Ｒ２ｂ 第２の抵抗、Ｒ３，Ｒ３ａ，Ｒ３ｂ 第３の抵抗

Claims (3)

1. 第１の入力端子に印加された第１の入力電圧をレベルシフトして出力する第１の入力段と、
   第２の入力端子に印加された第２の入力電圧をレベルシフトして出力する第２の入力段と、
   前記第１の入力段が出力する電圧と、前記第２の入力段が出力する電圧との差に応じた差電流を生成する第１の抵抗と、
   前記差電流を第１の出力電圧に変換する第２の抵抗と、
   前記差電流を第２の出力電圧に変換する第３の抵抗と、
   前記第１の出力電圧を第１の出力端子から出力する第１の出力段と、
   前記第２の出力電圧を第２の出力端子から出力する第２の出力段と、
   を有することを特徴とする計装アンプ。
2. 前記第１の出力段は、
   ドレイン端子が前記第１の出力端子及び前記第２の抵抗の一端に接続され、ゲート端子が前記第１の入力段に接続される第１のトランジスタと、
   前記第１のトランジスタのドレイン端子、前記第２の抵抗の一端、及び前記第１の出力端子に接続される第１の電流源と、
   を有し、
   前記第２の出力段は、
   ドレイン端子が前記第２の出力端子及び前記第３の抵抗の一端に接続され、ゲート端子が前記第２の入力段に接続される第２のトランジスタと、
   前記第２のトランジスタのドレイン端子、前記第３の抵抗の一端、及び前記第２の出力端子に接続される第２の電流源と、
   を有することを特徴とする請求項１に記載の計装アンプ。
3. 前記第１の入力段は、
   ゲート端子が前記第１の入力端子に接続され、ソース端子が前記第１の抵抗の一端に接続される第３のトランジスタと、
   前記第３のトランジスタのソース端子及び前記第１の抵抗の一端に接続される第３の電流源と、
   ドレイン端子が前記第３のトランジスタのソース端子、前記第１の抵抗の一端、及び前記第３の電流源の一端に接続される第４のトランジスタと、
   前記第４のトランジスタのソース端子及び前記第２の抵抗の他端に接続される第４の電流源と、
   前記第３のトランジスタのドレイン端子に接続される第５の電流源と、
   一端が前記第３のトランジスタのドレイン端子に接続され、他端が前記第４のトランジスタのゲート端子に接続される第１のレベルシフト回路と、
   を有し、
   前記第２の入力段は、
   ゲート端子が前記第２の入力端子に接続され、ソース端子が前記第１の抵抗の他端に接続される第５のトランジスタと、
   前記第５のトランジスタのソース端子及び前記第１の抵抗の他端に接続される第６の電流源と、
   ドレイン端子が前記第５のトランジスタのソース端子、前記第１の抵抗の他端、及び前記第６の電流源の一端に接続される第６のトランジスタと、
   前記第６のトランジスタのソース端子及び前記第３の抵抗の他端に接続される第７の電流源と、
   前記第５のトランジスタのドレイン端子に接続される第８の電流源と、
   一端が前記第５のトランジスタのドレイン端子に接続され、他端が前記第６のトランジスタのゲート端子に接続される第２のレベルシフト回路と、
   を有することを特徴とする請求項１に記載の計装アンプ。

Images