JP2009100352A - Ｄ級増幅回路 - Google Patents

Abstract

【課題】三角波信号の歪みを除去してＤ級増幅器の出力信号の歪みを低減する。
【解決手段】三角波生成器ＴＲＩの積分部ＩＮＴは全差動増幅器ＡＡＭＰを備え、矩形波生成回路ＯＳＣから供給された矩形波信号Ｖrec１、インバータＩＮＶから供給された矩形波信号Ｖrec２をそれぞれ積分して、三角波信号Ｖtri１，Ｖtri２を生成する。差動増幅部ＤＩＦは、積分部ＩＮＴから供給された２つの三角波信号Ｖtri１，Ｖtri２の電圧差分を増幅する。三角波信号Ｖtri１，Ｖtri２は、逆相となり、積分部ＩＮＴの非直線性、ノイズ信号の影響により、三角波信号Ｖtri１，Ｖtri２に歪み電圧が重畳しても、歪み電圧はキャンセルされる。
【選択図】図２

Description

本発明は、Ｄ級増幅回路に関するものである。

入力されたアナログ音声信号をデジタル変調して電力増幅するＤ級増幅回路（ディジタルアンプ）が、オーディオなどの分野に広く利用されている（例えば、特許文献１参照）。

また、出力段の増幅器をブリッジ接続することにより、出力電力を増大する技術として、ＢＴＬ（Bridged Trans Less）方式増幅器が知られている（例えば、特許文献２参照）。Ｄ級増幅回路も、出力パワーを増大するために、ＢＴＬ方式を採用可能である。

このようなＤ級増幅回路は、三角波生成回路を備える。この三角波生成回路は、入力されたアナログ音声信号を反転増幅した増幅信号、この増幅信号を反転増幅した増幅信号、と比較する三角波信号を生成する。このような三角波生成回路は、三角波信号を生成するため、積分器を備える。
特開２００６−１０１０２２号公報（第４−６頁、図１） 特開２００６−３４０１５２号公報（第９−１１頁、図６）

しかし、この積分器を、正確な入出力特性を有するように構成することは難しい。このような積分器の非直線性により、三角波生成回路が生成する三角波信号に歪みが生じる。

また、三角波信号にノイズ信号が重畳すると、同じように三角波信号に歪みが生じる。この三角波信号が歪むと、後段に接続された駆動部の矩形波信号の信号幅を正確に制御することができず、出力する音声信号にも歪みが生じる。

本発明は、このような従来の問題点に鑑みてなされたもので、出力信号の歪みを低減することが可能なＤ級増幅回路を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係るＤ級増幅回路は、
入力信号を反転増幅する第１の増幅回路と、
前記第１の増幅回路の出力信号を反転増幅する第２の増幅回路と、
第１の三角波信号と前記第１の三角波信号が反転した第２の三角波信号とを生成し、生成した前記第１の三角波信号の信号レベルと前記第２の三角波信号の信号レベルとの差分を増幅することにより第３の三角波信号を生成する三角波信号生成回路と、
前記三角波信号生成回路により生成された第３の三角波信号の信号レベルと前記第１の増幅回路の出力信号の信号レベルとに基づいて第１の矩形波信号を生成し、前記三角波信号生成回路により生成された前記第３の三角波信号の信号レベルと前記第２の増幅回路の出力信号の信号レベルとに基づいて第２の矩形波信号を生成し、生成した前記第１の矩形波信号と前記第２の矩形波信号とに基づいて負荷を駆動する駆動部と、を備えたことを特徴とする。

前記三角波信号生成回路は、
第３の矩形波信号を生成する矩形波生成器と、
前記矩形波生成器が生成した前記第３の矩形波信号を反転させて第４の矩形波信号を生成するインバータと、
前記矩形波生成器が生成した前記第３の矩形波信号を積分して前記第１の三角波信号を生成し、前記インバータが生成した前記第４の矩形波信号を積分して、前記第２の三角波信号を生成する積分部と、
前記積分部が生成した前記第１の三角波信号の信号レベルと前記第２の三角波信号の信号レベルとの差分を増幅することにより前記第３の三角波信号を生成する差動増幅回路と、によって構成されることが望ましい。

前記積分部は、全差動増幅器によって構成されることが望ましい。

前記矩形波生成器と前記積分部と前記差動増幅回路とは回路基板上に近接して配置されていることが望ましい。

本発明によれば、三角波信号の歪みを改善し、出力信号の歪みを低減することができる。

以下、本発明の実施形態に係るＤ級増幅回路（アンプ）を図面を参照して説明する。
図１に示すように、本実施形態に係るＤ級増幅回路１００は、アナログ入力電圧信号Ｖinをパルス幅変換して、矩形波信号として出力する回路であり、ＢＴＬ（Bridged Trans Less）方式の構成を有し、正極性と負極性の２つの出力端子が誘導性負荷としてのスピーカＳＰに直接接続される。

Ｄ級増幅回路１００は、入力端子Ｔinと、出力端子ＴoutＮ及びＴoutＰと、増幅部１１と、三角波生成器ＴＲＩと、駆動部ＤＲＶと、差動部ＤＡＭＰと、抵抗Ｒ４と、から構成される。増幅部１１と三角波生成器ＴＲＩと差動部ＤＡＭＰとは、電源装置（図示せず）から電圧が印加され、電流が供給されている。

増幅部１１は、アナログ入力電圧信号Ｖinを電力増幅するものであり、増幅器ＡＭＰ１と増幅器ＡＭＰ２と、抵抗Ｒ１１，１２，２１，２２と、によって構成される。

入力端子Ｔinは、増幅器ＡＭＰ１の反転入力端子（−）に接続されている。増幅器ＡＭＰ１は、アナログ入力電圧信号Ｖinを増幅率αで増幅し、増幅した増幅信号Ｖamp１を出力するものである。

増幅器ＡＭＰ１の反転入力端子（−）は、負帰還（ネガティブフィードバック）がかかるように、抵抗Ｒ１２を介して、増幅器ＡＭＰ１の出力端に接続され、増幅器ＡＭＰ１の増幅信号Ｖamp１が供給される。増幅器ＡＭＰ１の非反転入力端子（＋）には、接地電圧等の基準電圧が印加されている。

増幅器ＡＭＰ２は増幅率が１倍の反転増幅器であり、その反転入力端子（−）には、抵抗Ｒ２１を介して増幅器ＡＭＰ１が出力した増幅信号Ｖamp１が印加される。

また、増幅器ＡＭＰ２の反転入力端子（−）は、負帰還がかかるように、抵抗Ｒ２２を介して、増幅器ＡＭＰ２の出力端に接続され、増幅器ＡＭＰ２の増幅信号Ｖamp２が供給される。増幅器ＡＭＰ２の非反転入力端子（＋）には、接地電圧等の基準電圧が印加されている。

三角波生成器ＴＲＩは、ＢＴＬの増幅器ＡＭＰ１，ＡＭＰ２が出力した増幅信号Ｖamp１，Ｖamp２の電圧と比較する三角波信号Ｖtriを生成するものである。

三角波生成器ＴＲＩは、図２（ａ）に示すように、矩形波生成回路ＯＳＣと、インバータＩＮＶと、積分部ＩＮＴと、差動増幅部ＤＩＦと、を備える。

この三角波生成器ＴＲＩは、矩形波信号Ｖrec１、矩形波信号Ｖrec１を反転させて位相が１８０°異なる逆位相の矩形波信号Ｖrec２から、それぞれ三角波信号Ｖtri１，Ｖtri２を生成して、それぞれの電圧（信号レベル）の差分を増幅するように構成されている。

三角波生成器ＴＲＩがこのように構成されて、出力する三角波信号Ｖtriは、次の式（１）によって表される。
Ｖtri＝（Ｖtri１＋Ｖwarp）−（Ｖtri２＋Ｖwarp）
＝Ｖtri１−Ｖtri２ （１）
但し、Ｖwarp：積分部ＩＮＴの非直線性、ノイズ信号によって
三角波信号Ｖtriに重畳する歪み電圧
即ち、この式（１）に示すように、歪み電圧Ｖwarpはキャンセルされることになり、三角波生成器ＴＲＩは、積分部ＩＮＴの非直線性、ノイズ信号による三角波信号Ｖtriの歪みを除去することになる。

図２（ａ）に示す矩形波生成回路ＯＳＣは、矩形波信号Ｖrec１を生成するものであり、生成した矩形波信号Ｖrec１を積分部ＩＮＴとインバータＩＮＶとに供給する。

インバータＩＮＶは、矩形波生成回路ＯＳＣから供給された矩形波信号Ｖrec１を反転することにより、矩形波信号Ｖrec１に対する位相を１８０°異なるようにした矩形波信号Ｖrec２を生成するものである。インバータＩＮＶは、生成した矩形波信号Ｖrec２を積分部ＩＮＴに供給する。

積分部ＩＮＴは、矩形波生成回路ＯＳＣから供給された矩形波信号Ｖrec１とインバータＩＮＶから供給された矩形波信号Ｖrec２とをそれぞれ積分することにより、三角波信号Ｖtri１，Ｖtri２を生成するものである。

積分部ＩＮＴは、図２（ａ）に示すように、全差動増幅器ＡＡＭＰと、コンデンサＣ１，Ｃ２と、抵抗Ｒ４１，４２と、によって構成される。

全差動増幅器ＡＡＭＰは、抵抗Ｒ４１を介して供給された矩形波信号Ｖrec１と抵抗Ｒ４２を介して供給された矩形波信号Ｖrec２とをそれぞれ等しい増幅率で増幅するものである。全差動増幅器ＡＡＭＰは、非反転入力端子（＋）と、反転入力端子（−）と、出力端（−）と、出力端（＋）と、を有している。

全差動増幅器ＡＡＭＰの非反転入力端子（＋）は、抵抗Ｒ４１を介して、矩形波生成回路ＯＳＣの出力端に接続され、反転入力端子（−）は、抵抗Ｒ４２を介して、インバータＩＮＶの出力端に接続される。

コンデンサＣ１の一端は、負帰還がかかるように、全差動増幅器ＡＡＭＰの非反転入力端子（＋）に接続され、他端は、全差動増幅器ＡＡＭＰの出力端（−）に接続される。コンデンサＣ２の一端は、負帰還がかかるように、全差動増幅器ＡＡＭＰの反転入力端子（−）に接続され、他端は、全差動増幅器ＡＡＭＰの出力端（＋）に接続される。

全差動増幅器ＡＡＭＰは、図２（ｂ）に示すように、増幅器ＡＭＰ１１，１２と、抵抗Ｒ４３，Ｒ４４と、によって構成される。

ＡＭＰ１１の非反転入力端子（＋）には、抵抗Ｒ４１を介して矩形波信号Ｖrec１が供給され、反転入力端子（−）には、抵抗Ｒ４２を介して矩形波信号Ｖrec２が供給される。

抵抗Ｒ４３と抵抗Ｒ４４とは、直列接続され、直列接続された抵抗Ｒ４３，Ｒ４４は、増幅器ＡＭＰ１１，ＡＭＰ１２のそれぞれの出力端間に接続される。

増幅器ＡＭＰ１２の反転入力端子（−）は、抵抗Ｒ４３，Ｒ４４の接続点に接続され、非反転入力端子（＋）には、接地電圧等の基準電圧が印加される。

コンデンサＣ１は、増幅器ＡＭＰ１２の反転入力端子（−）と出力端との間に接続され、コンデンサＣ２は、増幅器ＡＭＰ１１の反転入力端子（−）と出力端との間に接続される。

抵抗Ｒ４１の抵抗値と抵抗Ｒ４２の抵抗値とは等しくなるように設定される。また、コンデンサＣ１，Ｃ２の容量値も等しくなるように設定される。

積分部ＩＮＴは、生成した三角波信号Ｖtri１，Ｖtri２を差動増幅部ＤＩＦに供給する。

差動増幅部ＤＩＦは、積分部ＩＮＴから供給された２つの三角波信号Ｖtri１と三角波信号Ｖtri２との電圧差分を増幅率βで増幅するものであり、増幅器ＡＭＰ１３と、抵抗Ｒ５１〜５４と、を備える。

増幅器ＡＭＰ１３の反転入力端子（−）は、抵抗Ｒ５１を介して全差動増幅器ＡＡＭＰの出力端（−）に接続され、負帰還がかかるように、抵抗Ｒ５２を介して増幅器ＡＭＰ１３の出力端に接続される。

増幅器ＡＭＰ１３の非反転入力端子（＋）は、抵抗Ｒ５３を介して全差動増幅器ＡＡＭＰの出力端（＋）に接続され、抵抗Ｒ５４を介して、接地電圧等の基準電圧が印加される。

増幅器ＡＭＰ１３の出力端は、図１に示す駆動部ＤＲＶの比較器ＣＭＰ１の反転入力端子（−）およびインバータ（図中、「−１］と記す。）を介して比較器ＣＭＰ２の反転入力端子（−）に接続され、増幅器ＡＭＰ１３は、生成した三角波信号Ｖtriをそれぞれに供給する。

この矩形波生成回路ＯＳＣと積分部ＩＮＴと差動増幅部ＤＩＦとは、歪み電圧Ｖwarpをできるだけ少なくするため、回路基板上に近接して配置される。

駆動部ＤＲＶは、増幅部１１の出力信号Ｖamp１とＶamp２とのそれぞれの電圧に基づいてパルス幅制御された出力信号ＶoutＮと出力信号ＶoutＰとをスピーカＳＰの両端に供給してスピーカＳＰを駆動するものである。

駆動部ＤＲＶは、比較器ＣＭＰ１及び比較器ＣＭＰ２と、レベルシフタＬＳ１とＬＳ２と、によって構成される。

比較器ＣＭＰ１は、三角波生成器ＴＲＩから供給される三角波信号Ｖtriの電圧と増幅信号Ｖamp１の電圧を比較し、増幅信号Ｖamp１の電圧が三角波信号Ｖtriの電圧よりも高いときにハイレベルとなり、増幅信号Ｖamp１の電圧が三角波信号Ｖtriの電圧よりも低いときに、ローレベルとなる矩形波信号Ｖcmp１を出力する。

一方、比較器ＣＭＰ２は、インバータによって反転された三角波信号−Ｖtriの電圧と増幅信号Ｖamp２の電圧を比較し、増幅信号Ｖamp２の電圧が三角波信号−Ｖtriの電圧よりも高いときにハイレベルとなり、増幅信号Ｖamp２の電圧が三角波信号−Ｖtriの電圧よりも低いときに、ローレベルとなる矩形波信号Ｖcmp２を出力する。

増幅信号Ｖamp１とＶamp２とが、同一レベルで逆位相の信号であるため、矩形波信号Ｖcmp１とＶcmp２も、逆位相の信号となる。

比較器ＣＭＰ１の出力端子は、レベルシフタＬＳ１の入力端子に接続される。レベルシフタＬＳ１は、比較器ＣＭＰ１の出力信号Ｖcmp１を、信号系の電圧レベルから駆動系の電圧レベルにシフトし、矩形波信号Ｖcmp１を増幅した信号とバイアス電圧Ｖbisとを重畳した出力信号ＶoutＮを出力する。

比較器ＣＭＰ２の出力端子は、レベルシフタＬＳ２の入力端子に接続される。レベルシフタＬＳ２は、比較器ＣＭＰ２の出力信号Ｖcmp２を、信号系の電圧から駆動系の電圧にシフトし、矩形波信号Ｖcmp２を増幅した信号とバイアス電圧Ｖbisとを重畳した出力信号ＶoutＰを出力する。

レベルシフタＬＳ１の出力端子は、出力端子ＴoutＮに接続されると共に、増幅器ＡＭＰ３の反転入力端子（−）に抵抗Ｒ３１を介して接続される。また、レベルシフタＬＳ２の出力端子は、出力端子ＴoutＰに接続されると共に、増幅器ＡＭＰ３の非反転入力端子（＋）に抵抗Ｒ３３を介して接続される。

出力端子ＴoutＮとＴoutＰとは、スピーカＳＰの入力端子に直接接続される。レベルシフタＬＳ１とＬＳ２の出力信号ＶoutＮとＶoutＰに含まれるバイアス電圧Ｖbisの成分は等しく、スピーカＳＰには、直流電圧成分が印加されない。従って、直流成分カット用のカップリングコンデンサを設ける必要はない。

差動部ＤＡＭＰは、増幅器ＡＭＰ３と、抵抗Ｒ３１と、抵抗Ｒ３２と、抵抗Ｒ３３と抵抗Ｒ３４と、から構成される。増幅器ＡＭＰ３の反転入力端子（−）には、抵抗３２を介して増幅器ＡＭＰ３の出力による負帰還（ネガティブフィードバック）がかかっている。

また、増幅器ＡＭＰ３の非反転入力端子（＋）は抵抗Ｒ３４を介して接地電圧等の基準電圧に接続されている。増幅器ＡＭＰ３の出力端子は、抵抗Ｒ４を介して増幅器ＡＭＰ１の反転入力側（−）に接続され、レベルシフタＬＳ１及びレベルシフタＬＳ２の出力信号ＶoutＮとＶoutＰが増幅器ＡＭＰ１に帰還する。

差動部ＤＡＭＰは、２つの入力電圧の電位差を増幅した電圧を出力する。差動部ＤＡＭＰの入力電圧Ｖfin１及び入力電圧Ｖfin２と出力電圧Ｖfoutとの関係式は次の式（２）で表される。
Ｖfout＝（Ｖfin１−Ｖfin２）（Ｒ３２／Ｒ３１） （２）
ただし、Ｒ３２／Ｒ３１＝Ｒ３４／Ｒ３３

式（２）より、Ｖfin１＝Ｖfin２のときにはＶfout＝０となる。つまり、同相の同一電圧が入力されたときは出力には現れないため、差動部ＤＡＭＰは、出力信号ＶoutＮとＶoutＰに含まれる同位相の信号ノイズ（コモンモードノイズ）を除去することができる。

同相ノイズの負帰還を低減するため、比較器ＣＭＰ１とＣＭＰ２とは同一の構成とされる。ここで同一の構成とは、比較器ＣＭＰ１，ＣＭＰ２の回路構成（素子の接続関係）及び回路を構成する素子（トランジスタ、抵抗）の特性及びサイズが互いに等しいことを意味する。

このように比較器ＣＭＰ１とＣＭＰ２とは同一の構成とされることにより、レベルシフタＬＳ１とＬＳ２の出力信号ＶoutＮとＶoutＰに含まれるノイズは完全に同相で同一電圧レベルとなる。

また、比較器ＣＭＰ１とＣＭＰ２、レベルシフタＬＳ１とＬＳ２は、それぞれ、近接して配置される。

また、比較器ＣＭＰ１とＣＭＰ２、レベルシフタＬＳ１とＬＳ２は、同一の基板に構成され、同一の電源電圧及び接地電圧が印加される。

また、比較器ＣＭＰ１とＣＭＰ２、レベルシフタＬＳ１とＬＳ２は、同一の半導体基板に同一の製造プロセスを経て形成及び組み込まれる。

次に実施形態に係るＤ級増幅回路１００の動作を説明する。
まず、入力端子Ｔinに供給されたアナログ入力信号（音声信号）Ｖinは増幅器ＡＭＰ１で増幅率αで反転増幅されて増幅信号Ｖamp１として出力される。

この増幅信号Ｖamp１は、増幅器ＡＭＰ２で増幅率１で反転増幅され、増幅信号Ｖamp１と逆位相で同電圧の増幅信号Ｖamp２となる。

三角波生成器ＴＲＩの図２（ａ）に示す矩形波生成回路ＯＳＣは、図３（ａ）に示すような矩形波信号Ｖrec１を生成し、生成した矩形波信号Ｖrec１を積分部ＩＮＴとインバータＩＮＶとに供給する。

インバータＩＮＶは、矩形波生成回路ＯＳＣから供給された矩形波信号Ｖrec１を反転し、図３（ｃ）に示すように反転した矩形波信号Ｖrec２を積分部ＩＮＴに供給する。

積分部ＩＮＴは、矩形波生成回路ＯＳＣから供給された矩形波信号Ｖrec１を積分することにより、図３（ｂ）に示すような三角波信号Ｖtri１を生成する。

また、積分部ＩＮＴは、インバータＩＮＶから供給された矩形波信号Ｖrec２を積分することにより、図３（ｄ）に示すような三角波信号Ｖtri２を生成する。

抵抗Ｒ４１の抵抗値と抵抗Ｒ４２の抵抗値とは等しくなるように設定され、さらに、コンデンサＣ１，Ｃ２の容量値も等しくなるように設定されている。

このため、三角波信号Ｖtri１の波形の彎曲は、反転すれば三角波信号Ｖtri２の彎曲と互いに反対となる。

差動増幅部ＤＩＦは、積分部ＩＮＴから供給された２つの三角波信号Ｖtri１と三角波信号Ｖtri２との電圧差分を増幅率βで増幅する。

差動増幅部ＤＩＦがこの電圧差分を増幅することにより、歪み電圧Ｖwarpはキャンセルされ、三角波生成器ＴＲＩは、歪みのない三角波信号Ｖtriを、比較器ＣＭＰ１，ＣＭＰ２の反転入力端子（−）に供給する。

比較器ＣＭＰ１は、図４（ａ）、（ｂ）に示すように、増幅信号Ｖamp１の電圧が三角波信号Ｖtriの電圧よりも高いときに、ハイレベルとなり、増幅信号Ｖamp１の電圧が三角波信号Ｖtriの電圧よりも低いときに、ローレベルとなる矩形波信号Ｖcmp１を出力する。

比較器ＣＭＰ２は、図４（ｄ）、（ｅ）に示すように、増幅信号Ｖamp２の電圧が、インバータによって反転された三角波信号Ｖtriの電圧よりも高いときに、ハイレベルとなり、増幅信号Ｖamp２の電圧が三角波信号Ｖtriの電圧よりも低いときに、ローレベルとなる矩形波信号Ｖcmp２を出力する。

レベルシフタＬＳ１は、図４（ｂ）に示す信号電圧系の矩形波信号Ｖcmp１を、図４（ｃ）に示す駆動電圧系の出力信号ＶoutＮに変換し、出力端子ＴoutＮに出力する。

また、レベルシフタＬＳ２は、図４（ｅ）に示す信号電圧系の矩形波信号Ｖcmp２を、図４（ｆ）に示す駆動電圧系の出力信号ＶoutＰに変換し、出力端子ＴoutＰに出力する。出力信号ＶoutＮとＶoutＰとは、同一のバイアス電圧Ｖbisを中心として変動する矩形波信号である。

スピーカＳＰは、出力電圧ＶoutＮ−ＶoutＰの電圧により駆動される。

差動部ＤＡＭＰは、出力電圧の差分（ＶoutＰ−ＶoutＮ）を増幅（通常、増幅率＜１）し、増幅器ＡＭＰ１の反転入力端子（−）に負帰還することにより、出力電圧（パルス幅）を調整すると共に回路動作を安定させる。

比較器ＣＭＰ１とＣＭＰ２の構成、及び、レベルシフタＬＳ１とＬＳ２の構成が、互いに同一の構成であるため、比較器ＣＭＰ１とＣＭＰ２の出力信号Ｖcmp１及びＶcmp２及びレベルシフタＬＳ１及びＬＳ２の出力信号ＶoutＮ及びＶoutＰには、同位相のノイズが重畳することが多い。

この同相ノイズが増幅器ＡＭＰ１に負帰還されると、ノイズが増幅されて、出力信号ＶoutＮ及びＶoutＰの歪みが大きくなる。

しかし、Ｄ級増幅回路１００では、差動部ＤＡＭＰが出力信号ＶoutＰとＶoutＮの差分を取る。このため、出力信号ＶoutＰとＶoutＮに含まれる逆位相の信号成分はほぼ２倍に強調されてから一定の増幅率で増幅され、同相でほぼ同電圧のノイズ成分はほぼ０レベルに減殺される。

このため、増幅器ＡＭＰ１に負帰還される帰還信号は、ほぼ出力信号ＶoutＰとＶoutＮに含まれる信号成分のみとなる。

以上説明したように、本実施形態によれば、三角波生成器ＴＲＩは、矩形波信号Ｖrec１と、矩形波信号Ｖrec１を反転させた矩形波信号Ｖrec２と、をそれぞれ積分し、積分した三角波信号Ｖtri１とＶtri２との差分を増幅することにより、三角波信号Ｖtriを生成するようにした。

従って、積分部の非直線性、ノイズ信号の影響により、三角波信号Ｖtri１とＶtri２とに歪みが生じたとしても、三角波信号Ｖtri１，Ｖtri２の２つの歪み電圧Ｖwarpはキャンセルされ、歪みのない三角波信号Ｖtriを生成することができる。

このため、出力信号ＶoutＮとＶoutＰに影響を与えるという事態を防止でき、最終的な出力信号ＶoutＮとＶoutＰの歪みを抑えることができる。

また、積分部ＩＮＴが全差動増幅器ＡＡＭＰを備えることにより、矩形波信号Ｖrec１，Ｖrec２をそれぞれ等しい増幅率で増幅することができ、三角波信号Ｖtri１，Ｖtri２を一致させることができる。

また、矩形波生成回路ＯＳＣと積分部ＩＮＴと差動増幅部ＤＩＦとが回路基板上に近接して配置されるので、歪み電圧Ｖwarpを低減することができる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、積分部ＩＮＴは、図５（ａ）に示すように、増幅器ＡＭＰ２１，ＡＭＰ２２と、コンデンサＣ１，Ｃ２と、抵抗Ｒ４１，Ｒ４２と、によって構成されたものであってもよい。

この場合、増幅器ＡＭＰ２１，ＡＭＰ２２の非反転入力端子（＋）には、同じ基準電圧が供給される。

また、積分部ＩＮＴは、抵抗Ｒ４１，Ｒ４２の代わりに、図５（ｂ）に示すようなスイッチトキャパシタ回路を備えたものであってもよい。積分部ＩＮＴは、スイッチＳＷ１とコンデンサＣ３とによって構成されたスイッチトキャパシタ回路と、スイッチＳＷ２とコンデンサＣ４とによって構成されたスイッチトキャパシタ回路と、を備える。

また、三角波生成器ＴＲＩが生成する三角波信号Ｖtri１，Ｖtri２は、それぞれ、図３（ｂ），（ｄ）、図４（ａ），（ｄ）に示すような波形のものに限られるものではなく、例えば、鋸波信号であってもよい。

さらに、三角波生成器ＴＲＩは、積分部ＩＮＴの入力側に矩形波信号Ｖrec１，Ｖrec２の同期をとるための同期回路、矩形波信号Ｖrec１，Ｖrec２を波形成形する波形成形回路を備えるようにしてもよい。

同期回路、波形成形回路を備えることにより、完全に一致した矩形波信号Ｖrec１，Ｖrec２を同じタイミングで積分部ＩＮＴに供給することができ、三角波信号Ｖtri１，Ｖtri２も正確な逆位相となり、歪み電圧Ｖwarpを正確にキャンセルすることができる。

上記実施形態において、Ｄ級増幅回路１００は、ＢＴＬを備えるものとして説明した。しかし、Ｄ級増幅回路１００は、このような構成に限られるものではなく、例えば、ハーフブリッジ回路、フルブリッジ回路によって構成されたものであっても本実施形態は、同様に適用される。

本発明の実施形態に係るＤ級増幅回路（アンプ）の構成を示すブロック図である。 図１に示す三角波生成器の詳細を示す図であり、（ａ）は、三角波生成器の構成を示し、（ｂ）は、（ａ）に示す全差動増幅器の構成を示す。 図２に示す三角波生成器の動作を示すタイミングチャートである。 図１に示すＤ級増幅回路の動作を示すタイミングチャートである。 図２に示す積分部の応用例を示す図であり、（ａ）は、積分部を２連の増幅器で構成した例、（ｂ）は、さらに抵抗がスイッチトキャパシタによって構成された例を示す。

符号の説明

１００ Ｄ級増幅回路（Ｄ級アンプ）
ＴＲＩ 三角波生成器
ＩＮＴ 積分部
ＡＡＭＰ 全差動増幅器

Claims (4)

1. 入力信号を反転増幅する第１の増幅回路と、
   前記第１の増幅回路の出力信号を反転増幅する第２の増幅回路と、
   第１の三角波信号と前記第１の三角波信号が反転した第２の三角波信号とを生成し、生成した前記第１の三角波信号の信号レベルと前記第２の三角波信号の信号レベルとの差分を増幅することにより第３の三角波信号を生成する三角波信号生成回路と、
   前記三角波信号生成回路により生成された第３の三角波信号の信号レベルと前記第１の増幅回路の出力信号の信号レベルとに基づいて第１の矩形波信号を生成し、前記三角波信号生成回路により生成された前記第３の三角波信号の信号レベルと前記第２の増幅回路の出力信号の信号レベルとに基づいて第２の矩形波信号を生成し、生成した前記第１の矩形波信号と前記第２の矩形波信号とに基づいて負荷を駆動する駆動部と、を備えた、
   ことを特徴とするＤ級増幅回路。
2. 前記三角波信号生成回路は、
   第３の矩形波信号を生成する矩形波生成器と、
   前記矩形波生成器が生成した前記第３の矩形波信号を反転させて第４の矩形波信号を生成するインバータと、
   前記矩形波生成器が生成した前記第３の矩形波信号を積分して前記第１の三角波信号を生成し、前記インバータが生成した前記第４の矩形波信号を積分して、前記第２の三角波信号を生成する積分部と、
   前記積分部が生成した前記第１の三角波信号の信号レベルと前記第２の三角波信号の信号レベルとの差分を増幅することにより前記第３の三角波信号を生成する差動増幅回路と、によって構成された、
   ことを特徴とする請求項１に記載のＤ級増幅回路。
3. 前記積分部は、全差動増幅器によって構成された、
   ことを特徴とする請求項２に記載のＤ級増幅回路。
4. 前記矩形波生成器と前記積分部と前記差動増幅回路とは回路基板上に近接して配置されている、
   ことを特徴とする請求項２又は３に記載のＤ級増幅回路。

Images