JP3941443B2 - 自走式pwm増幅器 - Google Patents
自走式pwm増幅器 Download PDFInfo
- Publication number
- JP3941443B2 JP3941443B2 JP2001298268A JP2001298268A JP3941443B2 JP 3941443 B2 JP3941443 B2 JP 3941443B2 JP 2001298268 A JP2001298268 A JP 2001298268A JP 2001298268 A JP2001298268 A JP 2001298268A JP 3941443 B2 JP3941443 B2 JP 3941443B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input terminal
- feedback
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は自走式PWM増幅器に係り、特にオーディオ信号を電力増幅するに好適な自走式PWM増幅器に関する。
【0002】
【従来の技術】
D級増幅器の一つとして自励式PWM増幅器が有る。従来の自走式PWM増幅器の構成を図11に示す。同図において、自走式PWM増幅器は、オペアンプ301と、オペアンプ301の反転入力端子と出力端子との間に接続されたコンデンサ302とからなる積分回路と、抵抗R1、R2及びオペアンプ303からなるコンパレータと、ドライバ304と、スイッチング回路として機能するCMOSインバータ305とを有している。
【0003】
CMOSインバータ305は、図16に示すようにPMOSトランジスタ600のドレインと、NMOSトランジスタ601のドレインが接続されその接続点が出力端子603に接続され、PMOSトランジスタ600のゲートと、NMOSトランジスタ601のゲートとが共通接続されて、入力端子602に接続されている。
また、PMOSトランジスタ600のソースは電源電圧+Vccの電源に、NMOSトランジスタ601のソースは電源電圧−Vccの電源にそれぞれ、接続されている。
【0004】
CMOSインバータ305の出力端は、インダクタンスL1、コンデンサC1からなるローパスフィルタを介して増幅器の負荷であるスピーカ306の一方の入力端子に接続され、スピーカ306の他方の入力端子は接地されている。
また、CMOSインバータ305の出力端は、抵抗R2を介してオペアンプ303の非反転入力端子に接続されると共に、帰還用抵抗RNFを介して積分回路を構成するオペアンプ301の反転入力端子に接続されている。
【0005】
オペアンプ301の出力端は抵抗R1を介してオペアンプ303の非反転入力端子に接続されている。
さらに、信号源300が入力抵抗RINを介してオペアンプ301の反転入力端子に接続されている。オペアンプ301の非反転入力端子及びオペアンプ303の反転入力端子は接地されている。
【0006】
上記構成からなる自走式PWM増幅器は、全体としてRNF/RINのゲインを有する反転増幅器として動作する。すなわち、信号源300から入力抵抗RINを介して入力されるアナログ信号(オーディオ信号)VINとCMOSインバータ305から帰還用抵抗RNFを介して負帰還される出力信号(スイッチング信号)との差分をオペアンプ301及びコンデンサ302からなる積分回路で積分し、この積分出力を抵抗R1、R2及びオペアンプ303よりなるヒステリシスコンパレータにより2値のPWM信号に変換する。
【0007】
さらに、このPWM信号は駆動回路304により増幅され、駆動回路304はPWM信号に基づいてCMOSインバータ305をスイッチング駆動すると共に、CMOSインバータ305の出力は、インダクタンスL1、コンデンサC1からなるローパスフィルタを介してスピーカ306に供給されると共に、帰還用抵抗RNFを介して積分回路を構成するオペアンプ301の反転入力端子に負帰還されることにより自走する。
【0008】
積分回路を構成するオペアンプ301に信号源300からアナログ信号VINが入力されない状態では、スイッチング回路として機能するCMOSインバータ305の出力電圧V3は電源電圧+Vcc(以下、ハイレベルと記す。)と、電源電圧−Vcc(以下、ローレベルと記す。)との間でデューティ50%でスイッチング動作する図12に一点鎖線で示す波形となる。
【0009】
積分回路のオペアンプ301の出力電圧V1は、オペアンプ301の非反転入力端子が0Vに固定されているために、CMOSインバータ305の出力電圧V3を積分することにより、出力電圧V3の電圧レベルがハイレベルにあるときは、時間経過と共に負の方向に増加し、CMOSインバータ305の出力電圧V3がローレベルに変化した時点で正方向に増加する。この結果、図12で破線で示すような三角波状の電圧波形となる。
【0010】
積分回路の出力電圧V1が負方向に増加するに伴い、ヒステリシスコンパレータを構成するオペアンプ303の非反転入力端子における入力電圧V2も負方向に増加する。
オペアンプ303の入力電圧V2が0Vに達した時点でローレベルに変化したCMOSインバータ305の出力電圧V3が抵抗R2を介して正帰還されるためにこの時点における積分回路の出力電圧V1と、CMOSインバータ305の出力電圧V3と、抵抗R1、R2の抵抗比で決まるレベルまで、オペアンプ303の非反転入力端子における入力電圧V2は負方向に急激に引き込まれる。
【0011】
そして、オペアンプ303の入力電圧V2は積分回路の出力電圧V1が正方向に増加するにつれて増加し、入力電圧V2が0Vに達した時点でハイレベルに変化したCMOSインバータ305の出力電圧V3が抵抗R2を介して正帰還されるためにこの時点における積分回路の出力電圧V1と、CMOSインバータ305の出力電圧V3と、抵抗R1、R2の抵抗比で決まるレベルまで、オペアンプ303の非反転入力端子における入力電圧V2は正方向に急激に上昇する。このようにして、オペアンプ303の非反転入力端子における入力電圧V2は、図12において実線で示すように変化する。
【0012】
次に、信号源300から積分回路を構成するオペアンプ301にアナログ信号VINが入力された場合には、コンデンサ302は入力レベルに応じた傾斜で充放電を繰り返し、オペアンプ301の出力電圧V1は、図13において、破線で示すような波形となる。このとき、CMOSインバータ305の出力は、一点鎖線で示すように、アナログ信号VIN(実線で示される)のレベルに応じたパルス幅のPWM信号に類似したハイレベルと、ローレベルとの間で2値で変化する信号となる。
【0013】
【発明が解決しようとする課題】
PWM増幅器は、高い周波数のキャリアで変調するために、1つの半導体チップ内にステレオ2チャンネルもしくはそれ以上の増幅器を集積する場合に、リニアアンプよりも増幅器間の相互干渉が起きやすい。相互干渉が生じると、クロストークが発生し、あるいはキャリア周波数どうしでビートが発生することによりS/Nが悪化する等の不具合が生じる。
【0014】
PWM増幅器は、歪率を低下させるために積分回路の入力側に増幅器出力を負帰還させる帰還ループを持たせることができるものの、キャリア周波数の存在により、リニア増幅器のような広帯域の帰還がかけられないため、歪率が大きくなりがちである。
【0015】
本発明は、このような事情に鑑みてなされたものであり、増幅器間の相互干渉を低減し、かつ歪率特性の改善を図った自走式PWM増幅器を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するために請求項1に記載の発明は、第1の信号源から出力される第1のアナログ信号と増幅器出力の負帰還信号とが入力される第1の入力端子と、第2の信号源から出力される第1のアナログ信号とは振幅が同一で位相が反転した第2のアナログ信号と増幅器出力の負帰還信号とが入力される第2の入力端子とを有し、前記第1の入力端子に入力される第1のアナログ信号と前記帰還信号との差分と、前記第2の入力端子に入力される第2のアナログ信号と前記帰還信号との差分をそれぞれ、積分し極性の異なる2つの積分信号を出力する差動積分回路と、前記差動積分回路から出力される2つの積分出力が入力される2つの差動入力端子それぞれに増幅器出力の正帰還信号が入力され、該2つの差動入力端子に入力される信号を比較することによりPWM信号を出力するヒステリシス特性を有するコンパレータと、第1の電源と、第2の電源との間に接続される一対のスイッチング素子からなり、該一対のスイッチング素子の接続点が負荷側の一端に接続されてなる第1のスイッチング回路と、第1の電源と、第2の電源との間に接続される一対のスイッチング素子からなり、該一対のスイッチング素子の接続点が負荷側の他端に接続されてなる第2のスイッチング回路と、前記コンパレータの出力を前記第1のスイッチング回路に出力する第1の駆動回路と、前記コンパレータの出力を前記第2のスイッチング回路に出力する第2の駆動回路とを有する自走式PWM増幅器であって、前記差動積分回路の第1の入力端子と前記第1のスイッチング回路の出力端との間に接続された第1の帰還回路と、前記差動積分回路の第2の入力端子と前記第2のスイッチング回路の出力端との間に接続された第2の帰還回路と、前記コンパレータの一方の入力端子と前記第1のスイッチング回路の出力端との間に接続された第3の帰還回路と、前記コンパレータの他方の入力端子と前記第2のスイッチング回路の出力端との間に接続された第4の帰還回路とを有し、前記第1の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第1の入力端子に帰還され、前記第2の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第2の入力端子に帰還され、前記第3の帰還回路により増幅器出力の正帰還信号が前記コンパレータの一方の入力端子に帰還され、前記第4の帰還回路により増幅器出力の正帰還信号が前記コンパレータの他方の入力端子に帰還され、前記差動積分回路は、前記第1のアナログ信号及び帰還信号、第2のアナログ信号及び帰還信号がそれぞれ入力され反転入力端子及び非反転入力端子からなる一対の差動入力端子と、極性の異なる2つの積分信号を出力する反転出力端子及び非反転出力端子からなる一対の差動出力端子とを備えた同相帰還型のオペアンプと、前記オペアンプの反転入力端子と非反転出力端子との間、及び前記オペアンプの非反転入力端子と反転出力端子との間にそれぞれ接続される積分用コンデンサとを有し、前記コンパレータは、前記差動積分回路から出力される極性の異なる2つの積分出力が入力される一対の差動入力端子と、前記2つの積分出力を比較することにより正相及び逆相のPWM信号を出力する一対の差動出力端子とを備えた同相帰還型のオペアンプで構成されたことを特徴とする。
【0017】
また、請求項2に記載の発明は、請求項1に記載の自走式PWM増幅器において、前記第1のスイッチング回路の出力端はキャリア周波数成分除去用の第1のローパスフィルタを介して負荷の一端に接続され、前記第2のスイッチング回路の出力端はキャリア周波数成分除去用の第2のローパスフィルタを介して負荷の他端に接続されることを特徴とする。
【0018】
また、請求項3に記載の発明は、請求項2に記載の自走式PWM増幅器において、前記第1の帰還回路は、前記差動積分回路の第1の入力端子と、前記第1のスイッチング回路の出力端及び前記第1のローパスフィルタの入力端の接続点との間に接続され、前記第2の帰還回路は、前記差動積分回路の第2の入力端子と、前記第2のスイッチング回路の出力端及び前記第1のローパスフィルタの入力端の接続点との間に接続され、前記第3の帰還回路は、前記コンパレータの一方の入力端子と、前記第1のスイッチング回路の出力端及び前記第1のローパスフィルタの入力端の接続点との間に接続され、前記第4の帰還回路は、前記コンパレータの他方の入力端子と、前記第2のスイッチング回路の出力端及び前記第2のローパスフィルタの入力端の接続点との間に接続され、前記第1の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第1の入力端子に帰還され、前記第2の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第2の入力端子に帰還され、前記第3の帰還回路により増幅器出力の正帰還信号が前記コンパレータの一方の入力端子に帰還され、前記第4の帰還回路により増幅器出力の正帰還信号が前記コンパレータの他方の入力端子に帰還されることを特徴とする。
【0019】
また、請求項4に記載の発明は、請求項1乃至3のいずれかに記載の自走式PWM増幅器において、前記第1、第2の帰還回路は、前記負荷に供給する出力信号のうち高域周波数成分を通過させる第1の帰還ループと、
前記出力信号のうち低域周波数成分を通過させる第2の帰還ループとから構成されることを特徴とする。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。本発明の実施の形態の説明に先立ち、従来の自走式PWM増幅器の改良例について図14を参照して説明する。図14に示す自走式PWM増幅器は、増幅器出力段をBTL方式で出力するように構成し、BTL出力を、差動増幅器を介してPWM増幅器の入力段を構成する積分回路の入力側に負帰還をかけるようにした構成例を示している。
【0023】
図14において、この自走式PWM増幅器は、オペアンプ301と、オペアンプ301の反転入力端子と出力端子との間に接続されたコンデンサ302とからなる積分回路と、抵抗R3、R4及びオペアンプ310からなるコンパレータと、信号反転用インバータ312と、スイッチング回路として機能するCMOSインバータ311、313とを有している。CMOSインバータ311、313は、図16に示すのと同様に構成されている。
【0024】
CMOSインバータ313の出力端は、インダクタンスL1、コンデンサC1からなる第1のローパスフィルタを介して増幅器の負荷であるスピーカ306の一方の入力端子に接続されている。
また、CMOSインバータ311の出力端は、インダクタンスL1、コンデンサC1からなる第2のローパスフィルタを介して増幅器の負荷であるスピーカ306の他方の入力端子に接続されている。
【0025】
また、CMOSインバータ311の出力端は、抵抗R5、R6、R7、R8及びオペアンプ314からなる差動増幅器の一方の入力端に、CMOSインバータ313の出力端は上記差動増幅器の他方の入力端に、それぞれ、接続されている。
さらに、上記差動増幅器の出力端、すなわちオペアンプ314の出力端子は帰還用抵抗RNFを介して積分回路を構成するオペアンプ301の反転入力端子に接続されている。
また、オペアンプ301の反転入力端子には入力抵抗RINを介して信号源300に接続されている。
【0026】
上記構成からなる自走式PWM増幅器は、図11に示した従来の自走式PW増幅器と同様に、全体としてRNF/RINのゲインを有する反転増幅器として動作する、負荷であるスピーカ306に電力供給するスイッチング回路としてのCMOSインバータ311、313がBTL出力構成となっており、抵抗R3、R4及びオペアンプ310からなるコンパレータより出力されるPWM信号に基づいて駆動されるCMOSインバータ311、313の出力が抵抗R5、R6、R7、R8及びオペアンプ314からなる差動増幅器の入力端子にそれぞれ入力され、その差に比例した電圧が帰還用抵抗RNFを介してオペアンプ301の反転入力端子に帰還されることにより自走する。
【0027】
上記構成の自走式PWM増幅器では、BTL方式の増幅器出力(CMOSインバータ311、313の出力)が、差動増幅器を介して積分回路の入力側に負帰還をかけるように構成されているために、外来ノイズの一部については効果が有るが、コンデンサ302、オペアンプ301からなる積分回路、及び抵抗R3、R4、オペアンプ310からなるコンパレータでは高い周波数でスイッチング動作するので、ノイズが発生しやすく、この部分で発生するノイズを除去することはできず、複数チャンネルを1つの半導体チップに実装する場合に相互干渉が生じやすいという問題は解決できない。
【0028】
次に、図15に他の自走式PWM増幅器の構成例を示す。この自走式PWM増幅器は、コンパレータ以外の全ての回路部を差動的に構成したものである。
上記自走式PWM増幅器は、オペアンプ401、コンデンサ402からなる第1の積分回路と、オペアンプ403、コンデンサ404からなる第2の積分回路と、抵抗405、406、407、408、オペアンプ409からなるコンパレータと、インバータ410と、CMOSインバータ411、412と、CMOSインバータ411、412の出力端とスピーカの各端子との間に接続されるインダクタンスL1及びコンデンサC1からなる一対のローパスフィルタとを有している。
【0029】
CMOSインバータ411の出力端は帰還用抵抗RNFを介して第1の積分回路を構成するオペアンプ401の反転入力端子に、また、CMOSインバータ412の出力端は帰還用抵抗RNFを介して第2の積分回路を構成するオペアンプ403の反転入力端子にそれぞれ接続されている。オペアンプ401、403の非反転入力端子は共通接続され、接地されている。
また、オペアンプ401の反転入力端子には入力抵抗RINを介して信号源400が、オペアンプ403の反転入力端子には入力抵抗RINを介して信号源401がそれぞれ、接続されている。
【0030】
信号源400はアナログ信号出力する信号源であり、信号源401は信号源400が出力するアナログ信号と、振幅が同一で逆相のアナログ信号を出力する信号源である。
上記構成からなる自走式PWM増幅器では、高い周波数で動作する積分回路が2つのオペアンプで差動的に構成されているために、一見すると、外来ノイズを有効に打ち消すように動作するように見えるが、実際には動作しない。これは、通常のオペアンプを使用しているために、この回路構成では、同相入力分に対する処理がなされていないからである。
【0031】
すなわち、オペアンプに供給する正負の電源電圧が微妙に異なったり、あるいは同相入力分が有ると、第1の積分回路を構成するオペアンプ401の出力と、第2の積分回路を構成するオペアンプ403の出力とが基準電圧に対して両方とも、正方向に増加し、あるレベルで出力が固定した状態となり、積分動作が停止してしまい、これに伴い、オペアンプ409もコンパレータとして動作しなくなるからである。
このように、自走式PWM増幅器の回路構成を単純に平衡回路化しただけではPWM増幅器として動作しない。
【0032】
次に、本発明の第1の実施の形態に係る自走式PWM増幅器の構成を図1に示す。同図において、本実施の形態に係る自走式PWM増幅器は、差動積分回路1と、コンパレータ2と、駆動回路3−1、3−2と、スイッチング回路4−1、4−2と、負荷であるスピーカ52の入力端子とスイッチング回路4−1、4−2との間に接続されインダクタンスL1、コンデンサC1とで構成される一対のローパスフィルタとを有している。
【0033】
差動積分回路1は、アナログ信号及びPWM増幅器出力の帰還信号が入力される反転入力端子IN−、非反転入力端子IN+からなる一対の差動入力端子と、2つの積分信号を出力する非反転出力端子OUT+、反転出力端子OUT−からなる一対の差動出力端子とを備えた同相帰還型のオペアンプ10と、オペアンプ10の反転入力端子IN−と非反転出力端子OUT+との間に接続される積分用コンデンサ11と、オペアンプ10の非反転入力端子IN+と反転出力端子OUT−との間に接続される積分用コンデンサ12とを有している。
【0034】
また、コンパレータ2は、抵抗21、22、23、24と、オペアンプ20とからなり、オペアンプ20の非反転入力端子は抵抗22を介して差動積分回路1におけるオペアンプ10の非反転出力端子OUT+に接続され、オペアンプ20の反転入力端子は抵抗24を介して差動積分回路1におけるオペアンプ10の反転出力端子OUT−に接続されている。
さらに、オペアンプ20の非反転入力端子は抵抗21を介してスイッチング回路4−1の出力端に接続され、かつオペアンプ20の反転入力端子は抵抗23を介してスイッチング回路4−2の出力端に接続され、2つの差動入力端子に正帰還がかけられ、ヒステリシス特性を有するコンパレータ2を構成している。
【0035】
駆動回路3−1はインバータ30により構成され、駆動回路3−2は縦続接続されたインバータ31、32から構成されている。駆動回路3−1の出力端はCMOSインバータ40で構成されるスイッチング回路4−1の入力端に、駆動回路3−2の出力端はCMOSインバータ41で構成されるスイッチング回路4−2の入力端にそれぞれ接続されている。
【0036】
CMOSインバータ40、41はそれぞれ、図16に示すCMOSインバータと同様であり、PMOSトランジスタのソースが正の電源電圧+Vccに、NMOSトランジスタのソースが負の電源電圧−Vccに接続されている。
また、PMOSトランジスタのゲートとNMOSトランジスタのゲートは共通接続され、この接続点が入力端となり、PMOSトランジスタのドレインとNMOSトランジスタのドレインとが接続され、この接続点が出力端となっている。
【0037】
CMOSインバータ40の出力端は第1の帰還回路としての帰還用抵抗RNFを介して差動積分回路1のおけるオペアンプ10の反転入力端子IN−に接続され、CMOSインバータ41の出力端は第2の帰還回路としての帰還用抵抗RNFを介して差動積分回路1におけるオペアンプ10の非反転入力端子IN+に接続されている。
【0038】
また、オペアンプ10の反転入力端子IN−は入力抵抗RINを介して信号源50の一方の出力端子60に接続され、オペアンプ10の非反転入力端子は入力抵抗RINを介して信号源51の一方の出力端子61に接続され、信号源50、51の他の出力端子は共通接続され、接地されている。
信号源50はアナログ信号(オーディオ信号)を出力する信号源であり、信号源51は、信号源50が出力するアナログ信号と振幅が同一で位相が反転したアナログ信号を出力する。
【0039】
信号源50、51は、実際には図3に示すように、構成されている。すなわち、信号源50は外付けされる信号源500と、信号源500の出力をそのまま出力端子60に出力するバッファ501とからなり、信号源51はバッファ501の出力を入力とし反転出力を出力端子61に出力する抵抗511、512とオペアンプ510からなる反転増幅器として構成されている。
信号源500、インダクタンスL1、コンデンサC1からなる一対のローパスフィルタ及びスピーカ52以外は、半導体チップ上に形成されている。
【0040】
次に、差動積分回路1におけるオペアンプ10の具体的構成を図2に示す。このオペアンプは、差動入力端子及び差動出力端子を有する同相帰還型のオペアンプである。同図において、オペアンプ10は非反転入力端子(IN+)100と、
反転入力端子(IN−)101と、非反転出力端子(OUT+)102と、反転出力端子(OUT−)103と、基準電圧設定用端子104とを有している。
【0041】
非反転入力端子(IN+)100と反転入力端子(IN−)101とには、PMOSトランジスタP1、P2のゲートが接続され、PMOSトランジスタP1のドレインはNMOSトランジスタN1のドレインに、PMOSトランジスタP2のドレインはNMOSトランジスタN2のドレインに、それぞれ接続されている。また、PMOSトランジスタP1、P2のソースは共通接続され、電流源106を介して電源電圧+Vccが供給される電源ラインに接続されている。
【0042】
また、非反転出力端子102と反転出力端子103との間には抵抗値の等しい抵抗R1、R2の直列回路が接続されており、その接続点XはPMOSトランジスタP3のゲートに接続されている。接続点Xにおける電位を中点電位Vnとする。
さらに、基準電圧設定用端子104はPMOSトランジスタP4のゲートに接続され、PMOSトランジスタP3、P4のソースは共通接続され、電流源107を介して電源電圧+Vccが供給される電源ラインに接続されている。
【0043】
また、PMOSトランジスタP3のドレインは、NMOSトランジスタN3のドレインに接続され、PMOSトランジスタP4のドレインは電源電圧−Vccが供給される電源ラインに接続されている。
また、NMOSトランジスタN1、N2、N3のソースは電源電圧−Vccが供給される電源ラインに接続され、ゲートは共通接続されている。
さらに、NMOSトランジスタN3のドレインとゲートとが短絡されており、NMOSトランジスタN1、N2、N3はカレントミラーを構成している。
【0044】
さらに、差動出力端子102、103はそれぞれ、電流源108、105を介して電源電圧+Vccが供給される電源ラインに接続されている。
また、差動出力端子102、103はそれぞれ、NMOSトランジスタN5、N4のドレインに接続されている。NMOSトランジスタN4、N5のゲートはNMOSトランジスタN1、N2のドレインに接続され、NMOSトランジスタN4、N5のソースは電源電圧−Vccが供給される電源ラインに接続されている。
さらに、NMOSトランジスタN4、N5は、それぞれドレインとゲート間にコンデンサ109、110が接続されている。なお、基準電圧設定用端子104には基準電圧として例えば、0Vに設定されている。
【0045】
上記構成からなるオペアンプ10の動作を簡単に説明する。オペアンプ10が動作中に中点電位Vnが低下したとする。このとき、PMOSトランジスタP3を経由して電流源107よりNMOSトランジスタN3に流れる電流は増加し、これに伴い、カレントミラーを構成するNMOSトランジスタN1、N2に流れる電流も同時に増加する。
【0046】
この結果、NMOSトランジスタN4、N5のゲート・ソース間電位が低下し、NMOSトランジスタN4、N5はオフ状態となり、反転出力端子103、102の電位が上昇し、結局接続点Xの中点電位VnがPMOSトランジスタP4のゲート電位である基準電圧VREFに等しくなるまで上昇し、Vn=VREFとなるように動作する。したがって、差動出力端子102、103からは、常に中点電位Vn、すなわち基準電圧VREFを基準とする差動出力信号のみが出力されることとなる。
【0047】
このように、オペアンプ10では、中点電位Vnが基準電圧VREFと一致するように同相帰還されるために、同相入力が有っても差動出力端子102、103には基準電圧VREFを基準とする差動出力信号のみが出力されるように動作する。
このように構成されたオペアンプを図1における差動積分回路1に使用したので、図1に示す自走式PWM増幅器はコンパレータ2を除いて、完全に平衡動作させることができる。
【0048】
図1に戻り、上記構成からなる自走式PWM増幅器の動作を、図4を参照して説明する。上記構成において、信号源50、51よりそれぞれ、互いに逆相のアナログ信号VIN,−VINが入力抵抗RINを介して差動積分回路1を構成するオペアンプ10の反転入力端子IN−、非反転入力端子IN+に入力されるとともに、オペアンプ10の反転入力端子IN−、非反転入力端子IN+にはそれぞれ、帰還用抵抗RNFを介してスイッチング回路4−1、4−2を構成するCMOSインバータ40、41の出力信号の一部が負帰還される。
【0049】
差動積分回路1では、完全平衡動作し、信号源50から出力されるアナログ信号VINと帰還用抵抗RNFを介して負帰還されるCMOSインバータ40の出力信号(スイッチング信号)との差分と、信号源51から出力されるアナログ信号−VINと帰還用抵抗RNFを介して負帰還されるCMOSインバータ41の出力信号(スイッチング信号)との差分との差を等価的に積分し、互いに極性の異なる2つの積分信号を、ヒステリシス特性を有するコンパレータ2に出力する。
【0050】
コンパレータ2では、差動積分回路1より入力された2つの積分信号を比較し、入力信号に応じたパルス幅の2値のPWM信号に変換する。このPWM信号は駆動回路3−1、3−2で増幅され、駆動回路3−1、3−2は、PWM信号に基づいてスイッチング回路4−1、4−2としてのCMOSインバータ40、41をスイッチング駆動する。
【0051】
CMOSインバータ40の出力信号は、インダクタンスL1、コンデンサC1からなるローパスフィルタを介して、スピーカ52の一方の入力端子に出力され、CMOSインバータ41の出力信号は、インダクタンスL1、コンデンサC1からなるローパスフィルタを介して、スピーカ52の他方の入力端子に出力される。
【0052】
これと同時に、CMOSインバータ40、41の出力信号は、帰還用抵抗RNFを介して差動積分回路1を構成するオペアンプ10の反転入力端子IN−、非反転入力端子IN+に、それぞれ負帰還され、自走する。
【0053】
CMOSインバータ40の出力が正の電源電圧+Vccにあるときは差動積分回路1の非反転出力端子OUT+における出力電圧V1aは、時間経過と共に負方向に増加し、これに伴いコンパレータ2を構成するオペアンプ20の入力電圧V2aも負方向に増加する。そして入力電圧V2aが0Vになった時点で、オペアンプ20の出力、すなわちPWM信号が反転するために、CMOSインバータ40の出力も反転する。
【0054】
このときオペアンプ20の入力側にCMOSインバータ40の反転出力が正帰還されるので、この時点における差動積分回路1の出力電圧V1a、CMOSインバータ40の出力電圧V3a及び抵抗21,22の抵抗比で決まるレベルまでオペアンプ20の入力電圧V2aは0Vから負方向に急激に落ち込むように変化する。
【0055】
CMOSインバータ40の出力電圧V3aが電源電圧+Vccから−Vccに反転すると、差動積分回路1の出力電圧V1aが正方向に増加し、これに伴いコンパレータ2を構成するオペアンプ20の入力電圧V2aも正方向に増加する。そして、入力電圧V2aが0Vになった時点で、オペアンプ20の出力、すなわちPWM信号が反転するために、CMOSインバータ40の出力も電源電圧−Vccから+Vccに反転する。
【0056】
このときオペアンプ20の入力側にCMOSインバータ40の反転出力が正帰還されるので、この時点における差動積分回路1の出力電圧V1a、CMOSインバータ40の出力電圧V3a及び抵抗21、22の抵抗比で決まるレベルまでオペアンプ20の入力電圧V2aは0Vから正方向に急激に跳ね上がるように上昇する。
このようにして差動積分回路1の出力電圧V1a、オペアンプ20の入力電圧V2a及びCMOSインバータ40の出力電圧V3aは図4(A)に示すように変化する。
【0057】
また、差動積分回路1の反転出力端子OUT−における出力電圧V1b、コンパレータ2におけるオペアンプ20の入力電圧V2b、CMOSインバータ41の出力電圧V3bは、CMOSインバータ41の出力電圧V3bの出力波形がCMOSインバータ40の出力電圧V3aを反転した波形となるので、差動積分回路1の出力電圧V1b、オペアンプ20の入力電圧V2bの波形も差動積分回路1の出力電圧V1a、オペアンプ20の入力電圧V2aの波形を反転した波形となり、図4(B)に示すようになる。但し、抵抗22と抵抗24の抵抗値は等しく、かつ抵抗21と抵抗23の抵抗値は等しいものとする。
【0058】
本発明の第1の実施の形態に係る自走式PWM増幅器によれば、自走式PWM増幅器の回路構成全体を平衡入力でかつ平衡出力となるように平衡回路化したので、外来ノイズの影響を受けにくくなり、相互干渉を低減できる。
また、平衡動作により偶数次の高調波歪が打ち消され、歪率特性の改善が図れる。
さらに、コンパレータの2つの差動入力端子にそれぞれ、正帰還をかけるようにしたので、比較タイミングでのコンパレータの入力電圧が0Vとなり、低電圧動作させることができる。
【0059】
さらに、本実施の形態に係る自走式PWM増幅器によれば、差動積分回路を構成するオペアンプとして差動入力でかつ差動出力の同相帰還型オペアンプを使用するようにしたので、上記差動積分回路を完全平衡動作させることができ、外来ノイズの影響をさらに低減することができる。
すなわち、差動積分回路を構成する積分用コンデンサのインピーダンスが高く、積分回路が自走式PWM増幅器の初段の回路となっていること、さらには高い周波数で充放電を繰り返すために上記積分回路は外来ノイズの影響を受けやすいが、積分回路を差動入力でかつ差動出力の同相帰還型オペアンプで完全平衡動作させることにより、外来ノイズを除去でき、また、低電圧動作させることができる。
【0060】
次に、本発明の第2の実施の形態に係る自走式PWM増幅器の構成を図5に示す。本実施の形態に係る自走式PWM増幅器が第1の実施の形態に係る自走式PWM増幅器と構成上、異なるのはコンパレータ2を構成するオペアンプとして差動入力端子及び差動出力端子を有する同相帰還型のオペアンプ200を使用した点であり、他の構成は基本的には同一であるので同一の要素には同一の符号を付して重複する説明は省略する。
【0061】
なお、70、71はコンパレータ2を構成するオペアンプ200の反転出力OUT−、OUT+からそれぞれ、出力されるPWM信号を増幅する駆動回路、40、41はCMOSインバータである。
コンパレータ2を構成するオペアンプ200の構成を図6に示す。同図において、オペアンプ200は、反転入力端子(IN−)2000と、非反転入力端子(IN+)2001と、反転出力端子(OUT−)2003と、非反転出力端子(OUT+)2004とを有している。
【0062】
反転入力端子(IN−)2000、非反転入力端子(IN+)2001はそれぞれ差動入力段を構成するPMOSトランジスタ2005、2006のゲートに接続され、PMOSトランジスタ2005、2006のソースは共通接続され電流源2012を介して電源電圧+Vccが供給される電源ラインに接続されている。
また、PMOSトランジスタ2005、2006のドレインはNMOSトランジスタ2007、2006のドレインにそれぞれ、接続され、これらのソースは共通接続され、電源電圧−Vccが供給される電源ラインに接続されている。
【0063】
さらに、NMOSトランジスタ2006のドレインは抵抗2008、2009の直列回路を介してNMOSトランジスタ2007のドレインに接続され、NMOSトランジスタ2006、2007のゲートは直結されている。
また、抵抗2008、2009の接続点はNMOSトランジスタ2006、2007のゲートにそれぞれ、接続されている。
【0064】
さらに、オペアンプ200の出力段を構成するNMOSトランジスタ2010、2011のゲートは、それぞれ、NMOSトランジスタ2007、2006のドレインに接続されている。NMOSトランジスタ2010、2011のドレインはそれぞれ、電流源2013、2014を介して電源電圧+Vccが供給される電源ラインに接続されている。
【0065】
また、NMOSトランジスタ2010、2011のソースは共通接続されて電源電圧−Vccが供給される電源ラインに接続されている。NMOSトランジスタ2011のドレインはインバータ2015を介して反転出力端子(OUT−)2003に接続され、NMOSトランジスタ2010のドレインはインバータ2016を介して非反転出力端子(OUT+)2004に接続されている。
上記構成からなるオペアンプ200を用いることにより同相成分を除去するように動作する差動入力差動出力型のコンパレータ2を構成することができる。
【0066】
本発明の第2の実施の形態に係る自走式PWM増幅器によれば、さらに、ヒステリシス特性を有するコンパレータを構成するオペアンプとして差動入力でかつ差動出力の同相帰還型オペアンプを使用するようにしたので、上記コンパレータを完全平衡動作させることができ、外来ノイズの影響をさらに低減することができる。
【0067】
次に、本発明の第3の実施の形態に係る自走式PWM増幅器について図7乃至図9を参照して説明する。本実施の形態に係る自走式PWM増幅器は、増幅器出力を初段の差動積分回路に負帰還する帰還回路を上記増幅器出力のうち高域周波数成分を通過させる第1の帰還ループと、上記増幅器出力のうち低域周波数成分を通過させる第2の帰還ループとからなる多重帰還回路としたことを特徴とするものである。
【0068】
図7に本実施の形態に係る自走式PWM増幅器に使用される帰還回路の構成を示す。同図に示すように、この帰還回路は、自走式PWM増幅器の出力側と差動積分回路の入力側に接続され、増幅器の出力のうち高域周波数成分を通過させる帰還用抵抗RNF1及び帰還用コンデンサCNF1の直列回路からなる第1の帰還ループと、増幅器出力のうち低域周波数成分を通過させる帰還用抵抗RNF2,RNF2及び帰還用コンデンサCNF2よりなるT型回路である第2の帰還ループとから構成される。
【0069】
図7において、80は、本発明の実施の形態に係る自走式PWM増幅器の出力段の電圧源を、81は自走式PWM増幅器における差動積分回路の入力側の電流源を示している。また、帰還用抵抗RNF1の抵抗値をRとし、帰還用コンデンサCNF1の容量値をCとすると、帰還用抵抗RNF2の抵抗値はR NF2=R/2、帰還用コンデンサCNF1の容量値はCNF1=4Cである。
【0070】
図9に示す自走式PWM増幅器は、図1に示した第1の実施の形態に係る自走式PWM増幅器において、帰還回路のみを図7に示す多重帰還回路に置換したものであり、他の構成は図1と同様である。本実施の形態に係る自走式PWM増幅器は、既述したように全体を平衡回路化しているために、帰還回路も増幅器出力側と差動積分回路の反転入力側に接続される第1の帰還回路と、増幅器出力側と差動積分回路の非反転入力側に接続される第2の帰還回路とを有している。
【0071】
図9において、第1の帰還回路は、帰還用抵抗RNF1及び帰還用コンデンサCNF1の直列回路をCMOSインバータ40の出力端と差動積分回路を構成するオペアンプ10の反転入力端子との間に接続されることにより形成せれる第1の帰還ループと、インダクタンスL1、コンデンサC1からなるローパスフィルタの出力端と、オペアンプ10の反転入力端子との間に接続される帰還用抵抗RNF2,RNF2及び帰還用コンデンサCNF2よりなるT型回路が接続されることにより形成される第2の帰還ループとを有している。
第2の帰還回路の構成は、第1の帰還回路と構成が同一であるので、説明を省略する。
【0072】
第1、第2の帰還回路において、図8に示すように第1の帰還ループにより負荷であるスピーカ52に供給する出力信号のうち高域周波数成分を通過させる周波数特性I2が得られ、また第2の帰還ループによりスピーカ52に供給する出力信号のうち低域周波数成分を通過させる周波数特性I1が得られ、結果として周波数特性I1、I2を合成した低域から高域の周波数帯域にわたって平坦な周波数特性となる。
ここで、出力が−3dBとなるカットオフ周波数fcは、周波数特性I1,I2とも、fc=1/2πCRとなり、例えば、10KHに選択される。
【0073】
本発明の第3の実施の形態に係る自走式PWM増幅器によれば、自走式PWM増幅器において、第1、第2の帰還回路は、負荷に供給する出力信号のうち高域周波数成分を通過させる第1の帰還ループと、前記出力信号のうち低域周波数成分を通過させる第2の帰還ループとから構成されるので、入力信号の周波数帯域において、低域から高域にわたって、S/Nの向上及び歪率特性の向上が図れる。
【0074】
図10は、図11に示した従来の自走式PWM増幅器における増幅器出力側から積分回路の入力側に帰還する帰還用抵抗RNFの代わりに図7に示す帰還回路を置換したものである。このように構成することにより、図11に示した従来の自走式PWM増幅器に比して低域から高域にわたって、S/Nの向上及び歪率特性の向上が図れる。
【0075】
【発明の効果】
請求項1、2に記載の発明によれば、自走式PWM増幅器の回路構成全体を平衡入力でかつ平衡出力となるように平衡回路化したので、外来ノイズの影響を受けにくくなり、相互干渉を低減できる。
また、平衡動作により偶数次の高調波歪が打ち消され、歪率特性の改善が図れる。
【0076】
さらに、コンパレータの2つの差動入力端子にそれぞれ、正帰還をかけるようにしたので、比較タイミングでのコンパレータの入力電圧が0Vとなり、低電圧動作させることができる。
【0077】
また、差動積分回路を構成するオペアンプとして差動入力でかつ差動出力の同相帰還型オペアンプを使用するようにしたので、上記差動積分回路を完全平衡動作させることができ、外来ノイズの影響をさらに低減することができる。
【0078】
すなわち、差動積分回路を構成する積分用コンデンサのインピーダンスが高く、積分回路が自走式PWM増幅器の初段の回路となっていること、さらには高い周波数で充放電を繰り返すことにために上記積分回路は外来ノイズの影響を受けやすいが、積分回路を差動入力でかつ差動出力の同相帰還型オペアンプで完全平衡動作させることにより、外来ノイズを除去でき、また、低電圧動作させることができる。
【0079】
さらに、ヒステリシス特性を有するコンパレータを構成するオペアンプとして差動入力でかつ差動出力の同相帰還型オペアンプを使用するようにしたので、上記差動積分回路を完全平衡動作させることができ、外来ノイズの影響をさらに低減することができる。
【0080】
請求項4に記載の発明によれば、自走式PWM増幅器において、前記第1、第2の帰還回路は、前記負荷に供給する出力信号のうち高域周波数成分を通過させる第1の帰還ループと、前記出力信号のうち低域周波数成分を通過させる第2の帰還ループとから構成されるので、入力信号の周波数帯域において、低域から高域にわたって、S/Nの向上及び歪率特性の向上が図れる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態に係る自走式PWM増幅器の構成を示す回路図。
【図2】 図1に示した本発明の第1の実施の形態に係る自走式PWM増幅器における差動積分回路に使用するオペアンプの具体的構成を示す回路図。
【図3】 図1に示した本発明の第1の実施の形態に係る自走式PWM増幅器における信号源の具体的構成を示す回路図。
【図4】 図1に示した本発明の第1の実施の形態に係る自走式PWM増幅器の各部の動作を示す波形図。
【図5】 本発明の第2の実施の形態に係る自走式PWM増幅器の構成を示す回路図。
【図6】 図5に示した本発明の第2の実施の形態に係る自走式PWM増幅器におけるコンパレータの具体的構成を示す回路図。
【図7】 本発明の実施の形態に係る自走式PWM増幅器に適用される帰還回路の構成を示す回路図。
【図8】 図7に示した帰還回路が適用される本発明の各実施の形態に係る自走式PWM増幅器における増幅器出力の周波数特性を示す特性図。
【図9】 本発明の第3の実施の形態に係る自走式PWM増幅器の構成を示す回路図。
【図10】 従来の自走式PWM増幅器における帰還回路を図7に示した帰還回路に置換した構成例を示す回路図。
【図11】 従来の自走式PWM増幅器の構成例を示す回路図。
【図12】 図11に示した自走式PWM増幅器において積分回路に信号源からアナログ信号が入力されない状態における各部の動作状態を示す波形図。
【図13】 図11に示した自走式PWM増幅器において積分回路に信号源からアナログ信号が入力された状態における各部の動作状態を示す波形図。
【図14】 従来の自走式PWM増幅器の改良例を示す回路図。
【図15】 自走式PWM増幅器においてコンパレータ以外の全ての回路を差動的に構成した構成例示す回路図。
【図16】 自走式PWM増幅器の出力段におけるスイッチング回路として使用されるCMOSインバータの接続関係を示す回路図。
【符号の説明】
1…差動積分回路、2…コンパレータ、3−1、3−2…駆動回路、4−1、4−2…スイッチング回路、10、20…オペアンプ、11、12…積分用コンデンサ、21〜24…抵抗、RIN…入力抵抗、RNF…帰還用抵抗、30〜32…ドライバ、40、41…CMOSインバータ、50、51…信号源、52…スピーカ、L1…インダクタンス、C1…コンデンサ
Claims (4)
- 第1の信号源から出力される第1のアナログ信号と増幅器出力の負帰還信号とが入力される第1の入力端子と、第2の信号源から出力される第1のアナログ信号とは振幅が同一で位相が反転した第2のアナログ信号と増幅器出力の負帰還信号とが入力される第2の入力端子とを有し、前記第1の入力端子に入力される第1のアナログ信号と前記帰還信号との差分と、前記第2の入力端子に入力される第2のアナログ信号と前記帰還信号との差分をそれぞれ、積分し極性の異なる2つの積分信号を出力する差動積分回路と、
前記差動積分回路から出力される2つの積分出力が入力される2つの差動入力端子それぞれに増幅器出力の正帰還信号が入力され、該2つの差動入力端子に入力される信号を比較することによりPWM信号を出力するヒステリシス特性を有するコンパレータと、
第1の電源と、第2の電源との間に接続される一対のスイッチング素子からなり、該一対のスイッチング素子の接続点が負荷側の一端に接続されてなる第1のスイッチング回路と、
第1の電源と、第2の電源との間に接続される一対のスイッチング素子からなり、該一対のスイッチング素子の接続点が負荷側の他端に接続されてなる第2のスイッチング回路と、
前記コンパレータの出力を前記第1のスイッチング回路に出力する第1の駆動回路と、
前記コンパレータの出力を前記第2のスイッチング回路に出力する第2の駆動回路とを有する自走式PWM増幅器であって、
前記差動積分回路の第1の入力端子と前記第1のスイッチング回路の出力端との間に接続された第1の帰還回路と、
前記差動積分回路の第2の入力端子と前記第2のスイッチング回路の出力端との間に接続された第2の帰還回路と、
前記コンパレータの一方の入力端子と前記第1のスイッチング回路の出力端との間に接続された第3の帰還回路と、
前記コンパレータの他方の入力端子と前記第2のスイッチング回路の出力端との間に接続された第4の帰還回路とを有し、
前記第1の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第1の入力端子に帰還され、前記第2の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第2の入力端子に帰還され、前記第3の帰還回路により増幅器出力の正帰還信号が前記コンパレータの一方の入力端子に帰還され、前記第4の帰還回路により増幅器出力の正帰還信号が前記コンパレータの他方の入力端子に帰還され、
前記差動積分回路は、
前記第1のアナログ信号及び帰還信号、第2のアナログ信号及び帰還信号がそれぞれ入力され反転入力端子及び非反転入力端子からなる一対の差動入力端子と、極性の異なる2つの積分信号を出力する反転出力端子及び非反転出力端子からなる一対の差動出力端子とを備えた同相帰還型のオペアンプと、
前記オペアンプの反転入力端子と非反転出力端子との間、及び前記オペアンプの非反転入力端子と反転出力端子との間にそれぞれ接続される積分用コンデンサとを有し、
前記コンパレータは、
前記差動積分回路から出力される極性の異なる2つの積分出力が入力される一対の差動入力端子と、前記2つの積分出力を比較することにより正相及び逆相のPWM信号を出力する一対の差動出力端子とを備えた同相帰還型のオペアンプで構成されたことを特徴とする自走式PWM増幅器。 - 前記第1のスイッチング回路の出力端はキャリア周波数成分除去用の第1のローパスフィルタを介して負荷の一端に接続され、
前記第2のスイッチング回路の出力端はキャリア周波数成分除去用の第2のローパスフィルタを介して負荷の他端に接続されることを特徴とする請求項1に記載の自走式PWM増幅器。 - 前記第1の帰還回路は、前記差動積分回路の第1の入力端子と、前記第1のスイッチング回路の出力端及び前記第1のローパスフィルタの入力端の接続点との間に接続され、
前記第2の帰還回路は、前記差動積分回路の第2の入力端子と、前記第2のスイッチング回路の出力端及び前記第1のローパスフィルタの入力端の接続点との間に接続され、
前記第3の帰還回路は、前記コンパレータの一方の入力端子と、前記第1のスイッチング回路の出力端及び前記第1のローパスフィルタの入力端の接続点との間に接続され、
前記第4の帰還回路は、前記コンパレータの他方の入力端子と、前記第2のスイッチング回路の出力端及び前記第2のローパスフィルタの入力端の接続点との間に接続され、
前記第1の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第1の入力端子に帰還され、前記第2の帰還回路により増幅器出力の負帰還信号が前記差動積分回路の第2の入力端子に帰還され、前記第3の帰還回路により増幅器出力の正帰還信号が前記コンパレータの一方の入力端子に帰還され、前記第4の帰還回路により増幅器出力の正帰還信号が前記コンパレータの他方の入力端子に帰還されることを特徴とする請求項2に記載の自走式PWM増幅器。 - 前記第1、第2の帰還回路は、前記負荷に供給する出力信号のうち高域周波数成分を通過させる第1の帰還ループと、
前記出力信号のうち低域周波数成分を通過させる第2の帰還ループとから構成されることを特徴とする請求項1乃至3のいずれかに記載の自走式PWM増幅器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298268A JP3941443B2 (ja) | 2001-09-27 | 2001-09-27 | 自走式pwm増幅器 |
US10/253,077 US6707337B2 (en) | 2001-09-27 | 2002-09-24 | Self-operating PWM amplifier |
TW091122162A TW565994B (en) | 2001-09-27 | 2002-09-26 | Self-operating PWM amplifier |
KR1020020058754A KR100594553B1 (ko) | 2001-09-27 | 2002-09-27 | 자주식 pwm 증폭기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298268A JP3941443B2 (ja) | 2001-09-27 | 2001-09-27 | 自走式pwm増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003110375A JP2003110375A (ja) | 2003-04-11 |
JP3941443B2 true JP3941443B2 (ja) | 2007-07-04 |
Family
ID=19119190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001298268A Expired - Fee Related JP3941443B2 (ja) | 2001-09-27 | 2001-09-27 | 自走式pwm増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6707337B2 (ja) |
JP (1) | JP3941443B2 (ja) |
KR (1) | KR100594553B1 (ja) |
TW (1) | TW565994B (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10231183A1 (de) * | 2002-07-10 | 2004-01-29 | Infineon Technologies Ag | Verstärkerschaltung |
US7840015B1 (en) * | 2002-09-04 | 2010-11-23 | Cirrus Logic, Inc. | Thermal feedback for switch mode amplification |
US7061312B2 (en) * | 2003-03-21 | 2006-06-13 | D2Audio Corporation | Systems and methods for providing multi channel pulse width modulated audio with staggered outputs |
US7929718B1 (en) | 2003-05-12 | 2011-04-19 | D2Audio Corporation | Systems and methods for switching and mixing signals in a multi-channel amplifier |
JP4710298B2 (ja) * | 2003-11-26 | 2011-06-29 | ヤマハ株式会社 | D級増幅器 |
JP4731828B2 (ja) * | 2004-04-14 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | D級アンプ |
US7068103B2 (en) * | 2004-04-30 | 2006-06-27 | Texas Instruments Incorporated | Operational transconductance amplifier input driver for class D audio amplifiers |
US7221216B2 (en) * | 2004-05-18 | 2007-05-22 | Nphysics, Inc. | Self-oscillating switching amplifier |
US7649958B2 (en) * | 2004-06-25 | 2010-01-19 | Sige Semiconductor (Europe) Limited | Transmit signal generator and method |
TWI344752B (en) * | 2004-10-18 | 2011-07-01 | Monolithic Power Systems Inc | Method for high efficiency audio amplifier |
KR100617960B1 (ko) | 2005-02-24 | 2006-08-30 | 삼성전자주식회사 | 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법 |
JP4992189B2 (ja) * | 2005-03-17 | 2012-08-08 | ヤマハ株式会社 | D級増幅器 |
US20070139109A1 (en) * | 2005-12-21 | 2007-06-21 | Jun Honda | Class d amplifier with start-up click noise elimination |
JP5313697B2 (ja) * | 2006-03-03 | 2013-10-09 | バング アンド オルフセン アイスパワー アクティーゼルスカブ | 自励発振増幅システム |
KR100716527B1 (ko) * | 2006-03-06 | 2007-05-09 | 주식회사 쓰리에스테크놀로지 | 출력 주파수의 대역폭 제어가 가능한 시그마-델타 변조방식의 3-레벨 d급 오디오 증폭기 |
FR2898442A1 (fr) * | 2006-03-13 | 2007-09-14 | St Microelectronics Sa | Generateur electronique de signal a rapport cyclique module, compense des variations de sa tension d'alimentation. |
US7501886B2 (en) * | 2006-12-20 | 2009-03-10 | O2Micro, Inc. | Low distortion class-D amplifier |
US7471144B2 (en) * | 2006-03-22 | 2008-12-30 | O2 Micro International Limited | Low distortion class-D amplifier |
US7598714B2 (en) * | 2006-07-12 | 2009-10-06 | Harman International Industries, Incorporated | Amplifier employing interleaved signals for PWM ripple suppression |
US7719141B2 (en) * | 2006-11-16 | 2010-05-18 | Star Rf, Inc. | Electronic switch network |
US8362838B2 (en) * | 2007-01-19 | 2013-01-29 | Cirrus Logic, Inc. | Multi-stage amplifier with multiple sets of fixed and variable voltage rails |
US7573328B2 (en) * | 2007-02-01 | 2009-08-11 | Infineon Technologies Ag | Power amplifier |
US7843263B2 (en) * | 2007-06-08 | 2010-11-30 | Himax Analogic, Inc. | Power amplifier with noise shaping function |
JP2008306615A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 利得調整用制御電圧供給回路および利得調整用制御電圧供給方法 |
JP2009088698A (ja) * | 2007-09-27 | 2009-04-23 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP4978409B2 (ja) * | 2007-10-03 | 2012-07-18 | パナソニック株式会社 | デジタル増幅装置 |
CN101557200B (zh) * | 2008-04-08 | 2011-05-18 | 原景科技股份有限公司 | 可噪声修整的功率放大器 |
US20100013537A1 (en) * | 2008-07-15 | 2010-01-21 | Teledyne Scientific & Imaging, Llc | Low-voltage differential signaling receiver with common mode noise suppression |
US20100019857A1 (en) * | 2008-07-22 | 2010-01-28 | Star Rf, Inc. | Hybrid impedance matching |
EP2200176A1 (en) * | 2008-12-19 | 2010-06-23 | Dialog Semiconductor GmbH | Adjustable integrator using a single capacitance |
US7830197B2 (en) | 2008-12-22 | 2010-11-09 | Dialog Semiconductor Gmbh | Adjustable integrator using a single capacitance |
EP2221964B1 (en) * | 2009-02-18 | 2015-06-24 | Hypex Electronics B.V. | Self oscillating class D amplification device |
TWI411224B (zh) * | 2009-12-07 | 2013-10-01 | Faraday Tech Corp | D級放大器 |
CN101710824B (zh) * | 2009-12-17 | 2013-03-20 | 智原科技股份有限公司 | D级放大器 |
CN104584424A (zh) * | 2012-04-30 | 2015-04-29 | 英迪斯半导体公司 | 用于音频放大器和稳压电源的脉冲发生电路 |
JP6699073B2 (ja) | 2016-03-25 | 2020-05-27 | ヤマハ株式会社 | 自励式d級増幅器 |
JP2017175586A (ja) | 2016-03-25 | 2017-09-28 | ヤマハ株式会社 | Btl出力の自励式d級増幅器 |
JP6724996B2 (ja) * | 2016-09-29 | 2020-07-15 | ヤマハ株式会社 | D級増幅器 |
GB2565293A (en) * | 2017-08-07 | 2019-02-13 | Reid Acoustic Designs Ltd | An error amplifier |
CN108736848B (zh) * | 2018-08-20 | 2023-09-08 | 上海艾为电子技术股份有限公司 | 一种数字音频功率放大器及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8203428A (nl) * | 1982-09-02 | 1984-04-02 | Philips Nv | Inrichting voor het omzetten van een elektrisch signaal in een akoestisch signaal. |
CN1123115C (zh) * | 1996-10-31 | 2003-10-01 | 邦及奥卢夫森公司 | 采用增强的级联控制方法的脉冲调制功率放大器 |
DK28398A (da) * | 1998-03-03 | 1999-09-04 | Toccata Technology Aps | Fremgangsmåde ved kompensering af ulineariteter i en forstærker, en forstærker, samt anvendelser af fremgangsmåden og forst |
US6166596A (en) * | 1998-03-31 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | High efficiency power amplifying apparatus with phase compensation circuit |
US6614297B2 (en) * | 2001-07-06 | 2003-09-02 | Texas Instruments Incorporated | Modulation scheme for filterless switching amplifiers with reduced EMI |
-
2001
- 2001-09-27 JP JP2001298268A patent/JP3941443B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-24 US US10/253,077 patent/US6707337B2/en not_active Expired - Fee Related
- 2002-09-26 TW TW091122162A patent/TW565994B/zh not_active IP Right Cessation
- 2002-09-27 KR KR1020020058754A patent/KR100594553B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW565994B (en) | 2003-12-11 |
KR100594553B1 (ko) | 2006-07-03 |
US20030058039A1 (en) | 2003-03-27 |
JP2003110375A (ja) | 2003-04-11 |
US6707337B2 (en) | 2004-03-16 |
KR20030027801A (ko) | 2003-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3941443B2 (ja) | 自走式pwm増幅器 | |
JP4434557B2 (ja) | 電力増幅回路 | |
US7332962B2 (en) | Filterless class D power amplifier | |
US7446603B2 (en) | Differential input Class D amplifier | |
JP4710298B2 (ja) | D級増幅器 | |
US7456685B2 (en) | Class D audio amplifier with PWM and feedback | |
US5815581A (en) | Class D hearing aid amplifier with feedback | |
US7068103B2 (en) | Operational transconductance amplifier input driver for class D audio amplifiers | |
JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
JP4274204B2 (ja) | D級増幅器 | |
US5508663A (en) | Pulse width modulation amplifier | |
TWM365017U (en) | D-class amplifier | |
US20230238926A1 (en) | Audio circuit | |
US20230247354A1 (en) | Audio circuit | |
US7602245B2 (en) | Method, apparatus and system for reducing DC coupling capacitance at switching amplifier | |
WO2018061386A1 (ja) | D級増幅器 | |
JP2007209038A (ja) | 電力増幅回路 | |
JP7210343B2 (ja) | D級アンプ及び音響再生システム | |
US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
JP4623286B2 (ja) | デューティ調整回路 | |
JP2005303823A (ja) | 増幅回路 | |
CN114900136A (zh) | 用于测量连接到功率放大器的负载的电压和电流感测电路 | |
JPH01268302A (ja) | 増幅回路 | |
GB2441218A (en) | Method, apparatus and system for reducing DC coupling capacitance at switching amplifier | |
JPH0363848B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |