JP4434557B2

JP4434557B2 - 電力増幅回路

Info

Publication number: JP4434557B2
Application number: JP2002182823A
Authority: JP
Inventors: 信昭辻; 正夫野呂
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2001-07-31
Filing date: 2002-06-24
Publication date: 2010-03-17
Anticipated expiration: 2022-06-24
Also published as: KR100600507B1; TWI279074B; KR100604967B1; US20030030486A1; JP2003115730A; KR20030011615A; KR20050044876A; US6778011B2

Description

【０００１】
【発明の属する技術分野】
本発明は、自励式Ｄ級増幅器等の電力増幅回路に用いられるＰＷＭ変調回路及び電力増幅回路に関するものである。
【０００２】
【従来の技術】
図１０は従来のＰＷＭ変調回路を用いた電力増幅回路を示す構成図である。この図において、信号源３１より入力された音声信号等の入力信号は、抵抗３２を介してＰＷＭ変調回路３３に加えられてＰＷＭ変調される。ＰＷＭ変調回路３３から出力されるＰＷＭ信号によりスイッチング回路３４が駆動され、そのスイッチング出力はＬＣフィルタ３５を通じてスピーカ３６に加えられる。
【０００３】
ＰＷＭ変調回路３３は、演算増幅器３７、コンデンサ３８で構成される積分器３９と、演算増幅器４０、抵抗４１、４２から構成されヒステリシス特性を有するコンパレータ４３を有し、コンパレータ４３から出力されるＰＷＭ信号は、抵抗４４を介して積分器３９に帰還されるようになされている。また、スイッチング回路３４は、Ｎ型フィールドエフェクトトランジスタ４５とＰ型フィールドエフェクトトランジスタ４６で構成され、ＬＣフィルタ３５は、インダクタンス４７とコンデンサ４８で構成されている。
【０００４】
ＰＷＭ変調回路３３は、入力信号が入力されないときはデューティ比５０％のパルス信号が出力される。入力信号が入力されると、図１１に示すような積分器３９の積分出力が得られ、この積分出力がヒステリシス特性を有するコンパレータ４３に加えられることにより、このコンパレータ４３より上記パルス信号が入力信号に応じてパルス幅変調されたＰＷＭ信号が出力される。このＰＷＭ信号によりスイッチング回路３４のトランジスタ４５、４６が交互にオン・オフされることにより、ＰＷＭ信号が増幅され、この増幅されたＰＷＭ信号によりＬＣフィルタ３５を介してスピーカ３６が駆動される。
【０００５】
スピーカ３６をＰＷＭ信号で直接駆動すると、ＰＷＭ信号のキャリア成分がスピーカに流れ込み、効率を悪化させたり、スピーカを破壊することがあるので、ＬＣフィルタ３５を設けてＰＷＭ信号のキャリア成分を除去するようにしている。
【０００６】
上述した従来のＰＷＭ変調回路を用いた電力増幅回路は、自励式Ｄ級増幅回路として動作し、一般に図１２に示すような平坦な周波数特性を得ることができる。図示のように、積分器の特性や次数によりカーブの傾斜は異なるが、多次のローパスフィルタに近い急峻な特性が得られ、キャリア成分を有効に除去することができる。
【０００７】
【発明が解決しようとする課題】
オーディオ用電力増幅回路は、音質への影響をなくすために低い歪率と低出力インピーダンスが要求される。従来、電力増幅回路に通常のリニア増幅器を用いる場合は、増幅器の出力側から負帰還をかけているので、出力側における歪み及び出力インピーダンスを非常に小さくすることができる。電力増幅回路にＰＷＭ変調回路を用いる場合も同様に負帰還をかけたいが、入力信号はアナログ信号であり、ＰＷＭ信号はディジタル信号なので直接、負帰還をかけることはできないが、そのため、ＰＷＭ信号をアナログ信号に変換するローパスフィルタとしてＬＣフィルタを使用し、そのＬＣフィルタの出力を負帰還することが考えられる。しかし、ＬＣフィルタの出力を負帰還すると、そのＬＣフィルタが歪みや出力インピーダンスの増大の原因になる。
【０００８】
また、ＬＣフィルタは、インダクタンス１個とコンデンサ１個からなる２次、又はそれ以上の次数を持っており、仮に２次としても高域で１８０°の位相回転が生じてしまう。さらに、ＰＷＭ変調回路は積分器によるローパスフィルタ特性を持っているので、ＬＣフィルタを通った信号には１８０°以上の位相回転が発生するために、ＬＣフィルタを通ったアナログ信号を入力信号に負帰還させることができないという問題があった。
【０００９】
さらに、図１０に示す電力増幅回路には、次の問題がある。すなわち、コンパレータ４３の入力端Ｐからスイッチング回路３４の出力端Ｑまでの間の利得Ｇは、入力端Ｐに入力される積分出力の最大値をＶP、最小値をＶMとし、スイッチング回路３４の電源電圧をＶPX（＋電源）、ＶMX（−電源）とすると、入力端Ｐの信号の振幅が（ＶP−ＶM）、出力端Ｑの信号の振幅が、（ＶPX−ＶMX）となることから、
Ｇ＝（ＶPX−ＶMX）／（ＶP−ＶM）・・・(1)
となる。ここで、電源電圧ＶPX、ＶMXは各々変動する可能性がある。そして、電源電圧ＶPX、ＶMXが変動すると、上述した利得Ｇが変動してしまい、この結果、系としての安定度が変わり、安定度を必要以上にとらなければならなくなる。
【００１０】
本発明はこのような事情に鑑みてなされたものであり、その目的は、位相回転を低減し、安定な負帰還を行うことができるＰＷＭ変調回路及び電力増幅回路を提供することにある。また、この発明の他の目的は、回路利得の変動を押さえることができ、したがって、安定した動作を得ることができる電力増幅回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、ＰＷＭ信号を積分する積分器と、この積分器の出力と入力信号とを比較することにより前記ＰＷＭ信号を出力すると共に、このＰＷＭ信号が正帰還され、ヒステリシス特性を持つように構成されたコンパレータとを有するＰＷＭ変調回路と、前記ＰＷＭ変調回路の出力信号により駆動され、増幅されたＰＷＭ信号を出力するスイッチング回路と、前記スイッチング回路から出力されるＰＷＭ信号が入力されるローパスフィルタと、前記ローパスフィルタの出力を前記コンパレータに負帰還する負帰還回路と、前記スイッチング回路の正電源電圧および負電源電圧をそれぞれ、前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路とを設けたことを特徴とする。
上記電力増幅器において、前記電圧入力回路は、前記スイッチング回路の正電源端子および前記コンパレータの入力端間に介挿された第１の抵抗および第１のスイッチ手段による第１の直列接続回路と、前記スイッチング回路の負電源端子および前記コンパレータの入力端間に介挿された第２の抵抗および第２のスイッチ手段による第２の直列接続回路とから構成され、前記第１のスイッチ手段は、前記第１の抵抗を介して前記正電源電圧に接続された第１のコモン端子と、前記コンパレータの非反転入力端子に接続された第１の接点と、接地端子に接続された第２の接点とから構成され、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第１のコモン端子を前記第１の接点に接続し、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第１のコモン端子を前記第２の接点に接続し、前記第２のスイッチ手段は、前記第２の抵抗を介して前記負電源電圧に接続された第２のコモン端子と、前記コンパレータの非反転入力端子に接続された第１の接点と、接地端子に接続された第２の接点とから構成され、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第２のコモン端子を前記第１接点に接続し、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第２のコモン端子を前記第２の接点に接続することを特徴とする。
【００１５】
上記電力増幅回路において、前記ローパスフィルタはＬＣフィルタによって構成され、このＬＣフィルタの出力が負荷に供給されることを特徴とする。
【００１６】
本発明の関連発明は、第１の入力端に入力信号が入力され、第２の入力端にＰＷＭ信号が帰還される増幅手段と、前記増幅手段の出力端と前記第２の入力端との間に介挿されたコンデンサとからなる積分器と、この積分器の出力をスイッチ手段を介して入力される電圧と比較するコンパレータと、前記コンパレータの出力信号により駆動され、増幅されたＰＷＭ信号を出力するスイッチング回路と、前記スイッチング回路から出力されるＰＷＭ信号が入力されるローパスフィルタとを具備してなり、前記スイッチ手段は、前記スイッチング回路の正電源電圧を一定の分圧比で分圧した電圧および負電源電圧を該一定の分圧比で分圧した電圧をそれぞれ、前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力することを特徴とする電力増幅回路である。
【００１７】
上記関連発明に係る電力増幅回路において、前記スイッチング回路の正電源電圧を一定の分圧比で分圧した電圧および負電源電圧を該一定の分圧比で分圧した電圧をそれぞれ最大値および最小値とする三角波を出力する三角波生成回路と、前記三角波生成回路の出力または前記スイッチ手段の出力を選択的に前記コンパレータの入力端へ供給する切替手段を設けたことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は本発明の第１の実施の形態によるＰＷＭ変調回路を示す回路図である。図１において、ＰＷＭ変調回路１０は、演算増幅器からなりヒステリシス特性を有するコンパレータ１１、抵抗１２及び積分器１３で構成されている。コンパレータ１１の出力信号（ＰＷＭ信号）は、出力端子１４から出力されると共に、抵抗１２を介してコンパレータ１１に正帰還されるようになされている。また、積分器１３の積分出力は増幅器１５の一方の入力端子に入力され、この増幅器１５の他方の入力端子には、信号源１６からの入力信号が入力されるようになされている。増幅器１５の出力は抵抗１７を介してコンパレータ１１の一方の入力端子に加えられ、コンパレータ１１の他方の入力端子は接地されている。尚、増幅器１５は、ループゲインを得るためのリニア増幅器に構成されている。
【００１９】
図２は本発明の第２の実施の形態によるＰＷＭ変調回路を示す構成図である。本実施の形態によるＰＷＭ変調回路１０は、図示のように演算増幅器からなりヒステリシス特性を有するコンパレータ１１、抵抗１２、及び、抵抗１８、コンデンサ１９からなる積分器２０により構成されている。積分器２０の積分出力はコンパレータ１１の一方の入力端子に入力され、コンパレータ１１の他方の入力端子には、信号源１６からの入力信号が抵抗１７を介して入力されるようになされている。
【００２０】
上記第１、第２の実施の形態によるＰＷＭ変調回路１０によれば、コンパレータ１１から出力されるＰＷＭ信号と積分器１３、２０の積分出力とが、抵抗１２を介して正帰還のかかったヒステリシス特性を有するコンパレータ１１で比較されることにより、入力信号を微分した特性を持つＰＷＭ信号が出力される。すなわち、ＰＷＭ変調回路１０は、＋６ｄＢ／ｏｃｔの傾斜で周波数応答が増加する微分特性を有し、ＰＷＭ信号の位相はＰＷＭ変調回路１０の入力信号に対して９０°位相が進むこととなる。
【００２１】
図３は本発明の第３の実施の形態による電力増幅回路を示すもので、図２と同様のＰＷＭ変調回路１０を用いて自励式Ｄ級増幅回路に構成された電力増幅回路である。
図３において、ＰＷＭ変調回路１０から出力されるＰＷＭ信号は、インバータ３０を介してスイッチング回路２１のトランジスタ２２、２３を交互にスイッチングすることにより、例えば±５０Ｖまで増幅されたＰＷＭ信号が得られる。このＰＷＭ信号は、インダクタンス２４、コンデンサ２５からなるＬＣフィルタ２６を介してスピーカ２７に加えられる。また、ＬＣフィルタ２６の出力は抵抗２８を介して増幅器１５（反転バッファ）に負帰還される。この増幅器１５には信号源１６からの入力信号が抵抗２９を介して加えられ、その増幅出力が抵抗１７を介してコンパレータ１１に入力されるようになされている。
【００２２】
図４は本実施の形態による電力増幅回路の周波数特性を示す。図４において、特性ａは、ＰＷＭ変調回路１０の周波数特性を示すもので、図示のように＋６ｄＢ／ｏｃｔの傾斜を持つ高域上昇特性が得られており、進み位相特性となっている。特性ｂは、ＬＣフィルタ２６の周波数特性を示すもので、カットオフ周波数ｆc （例えば５０ＫＨｚ）の−１２ｄＢ／ｏｃｔの傾斜を持つ遅れ位相特性となっている。特性ｃは、特性ａ、ｂの傾斜を合わせた全体の特性であり、周波数ｆ1 （例えば５００ＫＨｚ）で０ｄＢとなる−６ｄＢ／ｏｃｔの傾斜を持つものとなっている。
【００２３】
即ち、本実施の形態による電力増幅回路においては、ＰＷＭ変調回路１０により、ＬＣフィルタ２６のカットオフ周波数ｆc の１０倍（２０ｄＢ）位の周波数で＋６ｄＢ／ｏｃｔの微分特性を得ることができる。そして、この１次進み系となるＰＷＭ変調回路１０と２次遅れ系となるＬＣフィルタ２６とを組み合わせることにより、位相回転が軽減され、安定に負帰還をかけることができる。
尚、本実施の形態においては、図２のＰＷＭ変調回路１０の構成を用いたが、図１のＰＷＭ変調回路１０の構成を用いてもよい。
【００２４】
ところで、上述した第３の実施形態には、前述したように、スイッチング回路２１の電源電圧ＶPX、ＶMXが変動すると、コンパレータ１１の入力端Ｐからスイッチング回路２１の出力端Ｑまでの間の利得が変動してしまう。この利得変動を押さえるには、スイッチング回路２１の電源として高安定化電源を用いればよいが、それでは電源回路が複雑かつ高価になってしまう。次の第４の実施形態は、高安定化電源を使用せずに、利得変動を防止した回路である。
【００２５】
図５は、この発明の第４の実施形態を示す回路図である。この図に示す回路が図３に示す回路と異なる点は、スイッチング回路２１の正電源電圧ＶPXが抵抗５２を介してスイッチ５３のコモン端子に接続され、スイッチ５３の第１接点がコンパレータ１１の非反転入力端子に、第２の接点が接地端子に接続され、スイッチング回路２１の負電源電圧ＶMXが抵抗５５を介してスイッチ５４のコモン端子に接続され、スイッチ５４の第１接点がコンパレータ１１の非反転入力端子に、第２の接点が接地端子に接続されている点である。この場合、スイッチ５３はコンパレータ１１の出力によって駆動され、同出力が”Ｈ”の時コモン端子と第１接点が接続され、”Ｌ”の時コモン端子と第２接点が接続される。また、スイッチ５４はコンパレータ１１の出力を反転するインバータ５６の出力によって駆動され、同出力が”Ｈ”の時コモン端子と第１接点が接続され、”Ｌ”の時コモン端子と第２接点が接続される。
【００２６】
上記の構成によれば、コンパレータ１１の入力端Ｐへ入力される信号の最大値ＶP、最小値ＶMが各々、スイッチング回路２１の電源電圧ＶPX、ＶMXに比例した電圧となる。この結果、コンパレータ１１の入力端Ｐからスイッチング回路２１の出力端Ｑまでの間の利得は電源電圧ＶPX、ＶMXに無関係な定数となり（前記(1)式参照）、電源電圧ＶPX、ＶMXに基づく回路利得の変動を防止することができる。
【００２７】
図６はこの発明の第５の実施形態の構成を示す回路図である。この図において、６１はアナログ入力信号が入力される入力端子、６２は演算増幅器６３およびコンデンサ６４から構成される積分回路、６５はコンパレータ、６６はスイッチである。このスイッチ６６はコンパレータ６５の非反転出力端Ｒ2の信号によって駆動されるもので、その非反転出力端Ｒ2の信号が”Ｈ”の時コモン端子が第１接点に接続され、”Ｌ”の時はコモン端子が第２接点に接続される。このスイッチ６６のコモン端子はコンパレータ６５の非反転入力端子に接続され、第１の接点には電圧ＶM3が、第２の接点には電圧ＶP3が各々供給されている。この場合、電圧ＶM3、ＶP3は各々次の電圧である。
ＶM3＝ＶMX／ａ・・・(2)
ＶP3＝ＶPX／ａ・・・(3)
但し、ａは正の定数
【００２８】
６７はスイッチング回路であり、コンパレータ６５の反転出力端Ｒ1の信号によってオン／オフ制御されるスイッチ６８と、コンパレータ６５の非反転出力端Ｒ2の信号によってオン／オフ制御されるスイッチ６９とを直列接続して構成され、スイッチ６８の一端に正電源電圧ＶPXが供給され、スイッチ６９の一端に負電源電圧ＶMXが供給されている。そして、このスイッチング回路６７の出力端Ｑの信号がインダクタンス２４、コンデンサ２５からなるＬＣフィルタ２６を介してスピーカ２７に加えられると共に、抵抗７０を介して積分回路６２に帰還されている。抵抗７０と抵抗７１とで帰還量を決めている。また、コンデンサ７２は直流遮断のためのコンデンサである。そして、上述した積分回路６２、コンパレータ６５、スイッチ６６、抵抗７０，７１、コンデンサ７２がＰＷＭ変調回路１０ｂを構成している。
【００２９】
このような構成において、コンパレータ６５の出力端Ｒ1、Ｒ2の信号が反転する毎にスイッチング回路６７のスイッチ６８，６９がオン／オフを繰り返し、このスイッチ６８，６９のオン／オフに応じて積分回路６２のコンデンサ６４が充放電を繰り返す。図７は、入力信号が「０」の状態における積分回路６２の出力端（コンパレータ１１の入力端）Ｐの信号およびコンパレータ６５の出力端Ｒ1、Ｒ2の信号波形を示す図である。ここで、入力信号が入力端子６１に入力されると、コンデンサ６４の充放電時間が入力信号に応じて変化し、この結果、コンパレータ６５の出力端Ｒ1、Ｒ2の信号のパルス幅が入力信号に応じて変化する。
【００３０】
上述した回路において、スイッチング回路６７の出力端Ｑからコンパレータ６５の入力端Ｐまでの間の利得Ｇ１は、
Ｇ１＝（１／２πｆ・Ｃf）／Ｒf・・・(4)
但し、Ｃf；コンデンサ６４の容量
Ｒf；抵抗７０の抵抗値
となる。また、コンパレータ６５の入力端Ｐからスイッチング回路６７の出力端Ｑまでの間の利得Ｇは、前記(1)、(2)、(3)式を参照すると、
Ｇ＝（ＶPX−ＶMX）／（ＶP3−ＶM3）
＝（ＶPX−ＶMX）／（ＶPX／ａ−ＶMX／ａ）
＝ａ・・・(5)
となり、スイッチング回路６７の電源電圧ＶPX、ＶMXに影響されない値となる。
【００３１】
図８はこの発明の第６の実施形態の構成を示すブロック図である。この図に示す実施形態が図６に示す実施形態と異なる点は、ＰＷＭ変調回路１０ｃの構成である。すなわち、コンパレータ６５の非反転入力端は手動切替スイッチ７５のコモン端子に接続され、スイッチ７５の第１接点がスイッチ６６のコモン端子に接続され、スイッチ７５の第２接点が三角波生成回路７４の出力端に接続されている。
【００３２】
このような構成において、手動切替スイッチ７５を第１接点側に投入すると、図６の回路と同一の動作となり、ＰＷＭ変調回路１０ｃが自励型ＰＷＭ変調回路として動作する。また、手動切替スイッチ７５を第２接点側に投入すると、三角波生成回路７４の出力がコンパレータ６５の非反転入力端へ入力され、これにより、ＰＷＭ変調回路１０ｃが他励型ＰＷＭ変調回路として動作する。ここで、三角波生成回路７４の出力三角波の最大値および最小値がスイッチング回路６７の電源電圧ＶPX、ＶMXに応じて決まるようにすれば、図６の回路と同様に、スイッチング回路６７の電源電圧ＶPX、ＶMXの影響を受けない回路とすることができる。
【００３３】
図９はこの発明の第７の実施形態の構成を示すブロック図である。この図に示す実施形態は前述した図１０に示す回路を改良したもので、図１０に示す回路と異なる点は次の通りである。まず、スイッチング回路３４の正電源電圧ＶPXが抵抗８１を介してスイッチ８２のコモン端子に接続され、スイッチ８２の第１接点がコンパレータ４０の非反転入力端子に、第２の接点が接地端子に接続され、スイッチング回路３４の負電源電圧ＶMXが抵抗８３を介してスイッチ８４のコモン端子に接続され、スイッチ８４の第１接点がコンパレータ４０の非反転入力端子に、第２の接点が接地端子に接続されている。この場合、スイッチ８２はコンパレータ４０の出力によって駆動され、同出力が”Ｈ”の時コモン端子と第１接点が接続され、”Ｌ”の時コモン端子と第２接点が接続される。また、スイッチ８４はコンパレータ４０の出力を反転するインバータ８５の出力によって駆動され、同出力が”Ｈ”の時コモン端子と第１接点が接続され、”Ｌ”の時コモン端子と第２接点が接続される。
【００３４】
また、コンパレータ４０の出力がインバータ８６を介してトランジスタ４５，４６の各ゲートへ入力され、また、スイッチング回路３４の出力端Ｑの信号が抵抗８７を介して積分回路３９へ帰還されている。
【００３５】
上記の構成によれば、前述した図５の回路と同様に、コンパレータ４０の入力端Ｐへ入力される積分出力（三角波）の最大値ＶP、最小値ＶMが各々、スイッチング回路３４の電源電圧ＶPX、ＶMXに比例した電圧となる。この結果、コンパレータ４０の入力端Ｐからスイッチング回路３４の出力端Ｑまでの間の利得は電源電圧ＶPX、ＶMXに無関係な定数となり（前記(1)式参照）、電源電圧ＶPX、ＶMXに基づく回路利得の変動を防止することができる。
【００３６】
【発明の効果】
以上説明したように本発明によれば、ＰＷＭ信号の積分出力と入力信号とを比較すると共に、このＰＷＭ信号が正帰還され、ヒステリシス特性を持つように構成されたコンパレータをＰＷＭ変調回路に設けたことにより、ＰＷＭ変調回路が位相進み回路となるので、このＰＷＭ変調回路と後段のＬＣフィルタ等のローパスフィルタの特性を合わせることにより、位相回転を低減することができる。従って、ローパスフィルタの出力を安定に負帰還することができ、電力増幅回路の出力側における歪み及び出力インピーダンスを小さくすることができる。
【００３７】
また、この発明によれば、前記スイッチング回路の正電源電圧および負電源電圧をそれぞれ、前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路を設けたので、スイッチング回路の電源電圧変動に基づく回路利得の変動を押さえることができ、したがって、安定した動作を得ることができる。
【００３８】
また、この発明によれば、スイッチング回路の正電源電圧を一定の分圧比で分圧した電圧および負電源電圧を該一定の分圧比で分圧した電圧をそれぞれ、コンパレータの出力に応じて切り換えてコンパレータの入力端へ入力するようにしたので、スイッチング回路の電源電圧変動に基づく回路利得の変動を押さえることができ、安定した動作を得ることができる。
【００３９】
また、この発明によれば、スイッチング回路の正電源電圧を一定の分圧比で分圧した電圧および負電源電圧を該一定の分圧比で分圧した電圧をそれぞれ最大値および最小値とする三角波を出力する三角波生成回路と、三角波生成回路の出力またはスイッチ手段の出力を選択的にコンパレータの入力端へ供給する切替手段を設けたので、自励型、他励型両タイプの電力増幅器として動作させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＰＷＭ変調回路を示す構成図である。
【図２】本発明の第２の実施の形態によるＰＷＭ変調回路を示す構成図である。
【図３】本発明の第３の実施の形態による電力増幅回路を示す構成図である。
【図４】第３の実施の形態による電力増幅回路の特性図である。
【図５】本発明の第４の実施の形態による電力増幅回路を示す構成図である。
【図６】本発明の第５の実施の形態による電力増幅回路を示す構成図である。
【図７】図６の電力増幅回路の動作を説明するための波形図である。
【図８】本発明の第６の実施の形態による電力増幅回路を示す構成図である。
【図９】本発明の第７の実施の形態による電力増幅回路を示す構成図である。
【図１０】従来のＰＷＭ変調回路を用いた電力増幅回路を示す構成図である。
【図１１】従来のＰＷＭ変調回路を用いた電力増幅回路の動作を示す波形図である。
【図１２】従来のＰＷＭ変調回路を用いた電力増幅回路の周波数特性図である。
【符号の説明】
１０…ＰＷＭ変調回路、１１、６５…コンパレータ、１２…抵抗、１３、６２…積分器、１５…増幅器、１６…信号源、２０…積分器、２１…スイッチング回路、２６…ＬＣフィルタ、２７…スピーカ、５２，５５、８１，８３…抵抗、５３，５４、６６、８２，８４…スイッチ、７４…三角波生成回路。

Claims

ＰＷＭ信号を積分する積分器と、この積分器の出力と入力信号とを比較することにより前記ＰＷＭ信号を出力すると共に、このＰＷＭ信号が正帰還され、ヒステリシス特性を持つように構成されたコンパレータとを有するＰＷＭ変調回路と、
前記ＰＷＭ変調回路の出力信号により駆動され、増幅されたＰＷＭ信号を出力するスイッチング回路と、
前記スイッチング回路から出力されるＰＷＭ信号が入力されるローパスフィルタと、
前記ローパスフィルタの出力を前記コンパレータに負帰還する負帰還回路と、
前記スイッチング回路の正電源電圧および負電源電圧をそれぞれ、前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路と
を設け、
前記電圧入力回路は、前記スイッチング回路の正電源端子および前記コンパレータの入力端間に介挿された第１の抵抗および第１のスイッチ手段による第１の直列接続回路と、前記スイッチング回路の負電源端子および前記コンパレータの入力端間に介挿された第２の抵抗および第２のスイッチ手段による第２の直列接続回路とから構成され、
前記第１のスイッチ手段は、前記第１の抵抗を介して前記正電源電圧に接続された第１のコモン端子と、前記コンパレータの入力端に接続された第１の接点と、接地端子に接続された第２の接点とから構成され、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第１のコモン端子を前記第１の接点に接続し、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第１のコモン端子を前記第２の接点に接続し、
前記第２のスイッチ手段は、前記第２の抵抗を介して前記負電源電圧に接続された第２のコモン端子と、前記コンパレータの入力端に接続された第１の接点と、接地端子に接続された第２の接点とから構成され、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第２のコモン端子を前記第１接点に接続し、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第２のコモン端子を前記第２の接点に接続することを特徴とする電力増幅回路。
前記ローパスフィルタはＬＣフィルタによって構成され、このＬＣフィルタの出力が負荷に供給されることを特徴とする請求項１に記載の電力増幅回路。